JPS59222A - 二値化信号の量子化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）発明の技術分野 本発明は二値化信号をクロック信号を基準として量子化
する方法に関する。

（ｂ）技術の背景 プリント配線基板のパターン検査等においては、被検査
パターンを光ビームで走査し該被検査パターンの幅ある
いは長さに対応して得られる出力信号をクロック信号を
基準にして量子化（サンプリング）し、このサンプリン
グパルス数を計数して前記被検査パターンの幅あるいは
長さを測定する。

」二記パターン検査においては、所定パターンの他に偶
発的に発生する所定幅以下あるいは所定長さ以下の異常
パターン、例えば所定配線パターン間の短絡パターンあ
るいは所定配線パターンを横切る断線パターン等、も同
時に検出することが必要である。

（ｃ）従来技術と問題点 従来上記のようなパターン検査において用いられていた
一般的な二値化信号の量子化方法は、第１図に示すよう
に該二値化信号を繰返し周期τを有するクロック信号を
基準としてサンプリン〉シ、このサンプリング時の二値
化信号値を以て期間−τを単位とする量子化信号値とす
る。このために、第１図（イ）におけるｄｉあるいはｄ
２のように、その幅がτより小くかつそのタイミングが
クロック信号（ロ）のタイミングと一致していない二値
化信号はサンプリングされず、量子化信号（ハ）におい
て失われてしまうような場合が生ずる。その結果、前記
パターン検査において所定値より小さい幅あるいは長さ
を有する異常パターンが見逃される欠点があった。

（ｄ）発明め目的 本発明は、二値化信号において特定の幅より小さい幅を
有する信号を失うことなく単位量子化信号として拾い上
げ春方法を提供することを目的・とする。

（ｅ）発明の構成 本発明は、二値化信号において特定幅以下の二値化信号
についてはこの幅を拡大した後に量子化することを特徴
とする （ｆ）発明の実施例 以下本発明の実施例を図面を参照して説明する。

以下の図面において第１図と同じものには同一符号を付
しである。

第２図は本発明を適用したパターン検査装置によって検
査されるプリント配線基板のパターンの一部を拡大した
例を示す図である。

同図において、１および２は所定値の幅旧を有するパタ
ーンであり、３はパターン１および２の間に短絡を生じ
させる異常パターンであって−１より小さい幅−２を有
する。４はパターンｌに断線を生じさせる異常パターン
であって、その幅−３は目」二記のようなパターンを破
線矢印５の上を走査した場合、第３図（伺に示すような
二値化信号が得られる。

本発明においては、第３図（イ）の二値化信号をつぎの
ようにして量子化する。

すなわち、まず二値化信号（イ）を第１のパルス信号発
生回路に入力しく口）に示す出力信号を得る。

第１のパルス信号発生回路は、二値化信号（イ）が入力
するごとにその立ち上りでＯＮとなり、幅りを自するパ
ルス信号を発生した後叶Ｆに復帰する機能を有する。

つぎに、二値化信号（イ）と第１のパルス信号発生回路
の出力信号（ロ）とをＯＲ回路に入力すると、（ハ）に
示す出力信号が得られる。このＯＲ回路の出力信号（ハ
）を繰返し周期τを有するクロック信号（ニ）により量
子化すると、（ボ）に示すような量子化信号１が得られ
る。

−力、二値化信号（伺を第２のパルス信号発生回路に入
力し、（へ）に示す出力信号を得る。

第２のパルス信号発生回路は、二値化信号（イ）が入力
するごとにそ・の立ち下りでＯＦＦとなり、時間もの間
叶Ｆを持続した後ＯＮに復帰する機能を有する。

つぎに、二値化信号（イ）と第２のパルス信号発生回路
の出力信号（へ）とをＡＮＤ回路に入力すると、（ト）
に示す出力信号が得られる。このＡＮＤ回路の出力信号
（ト）を繰返し周期τを有するクロック信号（ニ）によ
り量子化すると、（チ）に示すような量子化信号２が得
られる。

なお、上記第１および第２のパルス信号発生回路の出力
信号における時間ｔはクロック信号の繰返し周期τにほ
ぼ等しく選ばれている。

第３図（ホ）および（チ）と第１図（ハ）を比較すると
、第１図（ハ）においては、前述のように二値化信号（
イ）におけるτより小さい幅ｄ１あるいはｄ２を有する
信号が失われているのに対して、第３図（ホ）において
は、τより小さい幅ｄｉを自する二値化信号（論理値１
）が拾い上げられて旧として量子化されており、また、
第３図（チ）においては、同様にしてτより小さい幅ｄ
２を有する二値化信号（論理値０）が拾い上げられてｏ
２として量子化されている。

したがって、二値化信号（イ）におりる幅ｄ１および幅
ｄ２に対応する前記異常パターン３および異品パターン
４がそれぞれ量子化信号１におけるＱｌおよび量子化信
号２におけるｇ２として検出され、これらは被検査パタ
ーンにおいて所定位置以外に存在する導通部分および不
導通部分として判別される。

第４図は第３図のようにして量子化信号を得るための回
路ブロック図であり、同図において６は二値化信号入力
端、７は第１のパルス信号発生回路、８はＯＲ回路、９
はクロック信号発生回路、１０は量子化信号ｌを格納す
るシフトレジスタ、１１は第２のパルス信号発生回路、
１２はＡＮＤ回路、１３は量子化信号２を格納するシフ
トレジスタである。

第５図は本発明の伯の実施例を示す図である。

本実施例は、第４図に示した第１のパルス信号発生回路
７およびＯＲ回路８からなる第１のブロックと第２のパ
ルス信号発生回路１１および八ＮＪ）回路１２からなる
第２のブロックとを直列に接続したもので、第３図（イ
）に示したと同様にクロック信号の繰返し周期τより小
さい幅ｄ１およびｄ２を有する二値化信号のうち幅ｄｉ
の二値化信号（論理値１）のみをまず第１のブロックに
おいて幅りに拡大し、そのＯＲ回路の出力信号（ハ）を
第２のブロック、すなわち第２のパルス信号発生回路１
１とＡＮＤ回路１２に入力して幅ｄ２の二値化信号（論
理値Ｏ）を幅ｔに拡大し、その後でＡＮＤ回路１２め出
力を量子化しシフトレジスタ１４に格納するものである
。

この場合の信号のタイムシーケンスは第６図に示すごと
くで、二値化信号（イ）においてクロック信号の繰返し
周期τより小さい幅ｄ１を有する信号（論理値１）およ
び同しく幅ｄ２を有する信号（論理値０）はＡＮＤ回路
の出力信号（ロ）においては共に幅ｔに拡大されており
、これらの信号はクロック信号（ハ）により量子化され
、その結果得られる量子化信号（ニ）においては、前記
幅ｄｌを有する信号および幅ｄ２を有する信号に対する
量子化（ば号はそれぞれＱ３およびＱ４”として他のす
べての量子化信号と同一・のシフトレジスタに格納され
る。

（ｇ）発明の効果 本発明によれば、量子化のためのクロック信号の幅より
も小さい幅を有する二値化信号が失なわれずに量子化さ
れるので、パターン検査等における微小な幅あるいは長
さを有する異常パターンを見逃さずに検出できる効果が
ある。また、本発明によれば、幅の小さい二値化信号を
量子化するためにクロック信号の繰返し周期を短くする
必要がなく、その結果データビット量は増加−Ｕず、し
たがって量子化信号を処理する後段の処理回路の負担が
軽減されると共に処理速度を高速に維持できる効果があ
る。

【図面の簡単な説明】

第１図は従来の二値化信号の量子化方法を説明するため
の図、第２図はプリント配線基板のパターンの一部を拡
大した例を示す図、第３図は本発明による二値化信号の
量子化における信号のタイムシーケンスを示す図、第４
図は第３図のタイツ・シーケンスにしたがって量子化を
行うための１路のブロック図、第５図は本発明の伯の実
施例を示す回路のプロ・７り図、第６図は第５図の回路
により量子化を行う場合におりる信号のタイムシーケン
スを示す図である。 図において１および２は所定寸法値を有するプリント配
線パターン、３は短絡を生ずる異當パターン、４は断線
を生ずる異常パターン、５は走査方向、６は信号入力端
、７は第１のパルス信号発生回路、８はＯＲ回路、９は
クロック信号発生回路、１０、１３および１４はシフト
レジスタ、１１は第２のパルス信号発生回路、１２はへ
ＮＯ回路である。 ＰＺ図 ￥＝５図

Claims (1)

【特許請求の範囲】
1. 二値化信号の量子化において、特定幅以下の二値化信号
   についてはこの幅を拡大した後に量子化することを特徴
   とする二値化信号の量子化方法