JPS5922355A - Ｉｃカ−ド - Google Patents
Ｉｃカ−ドInfo
- Publication number
- JPS5922355A JPS5922355A JP57132513A JP13251382A JPS5922355A JP S5922355 A JPS5922355 A JP S5922355A JP 57132513 A JP57132513 A JP 57132513A JP 13251382 A JP13251382 A JP 13251382A JP S5922355 A JPS5922355 A JP S5922355A
- Authority
- JP
- Japan
- Prior art keywords
- contact terminals
- card
- adhesive material
- circuit
- semiconductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/60—Arrangements for protection of devices protecting against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はＩＣカードにＩＮｆるものであり、特にメモ
リやデータ処理回路等の電子回路を内蔵し↓ たＩＣ素子（ＬＳＩ 、超ＬＳＩも含む）を埋設された
カードに関する。
リやデータ処理回路等の電子回路を内蔵し↓ たＩＣ素子（ＬＳＩ 、超ＬＳＩも含む）を埋設された
カードに関する。
カード本体にＩＣ素子を埋設したカードは、ＩＣカード
やクレジットカード、銀行カード等の個人識別カードと
して利用されていると共に、その他の分野に広く第１」
用されるようになって来た。
やクレジットカード、銀行カード等の個人識別カードと
して利用されていると共に、その他の分野に広く第１」
用されるようになって来た。
このようなカードをここではＩＣカードと称−「るか、
かかるＩＣカードを′よメモリやデータ処理回路等の電
子回路を内蔵したＩＣ素子と、ＩＣ素子をデータ伝送！
ｉ！ｉ 置等の外部製鎖に電気的に接続するための接点
端子（電極）とを具備している。そして、ＩＣカード上
の外部接続用の接点端子と、埋設されたＩＣ素子のリー
ド端子とは導体ワイヤにより電気的に接続されているた
め、ＩＣカードの携帯時やＩＣカードの未使用時に、接
点端子に静電的負荷又は意図■−ない電圧がかかり、Ｉ
ＣＣ素子プレしは電子回路が破壊されてしまう恐れがあ
った。特に、この神のＩＣカードの性質として携帯され
る可能性が高いため、人体からの静電気によりＩＣ素子
ないしは１１℃子回路が破壊されることが多かった。よ
って、この発明の目的は、上述の如き静電的負荷又は意
図しないｆｌｊ、圧がかかった場合にも、ＩＣ素子フ！
八へしは電子回路を破壊しないように１７だＩＣカード
を待供イろことにある。
かかるＩＣカードを′よメモリやデータ処理回路等の電
子回路を内蔵したＩＣ素子と、ＩＣ素子をデータ伝送！
ｉ！ｉ 置等の外部製鎖に電気的に接続するための接点
端子（電極）とを具備している。そして、ＩＣカード上
の外部接続用の接点端子と、埋設されたＩＣ素子のリー
ド端子とは導体ワイヤにより電気的に接続されているた
め、ＩＣカードの携帯時やＩＣカードの未使用時に、接
点端子に静電的負荷又は意図■−ない電圧がかかり、Ｉ
ＣＣ素子プレしは電子回路が破壊されてしまう恐れがあ
った。特に、この神のＩＣカードの性質として携帯され
る可能性が高いため、人体からの静電気によりＩＣ素子
ないしは１１℃子回路が破壊されることが多かった。よ
って、この発明の目的は、上述の如き静電的負荷又は意
図しないｆｌｊ、圧がかかった場合にも、ＩＣ素子フ！
八へしは電子回路を破壊しないように１７だＩＣカード
を待供イろことにある。
以下にこの発明を説明する。
この発明は第１図に示すように、ボッティング枠１の上
面に回路基板２を配設し、回路基板２の外面にデータイ
！：、送装置等の外部装置と電気的に接続するた・＼・
°）の複数の接点端子３〜６を設けると共に、回路基板
２の内面に埋設さ旧たＩＣ素子７をワイヤでボンディン
グするだめの＋！＝ｉｌ路パターン８及び９を設け、接
点端子３，４と回路パターン８及び接点端子５，６と回
路パターン９とをそれぞれスルーホール１０ 、１１で
接続したＩＣカードに関するものであり、ボッティング
枠１と回路基板２とを半導電性接着材料（たとえば、カ
ーボンを混入したエポキシ樹脂膜）で接着し、接点端子
間３〜６の間を相互に半導電的に接続するようにしたも
のである。？ｒお、ＩＣ素子７と回路パターン８．９と
はそれぞれ嘴体ワイヤ１３ 、１４で接続されており、
ＩＣ素子７はボッティング枠１で包囲された領域にモー
ルド樹脂１２で固定されている。
面に回路基板２を配設し、回路基板２の外面にデータイ
！：、送装置等の外部装置と電気的に接続するた・＼・
°）の複数の接点端子３〜６を設けると共に、回路基板
２の内面に埋設さ旧たＩＣ素子７をワイヤでボンディン
グするだめの＋！＝ｉｌ路パターン８及び９を設け、接
点端子３，４と回路パターン８及び接点端子５，６と回
路パターン９とをそれぞれスルーホール１０ 、１１で
接続したＩＣカードに関するものであり、ボッティング
枠１と回路基板２とを半導電性接着材料（たとえば、カ
ーボンを混入したエポキシ樹脂膜）で接着し、接点端子
間３〜６の間を相互に半導電的に接続するようにしたも
のである。？ｒお、ＩＣ素子７と回路パターン８．９と
はそれぞれ嘴体ワイヤ１３ 、１４で接続されており、
ＩＣ素子７はボッティング枠１で包囲された領域にモー
ルド樹脂１２で固定されている。
また、回路パターン８及び９０■１（分の横断面を示す
と第２図１のようになっており、］、Ｃ素子７のリード
端子と回路パターン８及び９とはそれぞれワイヤ】３及
び１４で電気的に接続されるようになっている。そして
、回路パターン８及び９（、−の例では６個）を相互に
接続するように接着飼料１５で固定されており、各回路
パターンは接着旧料１５を介して互いに電気的に半導電
的に接続されるようになっている。
と第２図１のようになっており、］、Ｃ素子７のリード
端子と回路パターン８及び９とはそれぞれワイヤ】３及
び１４で電気的に接続されるようになっている。そして
、回路パターン８及び９（、−の例では６個）を相互に
接続するように接着飼料１５で固定されており、各回路
パターンは接着旧料１５を介して互いに電気的に半導電
的に接続されるようになっている。
こθ）ような構造において、ＩＣカードをデータ伝送装
験等の外部装置の所定個１′９［に挿入す２）と、外部
装置からのデータ等は接点端子３〜６．スルーホール１
０．１１’、回路パターン８，９及びワイヤ１３ 、１
４を経てＩＣ素子７に伝送され、ＩＣ素子７からのデー
タも同様な経路で外部装置に送られる。
験等の外部装置の所定個１′９［に挿入す２）と、外部
装置からのデータ等は接点端子３〜６．スルーホール１
０．１１’、回路パターン８，９及びワイヤ１３ 、１
４を経てＩＣ素子７に伝送され、ＩＣ素子７からのデー
タも同様な経路で外部装置に送られる。
ここにおいて、回路パターン８及び９はそねそれ半導電
性の接着材料１５で相互に接続されているので、接点端
子３〜６及びＩＣ素子７との間における等測的な回路結
線図は第３図に示すように１ｒる。
性の接着材料１５で相互に接続されているので、接点端
子３〜６及びＩＣ素子７との間における等測的な回路結
線図は第３図に示すように１ｒる。
したかつて、たとえば接点端子３及び４σ）間しま毎、
抗Ｒ１を介して電気的に接続さ＋’ｔ、、 １）ｊ４ｊ
子４及び６の間は抵抗几６を介して電気的に接続さね、
他の接点端子間も同様に抵抗で相互に接続されて（・ろ
。
抗Ｒ１を介して電気的に接続さ＋’ｔ、、 １）ｊ４ｊ
子４及び６の間は抵抗几６を介して電気的に接続さね、
他の接点端子間も同様に抵抗で相互に接続されて（・ろ
。
このように、各端子間が抵抗で接続さ、１′Ｌ、て（・
るため、任意の２つの接点端子間に静電的負荷カー力・
力）つた場合にも、回路ノくターンを接続して（・る接
着材料１５の半導電性により、接点端子力・らがＬ人し
た。
るため、任意の２つの接点端子間に静電的負荷カー力・
力）つた場合にも、回路ノくターンを接続して（・る接
着材料１５の半導電性により、接点端子力・らがＬ人し
た。
静電荷が接着材料１５の抵抗経路に分散さり、ＩＣ素子
７に対する静電荷の局所集中を防ぐことプ）−できる。
７に対する静電荷の局所集中を防ぐことプ）−できる。
ブ、ｃお、半導電性の接着相料は、接点端子間尺テｙ回
路パターン間で短絡を生じな（・稈度の抵抗イ直を有す
る必要があり、隣接知る接点端子間のＪ氏抗値は数にΩ
〜数１０１＜Ωの範囲にあることカー望ましく・。
路パターン間で短絡を生じな（・稈度の抵抗イ直を有す
る必要があり、隣接知る接点端子間のＪ氏抗値は数にΩ
〜数１０１＜Ωの範囲にあることカー望ましく・。
この抵抗値は埋設さνたＩｃ素子７の内部抵抗により異
ｌ「るが、最適条件を選択−ｊ ７）こｋにより面１静
１Ｌ気性を従来の１０〜１００倍に向上さゼーることカ
ー可能となる。
ｌ「るが、最適条件を選択−ｊ ７）こｋにより面１静
１Ｌ気性を従来の１０〜１００倍に向上さゼーることカ
ー可能となる。
以」二のようにこの発明のＩＣカード１（よ十１．し王
、接点端子間に接着材料による抵抗を介挿して流入電荷
を分散できるようにしているので、Ｉｃカードの携帯時
に人体からの静電荷によってＩＣカード内に埋設された
ＩＣ素子が破壊されたり、使用不能となる恐れも軽減さ
れ、ＩＣカード自体の信頼性も向上する。また、従来の
ボッティング枠の接着剤に導電性要素を混入することに
より、ＩＣカードの耐静電気性を確実に向上でき、ＩＣ
カードの製造工程が増えるといった欠点もｔｒ （、従
来の工程で容易に製造できるといった利点がある。
、接点端子間に接着材料による抵抗を介挿して流入電荷
を分散できるようにしているので、Ｉｃカードの携帯時
に人体からの静電荷によってＩＣカード内に埋設された
ＩＣ素子が破壊されたり、使用不能となる恐れも軽減さ
れ、ＩＣカード自体の信頼性も向上する。また、従来の
ボッティング枠の接着剤に導電性要素を混入することに
より、ＩＣカードの耐静電気性を確実に向上でき、ＩＣ
カードの製造工程が増えるといった欠点もｔｒ （、従
来の工程で容易に製造できるといった利点がある。
な、お、上述の実施例では接点端子の数を４個（又は６
個）としているが、接点端子及び回路パターンの数は任
意であり、導電性要素を混入する接着材料としては、固
有抵抗値を有する半導電性の未硬化樹脂膜を用（・ろの
が良い。また、樹脂膜の代わりに、二液性接着剤にカー
ボン粉等の導電要素を混入して半導電性を持たせるよう
にしたものを用いることも可能である。
個）としているが、接点端子及び回路パターンの数は任
意であり、導電性要素を混入する接着材料としては、固
有抵抗値を有する半導電性の未硬化樹脂膜を用（・ろの
が良い。また、樹脂膜の代わりに、二液性接着剤にカー
ボン粉等の導電要素を混入して半導電性を持たせるよう
にしたものを用いることも可能である。
第１図はこの発明の一実施例を示す断面図、第２図はそ
の回路パターン部における横断面図、第３図はこの発明
の等何曲な回路を示す結線１９１である。 １・・・ボッティング枠、２・・・回路基板、３〜６・
・・接点端子、７・・・ＩＣ素子、８，９・−・回路パ
ターン、１．０ 、１１・・・スルーホール、１２・・
−モールド樹脂゛、１３ 、１４・・・ワイヤ、１５・
−・接着材料。 出願人代理人 安 形 ′Ｊ４ｉｔ 三弗
／図 ２１
の回路パターン部における横断面図、第３図はこの発明
の等何曲な回路を示す結線１９１である。 １・・・ボッティング枠、２・・・回路基板、３〜６・
・・接点端子、７・・・ＩＣ素子、８，９・−・回路パ
ターン、１．０ 、１１・・・スルーホール、１２・・
−モールド樹脂゛、１３ 、１４・・・ワイヤ、１５・
−・接着材料。 出願人代理人 安 形 ′Ｊ４ｉｔ 三弗
／図 ２１
Claims (1)
- ボッティング枠の上面に回路基板を配設し、前記回路基
板の外面に外部装ｆ次と電気的に接続するための複数の
接点端子を設けると共に、前記回路基板の内面に埋設さ
れたＩＣ素子をボンディングするための回路パターンを
設け、前記接点端子と前記回路パターンとをスルーホー
ル接続したＩＣカードにおいて、前記ボッティング枠と
前記回路基板とを半導電性接着材料で接着し、前記接点
端子間を相互に半導電的に接続するようにしたことを特
徴とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132513A JPS5922355A (ja) | 1982-07-29 | 1982-07-29 | Ｉｃカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132513A JPS5922355A (ja) | 1982-07-29 | 1982-07-29 | Ｉｃカ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5922355A true JPS5922355A (ja) | 1984-02-04 |
Family
ID=15083090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57132513A Pending JPS5922355A (ja) | 1982-07-29 | 1982-07-29 | Ｉｃカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922355A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60256886A (ja) * | 1984-06-04 | 1985-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 情報処理カ−ド |
| JPS61168970U (ja) * | 1985-04-10 | 1986-10-20 | ||
| JPS62236793A (ja) * | 1986-04-07 | 1987-10-16 | 松下電子工業株式会社 | Ｉｃカ−ド |
| JPH01263090A (ja) * | 1988-04-15 | 1989-10-19 | Dainippon Printing Co Ltd | Ｉｃカード |
| JPH08186189A (ja) * | 1994-12-29 | 1996-07-16 | Toray Dow Corning Silicone Co Ltd | 半導体装置およびその製造方法 |
| JP2008099459A (ja) * | 2006-10-12 | 2008-04-24 | Toshiba Corp | センサ付きｉｃタグ適用高電圧機器 |
| WO2012059813A3 (en) * | 2010-11-02 | 2012-07-19 | Microconnections Sas | Sim card and manufacturing method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56157590A (en) * | 1980-04-04 | 1981-12-04 | Flonic Sa | Memory card |
-
1982
- 1982-07-29 JP JP57132513A patent/JPS5922355A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56157590A (en) * | 1980-04-04 | 1981-12-04 | Flonic Sa | Memory card |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60256886A (ja) * | 1984-06-04 | 1985-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 情報処理カ−ド |
| JPS61168970U (ja) * | 1985-04-10 | 1986-10-20 | ||
| JPS62236793A (ja) * | 1986-04-07 | 1987-10-16 | 松下電子工業株式会社 | Ｉｃカ−ド |
| JPH01263090A (ja) * | 1988-04-15 | 1989-10-19 | Dainippon Printing Co Ltd | Ｉｃカード |
| JPH08186189A (ja) * | 1994-12-29 | 1996-07-16 | Toray Dow Corning Silicone Co Ltd | 半導体装置およびその製造方法 |
| JP2008099459A (ja) * | 2006-10-12 | 2008-04-24 | Toshiba Corp | センサ付きｉｃタグ適用高電圧機器 |
| WO2012059813A3 (en) * | 2010-11-02 | 2012-07-19 | Microconnections Sas | Sim card and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7580269B2 (en) | Apparatus for supplying power to a semiconductor device using a capacitor DC shunt | |
| US6610923B1 (en) | Multi-chip module utilizing leadframe | |
| US4530002A (en) | Connection lead arrangement for a semiconductor device | |
| US4219882A (en) | Magnetic domain devices | |
| KR920001691A (ko) | 제로 전력 ic 모듈 | |
| US20080128889A1 (en) | Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof | |
| US5309020A (en) | Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate | |
| EP0298607B1 (en) | Outer tape automated bonding semiconductor package | |
| JPS5922355A (ja) | Ｉｃカ−ド | |
| JPH0334658B2 (ja) | ||
| CN100534276C (zh) | 层叠插座触头 | |
| US5583748A (en) | Semiconductor module having multiple circuit boards | |
| JPH10148840A (ja) | 液晶表示装置 | |
| JPH06203225A (ja) | メモリ装置 | |
| JPH11145595A (ja) | 表面実装部品の実装構造 | |
| TW426924B (en) | Land-side mounting of components to an integrated circuit package | |
| JPH01106455A (ja) | 半導体集積回路装置 | |
| JPS5922353A (ja) | Ｉｃカ−ド | |
| JP2004531051A (ja) | Ｅｓｄ保護を備える半導体部品 | |
| JPS5922354A (ja) | Ｉｃカ−ド | |
| JPS59229400A (ja) | Ｉｃカ−ド | |
| CN113644034A (zh) | 防潮覆晶薄膜封装 | |
| JPH0738240A (ja) | ハイブリッド集積回路装置の構造 | |
| US6797993B2 (en) | Monolithic IC package | |
| US20020030979A1 (en) | Circuit board system for optiming contact pin layout in an integrated circuit |