JPS59230389A - バス接続回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明はディジタル交換機内部におけるバス接続回路の
構成に関するものである。

技術の背景 従来の交換機構成法の一つに、交換機に要求される機能
の多くを、収容する回線対応に設けられる回線対応部に
分散する、いわゆる機能分散構成がある。機能分散構成
交換機の例を第１図に示す。

第１図において１は交換機、２は回線を収容する回線対
応部、４ａは回線対応部からのデータを転送するバス、
４ｂは回線対応部からの信号（回線の状態を表わす信号
でステータス信号と呼ぶ。）を転送するバス、４Ｃは回
線対応部へのデータを転送するバス、４ｄは回線への送
出信号を制御する信号（回線制御信号）を回線対応部へ
転送するバス、５は端末との間でデータを送受信する回
線で上り回線５ｍと下り回線５ｂとから成る。第１図に
おいて、回線５に接続された端末と回線５−１に接続さ
れた端末との間の通信は以下のようにして行われる。回
線対応部２は回線５ａからデータを受信し、受信データ
を基にして回線の状態（発呼、切断等の通信状態）を表
わす信号（ステータス信号）を作成した後データ、ステ
ータス信号を各々バス４ｍ、４ｂ上の指定されたタイム
スロットに送出する。共通部３はバス４ｍ、４ｂ上のデ
ータ。

ステータス信号を基に接続すべき相手回線が割付けられ
ているパス４Ｃ上のタイムスロットを判定し、バス４ａ
から受信した回線５ａからのデータを、バス４Ｃ上の相
手回線タイムスロットに送出する。回線対応部２−１は
パス４Ｃ上に割付けられたタイムスロットから、回線５
ａからのデータを抽出し、下り回線５ｂ−１に送出する
。逆に、同様にして、上り回線５ａ−１からのデータも
相手下り回線５ｂに送出され、このようにして回線５の
端末と回線５−１の端末の間で通信が行われる。

回線対応部２は第２図に示すように、符号変換回路６１
回線対応のデータを処理する信号処理回路７および回線
からのデータおよびステータス信号を各々バス４ａ、４
ｂ上の指定されたタイムスロットに送出し、また逆にバ
ス４ｃ、４ｄ上の指定されたタイムスロットからデータ
、回線制御信号を受信する回路（以後バス接続回路と呼
ぶ。）８およびバス接続回路８にクロックを供給するク
ロック供給回路８Ａから構成される。第２図の回線対応
部２は、一端末のみのデータを伝送する、いわゆる非多
重回線を収容するものである。

第２図において、回線５ａからのデータは符号変換回路
６により回線上の符号形式から交換装置内部で処理され
る符号形式に変換される。符号変換されたデータは同期
回路７により、いわゆるビット同期、エンベロープ同期
が確立された後、バス接続回路８に入力される。バス接
続回路８は入力データを基にしてステータス信号を作成
した後データおよびステータス信号を各々バス４ａ、４
ｂ上のタイムスロットに送出する。バス接続回路８はま
た、バス４ｃ、４ｄから各々データ、回線制御信号を受
信し、回線制御信号の指示にしたがいバス４ｃからの受
信データまたは特定の信号（例えば回線閉塞信号）を選
択して同期回路７に送出する。同期回路７はバス接続回
路８からの受信信号に同期用ビットを付加して符号変換
回路６に送出し、符号変換回路６は信号の符号を回線上
の符号に変換後、回線５ｂに送出する。

クロック供給回路８Ａは、回線５ａ、５ｂ上のデータ伝
送速度およびバス接続回路８がデータ、ステータス信号
９回線制御信号を転送するバス上のタイムスロットに応
じた必要なりロックをバス接続回路８に供給する。バス
接続回路８はクロック供給回路８Ａから供給されるクロ
ックにしたがって動作する。

一方、複数端末からのデータを多重伝送する多重回線５
Ａ、５Ｂを収容する回線対応部２人は、従来第３図に示
すように符号変換回路６．多重化データの同期をとる同
期回路７Ａ　、同期回路７Ａからの受信データを多重分
離する多重分離回路φ。

バス接続回路８およびクロック供給回路８Ｂから構成さ
れている。第３図において、回線５Ａからの受信信号は
符号変換回路６．同期回路７Ａ　、信号線７Ａ−１を経
て、多重分離回路９により多重化されていた端末側々の
データに分離される。分離されたデータは端末対応に設
置されたバス接続回路８に入力される。

バス接続回路８は、第２図と同様に入力データおよびス
テータス信号を各々バス４ｍ、バ：ｘ　Ｊｂ上に送出し
、また逆にバス４ｃ、バス４ｄからデータ。

回線制御信号を受信し回線側への出力情報を作成し、多
重分離回路９に送出する。多重分離回路９は、各バス接
続回路８からの受信情報を多重化し、多重化された情報
は信号線７Ａ−２，同期回路７Ａ。

符号変換回路６を経て、回線５Ｂ上に送出される。

各バス接続回路８は、全てクロック供給回路８Ｂから供
給されるクロックにしたがって動作する。

従来技術と問題点 従来のバス接続回路８では、多重回線収容時に多重分離
回路９および多重回線上に多重された端末数に相当する
数のバス接続回路が必要であり、不経済であった。また
、バス接続回路は回線との間のデータ送受信速度、各バ
ス４ａ〜４ｄ上のタイムスロットに応じた多くのクロッ
クをりａツク供給回路から供給を受けるために、バス接
続回路をＬＳＩにする場合には、いわゆるピンネックが
生ずるという欠点があった。

発明の目的 本発明は交換機回線対応部内のバス接続回路に多重回線
との間のデータ送受信機能を付加することにより、従来
の多重回線収容時の経済性を増すとともに、外部から指
定される条件および基本クロックから必要な動作タイミ
ングを自身で作成することにより、ＬＳＩ化時のピンネ
ックをなくすとともに、種々の条件下で利用できる汎用
性の高いバス接続回路を提供するものである。

発明の実施例 第４図は本発明の実施例のバス接続回路の構成を示す。

第４図において、１０はバス接続回路、１１は信号線７
Ａ−１からの多重化データをタイミングＬＴＯで受信し
一時蓄積するレジスタ、１２−１から１２−４はタイミ
ング作成回路２１から各々に与えられるタイミング（Ｌ
Ｔ１〜ＬＴ４　）でレジスタ１１内のデータを受信し、
バス４ａの転送速度まで速度を上げる速度変換回路、１
り−１から１３−４はタイミング作成回路２１から与え
られるタイミング（ＯＰ１〜０Ｐ４）で開閉するトライ
ステート素子、１４はレジスタ１１内データを基にして
回線の状態（発呼、切断等の通信状態）を表わす信号（
ステータス信号）を作成する回線状態検出回路で、たと
えば信号レベルを検出するレベル検出回路が適用される
。１５−１から１５−４は回線状態検出回路１４内のス
テータス信号を各々に与えられるタイミング（ＬＴ１〜
ＬＴ４）で受信しバス４ｂ上の転送速度まで速度を上げ
る速度変換回路、１６−１から１６−４は各々に与えら
れるタイミング（ＯＰ１〜０Ｐ４）で開閉するトライス
テート素子、１７はタイミング作成回路２１から与えら
れるタイミングでバス４Ｃからデータを受信し一時蓄積
するレジスタ、１８はタイミング作成回路２１から与え
られるタイミングでバス４ｄから回線制御信号を受信し
、一時蓄積するレジスタ、１９はレジスタ１７からの受
信データとレジスタ１８からの回線制御信号により回線
への送出信号を作成。

送出するデータ送出制御回路で、たとえば選択回路が適
用される。２０は与えられたタイミングＯＰ５で開閉す
るトライステート素子、２１は外部から与えられる情報
、たとえばＢＲＴ　（ペアレート）、ＰＨＮ（多重デー
タ上の位相を表す情報）　、　ＴＳＮ　（バス上のタイ
ムスロットを表す情報）の各情報にしたがってバス接続
回路内で必要なタイミングを作成するタイミング作成回
路である。第４図においてレジスタ１１は信号線７Ａ−
１上の多重化データからタイミングＬＴＯでデータを受
信する。速度変換回路１２−１〜１２−４はシフトレジ
スタにより構成され、各々タイミングＬＴ１〜ＬＴ４で
レジスタ１１内のデータをとりこみ、とりこんだデータ
をバス４ａの転送速度で巡回させる。トライステート素
子１３−１〜１３−４は各々タイミングＯＰ１〜ＯＰ４
でゲートを開閉し、データをバス４ａ上の特定タイムス
ロット位置に送出する。回線状態検出回路１４はレジス
タ１１内データを基にしてステータス信号を作成する。

速度変換回路１５−１から１５−４は回線状態検出回路
１４からステータス信号を、各々タイミングＬＴ１から
ＬＴ４のタイミングでとりこみ、バス４ｂの転送速度で
巡回させる。トライステート素子１６−１から１６−４
は各々タイミングＯＰ１〜ＯＰ４でゲートを開閉するこ
とによりステータス信号をバス４ｂ上の特定タイムスロ
ット位置に送出する。

例として信号線７Ａ−１，７Ａ−２上は２０個のタイム
スロットから構成されるマルチフレーム形式の多重化信
号、バス４ａ〜４ｄ上の転送速度を信号線７Ａ−１，７
Ａ−２上の転送速度のｍ倍とするとタイミング作成回路
２１が作成するりａツクは以下のようになる。タイミン
グ作成回路２１は外部から指定される情報ＰＨＮおよび
ＢＲＴにしたがってタイミングＬＴ１からＬＴ４および
ＯＦ２を、ＢＲＴおよびＴＳＮにしたがってタイミング
ＯＰ１からＯＦ２を、またＰＨＮ。

ＢＲＴ　、　ＴＳＮにしたがってＬＴ５を作成する。こ
こにＰＨＮは信号線７Ａ−１，７Ａ−２上のマルチフレ
ーム内のタイムスロットを指定する（　ＰＨＮ　−０の
ときタイムスロット０　、５　、１０　、１５を、ＰＨ
Ｎ　＝　１のときタイムスロット１　、６　、１１．１
６を、ＰＨＮ　＝　２のときタイムスロット２　、７　
、１２　、１７を、ＰＨＮ　−５のときタイムスロット
６、８　、１り　、　１Ｂを、ＰＨＮ　＝　４のときタ
イムスロツ）４，９，１４．１９を指定する）情報、Ｂ
ＲＴは、ＰＨＮ対応にタイムスロットの使い方を指定す
る（例えばＰＨＮ　＝　Ｏに対してＢＲＴ　＝　００と
きタイムスロツ）０，５，１０，１５が各々異なる端末
のデータ伝送に用いられ、ＢＲＴ　＝　１のときタイム
スロット０，１０が１端末、タイムスロット５，１５が
他の１端末のデータ伝送に用いられ、ＢＲＴ　＝　２の
ときタイムスロツ）０，５．ｉｏ、１５が全て１端末の
データ伝送に用いられ、またＢＲＴ　＝　５のとき０か
ら１９までの２０個のタイムスロットが１端末のデータ
伝送に用いられることを示す。）情報、ＴＳＮはバス４
ｈ　、　４ｂ　、　４ｅ　、　４ｄとの間のデータ。

ステータス信号または回線制御信号の送受信タイミング
を指定する情報である。

第５図から第８図はＰＨＮ　−０、ＴＳＮ　＝　ｎの時
、ＢＲＴを０から３まで変えた場合のタイミング関係を
示すものである。

なお本実施例では、各バス４ａ〜４ｄのタイミングが同
一の場合について例示する。タイミングの異る場合につ
いても容易に類推できる。第５図はＢＲＴ　＝　０の場
合のタイミング関係であり、第１０図の回路は第５図の
タイミングを用いて以下のように動作する。速度変換回
路１２−１から１２−４は各々信号線７Ａ−１上のタイ
ムスロット０　、５　、１０　、１５からデータをとり
こみ、とりこんだデータをバス４ａ上の転送速度で巡回
させる。トライステート素子１３−１から１３−４は各
々バス４ａ上のタイムスロット位置ｎ、ｎ＋１．ｎ＋２
．ｎ＋３に対応するタイミングでゲートを開き、データ
がバス４ａ上に送出される。回線状態検出回路１４はタ
イムスロット０゜５　、１０　、１５の各々のデータを
監視しステータス信号を作成し、速度変換回路１５−１
　、１５−２　、１５−３゜１５−４に供給する。速度
変換回路１５−１〜１５−４は、速度変換回路１２−１
〜１２−４と同様にしてバス４ｂ上のタイムスロットｎ
、ｎ＋１．ｎ＋２．ｎ＋３にステータス信号を送出する
。

レジスタ１７はタイミングＬＴ５　（信号線７Ａ−１上
のタイムスロット００時間内でバス４ｃ上のタイムスロ
ツ）ｎを、信号線７Ａ−１上のタイムスロット５０時間
内でバス４Ｃ上のタイムスロツ）ｎ＋１を、信号線７Ａ
−１上のタイムスロット１０の時間内でパス４Ｃ上のタ
イムスロツ）ｎ＋２を、信号線７Ａ−１上のタイムスロ
ット１５の時間内でパス４Ｃ上のタイムスロツ）ｎ＋３
を各々指定するタイミング）を用いてパス４Ｃ上からデ
ータをとりだす。

レジスタ１８はタイミングＬＴ５を用いてバス４ｄから
回線制御信号をとりだす。データ送出制御回路１９は、
レジスタ１８内の回線制御信号の指示にしたがい、情報
（例えば通信中はレジスタ１７内のデータ、非通信中で
通信可能な状態ではそれを示す信号、通信不能状態では
それを示す信号）を信号線７Ａ−２のデータ伝送速度で
送出する。データ送出制御回路１９からの送出情報は、
タイミングＯＰ５で開かれるゲート２０を経て、信号線
７Ａ−２上のタイムスロット０　、５　、１０　、１５
に送出される。

第６図は、ＢＲＴ　＝　１の場合のタイミング関係であ
リバス接続回路は以下のように動作する。

速度変換回路１２−１　、１２−２は信号線７Ａ−１上
のタイムスロット０と１０．および５と１０から各々デ
ータをとりこみ、とりこんだデータをバス４ａ上の転送
速度で巡回させる。トライステート素子１３−１　、１
３−２は各々バス４ａ上のタイムスロットｎ、ｎ＋１に
対応するタイミングでゲートを開き、データがバス４＆
上に送出される。回線状態検出回路１４はタイムスロッ
ト０．１０のデータおよびタイムスロツ）５．１０のデ
ータの各々に対してステータス信号を作成し、速度変換
回路１５−１　、１５−２に供給する。速度変換回路１
５−１　、１５−２およびトライステート素子１６−１
　、１６−２はステータス信号ヲ各々バス４ｂ上のタイ
ムスロットｎ、ｎ＋１に送出する。トライステート素子
１５−３　、１３−４　、１６−３　、１６−４には、
ゲートを開けるタイミングが与えられないため速度変換
回路１２−３　、１２−４　、１５−３　。

１５−４からデータ、ステータス信号はバス４ｍ、４ｂ
上に送出されない。

レジスタ１７はタイミングＬＴ５　（’Ｍ　号線７　Ａ
　−１上のタイムスロット０および１００時間内でバス
４ｃ上のタイムスロツ）ｎを、信号線７Ａ−１上のタイ
ムスロット５．１５の時間内でバス４ｏ上のタイムスロ
ツ）　ｎ＋１を各々指定するタイミング）を用いてバス
４ｃ上からデータをとりこむ。レジスタ１８はタイミン
グＬＴ５を用いてバス４ｄから回線制御信号をとりこむ
。データ送出制御回路１９およびゲート２０の動作は、
第５図の場合の動作と同様である。

第７図はＢＲＴ　＝　２の場合のタイミング関係であり
、バス接続回路は以下のように動作する。

速度変換回路１２−１は信号線７人−１上のタイムスロ
ット０　、５　、１０　、１５からデータをとりこみ、
トライステート素子１３−１を介してバス４鼻上のタイ
ムスロツ）ｎに送出する。回線状態検出回路１４は信号
線７Ａ−１上のタイムスロット０　、５　、１０　、１
５からの受信データに対してステータス信号を作成し、
速度変換回路１５−１に供給する。ステータス信号は速
度変換回路１５−１　、　トライステート素子１６−１
を介してバス４ｂ上のタイムスロットｎに送出される。

この場合、トライステート素子１３−２〜１６−４およ
び１６−２〜１６−４にはゲートを開けるタイミングが
与えられないので、速度変換回路１２−２　、１２−３
　、１２−４　、１５−２　、１５−３．１５−４から
データ、ステータス信号はバス４ｍ、４ｂ上に送出され
ない。

レジスタ１７はタイミングＬＴ５　（信号線７Ａ−１上
のタイムスロット０　、５　、１０　、１５の各時間内
でバス４Ｃ上のタイムスロットｎを各々指定するタイミ
ング）を用いてバス４Ｃ上からデータをとりこむ。

レジスタはタイミングＬＴ５を用いてバス４ｄから回線
制御信号をとりこむ。データ送出制御回路１９およびゲ
ート２０の動作は第５図の場合の動作と同様である。

第８図はＢＲＴ　＝　５の場合のタイミング関係であり
、バス接続回路は以下のように動作する。

速度変換回路１２−１は信号線７Ａ−１上の０から１９
までの全タイムスロットからデータをとりこみトライス
テート素子１６−１を介してバス４＆上のタイムスロツ
）ｎに送出する。回線状態検出回路１４は全タイムスロ
ットのデータを１端末からのデータとして監視してステ
ータス信号を作成し、速度変換回路１５−１に供給する
。ステータス信号は速度変換回路１５−１　、　）ライ
ステート素子１６−１を介してバス４ｂ上のタイムスロ
ツ）ｎに送出される。この場合、トライステート素子１
３−２〜１６−４および１６−２〜１６−４にはゲート
を開け′るタイミングが与えられないので、速度変換回
路１２−２〜１２−４および１５−２〜１５−４からデ
ータ、ステータス信号はバス４ａ、４ｂ上に送出されな
い。

多重化回線を収容する交換機内回線対応部を、第４図に
示すバス接続回路１０を用いて構成した例を第９図に示
す。第９図において５個のバス接続回路１０は各々のＰ
ＨＮにより指定される信号線７Ａ−１上のデータを受信
し、またバス４ａから受信したデータを信号線７Ａ−２
に送出する。第９図に示す回線対応部の構成は、ＢＲＴ
情報により指定される信号線上のタイムスロットの使い
方に依存しない汎用的な構成である。

また第３図に示す従来の構成で必要であった多重分離回
路が不要であり、さらに必要なバス接続回路の個数も削
除できる。

第４図のパス接続回路は、数少ない動作条件（本実施例
ではＢＲＴ　、　ＰＨＮ　、　ＴＳＮ　）を指定するだ
けで、基本クロックから自律的に必要なりロックを作成
して動作を行うため、必要なりロックを全て外部から供
給される従来回路とは異なり、ＬＳＩ化時にビンネック
を起こすことはない。

非多重回線を収容する交換機内回線対応部も、また本発
明のバス接続回路２Ｃを用いて、第１０図のように構成
できる。

発明の詳細 な説明したように、本発明のバス接続回路を用いて多重
回線を収容する交換機回線対応部を構成することにより
、多重分離回路が不要となり、かつ必要なバス接続回路
の数を減らすことができることから、経済的である。

また、本発明のバス接続回路は外部から指定される収容
回線のチャネル位置、チャネル速度、パス上のタイムス
ロット位置に応じて必要な動作タイミングを自律的に作
成して動作するので汎用性（至） る回線対応部、２Ｃ・・・非多重回線を収容する回線に
富み入力信号数が少なく、ＬＳＩ化に適している。

【図面の簡単な説明】

第１図は従来の機能分散構成の交換機構成、第２図およ
び第３図は従来の交換機回線対応部構成、第４図は本発
明のバス接続回路、第５図乃至第８図はバス接続回路の
タイミング図、第９図および第１０図はそれぞれ本発明
のバス接続回路を用いた交換機回線対応部の構成例であ
る。 １・・・交換機、２・・・回線対応部、３・・・共通部
、４゜４＊、４ｂ、４ａ、４ｄ−’バス、５，５ａ、５
ｂ、５Ａ、５Ｂ・・・回線、６・・・符号変換回路、７
・・・信号処理回路、７Ａ・・・同期回路、７Ａ−１，
７Ａ−２・・・信号線、８・・・バス接続回路、８Ａ、
８Ｂ・・・クロック供給回路、９・・・多重分離回路、
１０・・・バス接続回路、１１・・・レジスタ、１２−
１〜１２−４・・・速度変換回路、１３−１〜１６−４
・・・トライステート素子、１４・・・回線状態検出回
路、１５−１〜１５−４・・・速度変換回路、１６−１
〜１６−４・・・トライステート素子、１７　、１Ｂ・
・・レジスタ、１９・・・データ送出制御回路、２０・
・・トライステート素子、２１・・・タイミング作成回
路、２Ｂ・・・多重回線を収容す■ 特許出願人　日本電信電話公社 代　理　人　弁理士玉蟲久五部 （外３名）

Claims (1)

1. 【特許請求の範囲】 回線を収容し、回線との間の情報の送受信および処理を
   行う符号変換回路、信号処理回路およびバス接続回路か
   らなる回線対応部、参台篠丼番番該回線対応部が各々に
   割付けられたタイムスロットを用いて交換装置内部との
   間で情報の送受信を行うバスおよび該バス上の情報に対
   して該情報のタイムスロット位置を移すことにより該情
   報の交換を行う共通部とから構成される装置 線対応部のバス接続回路において、外部から指定される
   回線上のチャネル位置，チャネル速度およびバス上のタ
   イムスロット位置を用いて該バス接続回路内で必要なタ
   イミングを作成するタイミング作成回路と、該タイミン
   グ作成回路から与えられるタイミングで入力多重化デー
   タを受信し一時蓄積する弟１のレジスタと、該タイミン
   グ作成回路から与えられるタイミングで該第１のレジス
   タ内のデータをとりこみ、該とりこんだデータをデータ
   転送バスの転送速度で巡回させて速度変換し、該速度変
   換したデータを該データ転送バスの特定タイムスロット
   位置に送出する回路と、該タイミング作成回路から与え
   られるタイミングで該第１のレジスタ内のデータにより
   回線の状態を表わすステータス信号を作成する回線状態
   検出回路と、該タイミング作成回路から与えられるタイ
   ミングで該回線状態検出回路からのステータス信号を受
   信し、該受信したステータス信号をステータス信号転送
   バスの転送速度で巡回させて速度変換し、該速度変換し
   たステータス信号を該ステータス信号転送パスの特定タ
   イムスロット位置に送出する回路と、該タイミング作成
   回路から与えられるタイミングで、データ転送バスから
   データを受信し一時蓄積する第２のレジスタと、該タイ
   ミング作成回路から与えられるタイミングで、回線制御
   信号転送バスから回線制御信号を受信し一時蓄積する第
   ３のレジスタと．、該タイミング作成回路から与えられ
   るタイミングで該第２のレジスタからの受信データと該
   第６のレジスタからの回線制御信号の指示とにより回線
   への送出データの決定および送出を行うデータ送出制御
   回路とを具備してなることを特徴とするパス接続回路。