JPS5923388A - 色表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 テレビジョン受像機の利用範囲を広げることが近年特に
行なわれ、例えばテレビジョン信号に文字情報を重畳し
たり、電話回線を通して文字情報を伝達したりするシス
テムがある。

本発明はこれらの放送をテレビジョン画面に映出するた
めの色表示制御装置に関し、％に送信側で表示画面に応
じて着色単位を指定してカラー表示するときに、受信側
では指定された着色単位（色ブロックともいう）に応じ
てカラー情報を蓄積し読出すようにしたものである。

ここで対象とする文字情報とは、表示画面を構成するに
必要な輝度情報であるドットパターンデ−タと、指定さ
れた着色単位Ｏこドツトパターンデータが”１”である
ときの着色と“０”であるときの着色を指定するカラー
情報データとである。

〔発明の背景技術とその問題点〕

現在一般に使用されている色ブロックは表示画面で使用
される文字フォントを基準に定められたもので、横８ド
ツト対縦１２ドツトになっている。

この着色ゾロツクの大きさは表示画面が文字主体で構成
される場合は過当であるが、表示画ｒｆｉｉの主体が図
形の場合にＧま、色ブロックをより細かくしたものが要
求される。第１図は色ブロックのイ市類を示し、（ａ）
は基準となる１倍モードの色グロック、（ｂ）は１倍モ
ード色ブロックの１４の大きさの４倍モード色ブロック
、（０月ま横４ドツト対縦４ドツトの６倍モード色ブロ
ックを示す。

このように色グロックを細分化すると当然の如くカラー
情報を増加させなければならない。このため、例えば文
字放送のように伝送速度の増加を望めないシステムにお
いては一画面を構成する時間がその分長くなって短時間
に多くの情報が送れ以上の事情から画面毎に色ブロック
の大きさを指定して、データもその分送る方式が考えら
れる。

この方式によれば文字主体の画面には第１図（ａ）の色
ブロツク着色を指定し、図形主体の画面についてはその
図形の細度に応じて第１図（ｂ）又は（Ｃ）のような大
きさを指定しながら同時にデータを送ることになる。そ
こで、このような方式に基づくデータを受け、解読して
テレビジョン受像機Ｇこ映出するための装置が必要とな
る。

しかしながら、上記装置においてドツトパターンデータ
（ν下車にパターンデータという）を１バイト読出す期
間に同じカラー情報データを同期間読出ず場合は読出し
のための同じアドレス信号を用いれば良いが、第１図（
ｂ）のようにした場合水平走査期間においてはカラー情
報データが２種類読出されなければならない。また垂直
方向においても７ドツトラインの位置で別のカラー情報
データ全読出さなければならない。このための読出しの
ためのアドレス信号は同じものを使えずアドレス切換操
作が複雑となる問題があった。

〔発明の目的〕

本発明は上記事情に鑑みてなされたもので、送信側であ
らかじめ指定する着色単位に応じてカラー情報メモリか
らカラー情報を読出し、そのためのアドレス切換がバー
ドウェア量の増加なく行えるようにした色表示制御装置
を提供することを目的とする。

〔発明の概要〕

すなわち、本発明はパターンデータＰＤのデータの大き
さに準じた基準着色単位を細分化した場合に必要となる
水平方向のカラー情報データを、第２カラー情報メモリ
３等に蓄積しておき、読出し時に着色指定するコード信
号に呼応して発生する切換信号によって選択的に交互に
カラー情報データを取り出すことを特徴とするとともに
、垂直方向のカラー情報データは前記コード信号によっ
てライン変換することによりアドレス変換して着色単位
の大きさに応じて読出されるようにしたものである。

〔発明の実施例〕

第２図は本発明を実施例について示す回路図であり、例
えば文字多重放送テレビジョン受像機に使用する場合を
示す。この回路は送られて来た画像情報を画像メモリに
書込んだり読出したりする際新規な書込手順と読出手順
を加えて４倍モード、６倍モード等に変形された色ブロ
ツク指定に対応したカラー情報データの選択を行うもの
である。

先ず、画像情報を画像メモリに書込むための構成につい
て説明する。画像メモリはパターンメモリ１、第１カラ
ー情報メモリ２、第３カラー情報メモリ３とから構成さ
れ、互いのアドレスラインＭＡを共有化し、かつ、デー
タラインはパターンデータ１と第１カラー情報メモリ２
とが共有して第２カラー情報メモリ３のみデータライン
を異にしている。各メモリ１．２．３は８ビット並列で
データの入出力動作をするメモリである。また、各メモ
リへはアドレス切換器４の出力が供給される。

このアドレス切換器４はＣＰＵ　５のアドレスバスＢと
画像メモリデータを走査に準じて順次読出すための読出
し−ｒドレスＲＡを切換えるデータセレクタである。こ
の切換えにあたる切換信号は水平走査に同期して表示ク
ロックＤＣＰをカウントする水平カウンタ６及び垂直走
査に同期して水平同期パルス■０をカウントする垂直カ
ウンタ７の各出力からタイミングパルス発生器８で作る
表示読出し期間信号ＤＳＥである。つまシ、この期間信
号ＤＳＥがアドレス切換器４に入力されると画像メモリ
のアドレスライン凧は水平カウンタ６の出力でもある読
出しアドレスＲＡを選択し、同信号ＤＳＥがないときは
アドレスライン凧はアドレスバスＡＢを選択する。

次に、画像メモリのデータラインにおいて、パターンメ
モリ１、第１カラー情報メモリ２のデータラインＤ−１
は第１バスコントローラ９によって制御される。つまり
、第１バスコントローラ９は対ＣＰＵ５のデータバスＤ
Ｂとの間に介装されており、データＲＡＭ　１０の出力
する書込データか並列直列変換器１１の出力する直列デ
ータかを選択する場合に、データバスＤＢをデータライ
ンＤ−１から隔絶するものである。また、第２カラー情
報メモリ３のデーて同様の制御を行うようになっている
。これらの制御信号となるものは前記表示読出し期間信
号ＤＳＥである。

次に、ＣＰＵ　５のアドレスバスＡＢはチップ選択回路
１３に接続されている。このチップ選択回路１３はｌｉ
！ＩＩ像メモリを活性にするか非活性Ｇこするかを制御
するチソｆｓ択伯号Ｃ８Ｐ、　Ｃ８Ｃ１、Ｃ８Ｃ２を発
生する回路であり、ｃｓｐはパターンメモリ１０チツプ
セレクト端子へ、ｃｓｃ　ｉは第１カラー情報メモリ２
の同端子へ、Ｃ８Ｃ２は第２カラー情報メモリ３の同端
子へ夫々印加されるようになっている。画像メモリの各
メモリはこれらのチップ選択信号Ｃ３Ｐ−Ｃ８Ｃ２と、
ＣＰＵ　５から導出されるデータ書込制御信号ＷＲとの
組合せによって書込状態か読出し状態かが決定される。

また、チップ選択回路１３は、表示読出し期間信号ＤＳ
Ｅと水平カウンタ６の３段目出力６Ｑ３が入力されてい
る。これらの入力信号によりチップ選択信号が形成され
る。

かくて、画像メモリへのデータの苔込みは表示読出し期
間信号ＤＳＥが発生しなし１期間（シト表示読出し期間
）に行うことができる。例えば７（′ターンメモリ１の
アドレス（Ｍ−Ｎ）番地（表示開始ラインからＮライン
目のＭ）（イト目に対応）に７９ターンデータを書込む
場合には、ＣＰＵ　５　ＧまアドレスＡＰ＋　３２Ｎ＋
Ｍ　（ＡｐはＣＰＵの支配するアドレス空間のうちパタ
ーンメモリ１の占める領域の先頭アドレスである。又、
３２という係数は１ラインｄｉ　２５６ドツトのメモリ
容量を割当てられてし）るため）を出力し、同時に書込
み制御信号ＷＲ全各メモ１ノに日］力口しかつパターン
データＰＤをデータノくスＤ１３Ｇこ出力する。

ＣＰＵ　５は表示読但し期間信号によって非表示期間で
あることを認知する。これにより、チップ選択回路１３
がパターンメ毫り１を選択する信号Ｃ８Ｐを発生してパ
ターンメモ１月が活性になる。また表示読出し期間ｉ号
、ＤＳＥによって第１アドレス切換器４はアドレスバス
ＡＢを選択して各メモ１Ｊで共通のアドレスラインＭＡ
Ｃアドレスノ（スＡＢのアドレス信号を導出し、そのア
ドレスは（３２Ｎ＋Ｍ）になる。

同時に書込み制御信号ＷＲによってノ々ターンメモ１ノ
１のアドレス（３２Ｎ＋Ｍ）に対応するメモ１ノ・セル
にデータの書込みを可能な状態にする。このとき、デー
タ入力は第１ノ（スコツトローラ９カニ表示読出し期間
信号ＤＳＥによってＣＰＵのデータノくスＩ）Ｂ　トｓ
ターンメモ１月のデータラインＤ−１とを共有させるの
でパターンデータＰＤを前Ｂ己メモ１ノ・セルに蓄積す
る。かくして７ぞターンデータＰＤの書込み力；行なわ
れる。

また、パターンデータＰＤの書込みと同時に送信側から
の指定する色ブロックに従うカラーキ青報データＣＤｔ
−蓄積する。即ち、色グロック７５；横８−ドツトのと
きは、パターンデータＰＤと［司−のアドレス指定によ
って第１カラー情報メモ１）２に書込む。

また、色ブロックが横４ドツトのときＧまイ山数夕（１
のカラー情報データを第１カラー情報メモ１）２に書−
込み、奇数列のカラー情報データ番ま第２カラー情報メ
モリ３に書込むものである。

次に、画像メモリの表示読出し時のアドレスの発生に関
する構成を説明する。

パターンメモリ１、第１．第２カラー情報メモリ２，３
のアドレスはＣＲＴ走査に同期してカウント動作してい
る水平及び垂直カウンタ６．７出力からつくられる。水
平カウンタ６は毎水平走査期間の表示読出し開始点で水
平同期パルスＨＤによってリセットされ、表示クロック
（１ドツト表示時間と同一の周期に設定）　ＤＣＰをカ
ウントするカウンタである。垂直カウンタ７は毎垂直走
査期間の表示開始ラインでリセットされ（垂直同期パル
スＶＤによって）水平同期パルス冊をカウントするカウ
ンタである。

水平カウンタ６の４段目より上位５ビツトの出力は第１
アドレス切換器４にアドレスラインＲＡ’を通って入力
される。垂直カウンタ７は第２アドレス切換器１４とラ
イン変換器１５へ８ビツトのカウント出力を入力する。

このライン変換器１５Ｇ；ＪＣＰＵ５によって着色単位
を指定するためのコード信号Ｋを保持している着色単位
指定レジスタ１６の同コード信号Ｋｅ入力している。ま
た、このライン変換器１５は、カラー情報データを読出
すための垂直アドレスをつくるもので、第１．第２カラ
ー情報メモリ２，３の垂直アドレスを着色単位の縦の大
きさに応じて垂直カウンタ７の出力値を変換するように
している。具体的には、垂直カウンタ７の全段の出力値
をＬ１着色単位の縦のドツト数を■ラインとすればＩＮ
Ｔ　（Ｌ／Ｉ　＞なる変換をする。この場合ＲＯＭを使
用し、ＲＯＭのアドレス入力端に垂直カウンタ７の出力
を直接入力し、更に上位のアドレスにＩを表すコードを
入力しておく。そして上記変換が出来るようにＲＯＭに
あらかじめ答を記憶させておけば良い。

また、第２アドレス切換器１４はパターンメモリｌ用の
垂直アドレスと、第１．第２カラー情報メモリ２，３用
の垂直アドレスを切換えて出力するデータセレクタであ
って、その切換制御信号としては、例えば水平カウンタ
６の３段目出力を用いる。この３段目出力はパターンデ
ータＰＤの４ドツト表示毎に切換る信号である。この第
２アドレス切換器１４の出力はアドレスラインＲＡを通
って垂直アドレス信号として第１アドレス切換器４に入
力される。かかる構成によって形成された表示読出しア
ドレスは第１アドレス切換器４によって表示読出し期間
に各メモリ１．２．３に共通に入力されるようになって
いる。

次に、画像メモリの出力データ全処理する構成を説明す
る。パターンデータＰＤとカラー情報データＣＤとは第
３図に示すように水平カウンタ６の３段目の出力６　Ｑ
３０半周期毎に切換わってデータラインＭＡ上に導出さ
れる。この切換データを記号ｍａにて示しである。また
、水平カウンタ６の４段目の出力６　Ｑ４の半周期毎に
水平アドレス信号が更新される。データラインＤ−１に
表われるパターンデータＰＤの単位をＰＭＯ、カラー情
報データＣＤの単位ヲＣＭＯ１とし、データラインＤ−
２に表われるカラー情報データＣＤの単位をＣＭＯ２と
し、水平アドレス信号が更新する毎に各データは夫々Ｐ
ＭＯ（１１，ＰＭＯ（２）−、ＣＭＯ１（０）、　　Ｃ
ＭＯ２（ＩＬ・　、　　ＣＭＯ２（０）、　　ＣＭＯ２
（１）・・・のように進行する。この様子を第３図のタ
イムチャート図においてデータラインＤ−１上のデータ
ｄ−１．データラインＤ−２上のデータｄ−２として示
す。カラー情報データ単位ＣＭＯＩ、２はパターンデー
タ単位ＰＭ、Ｏｊり色ブロツク単位の水平アドレス期間
の前半４ドツトだけ早く読出され、後半４ドツトにパタ
ーンデータＰＤの谷データＰＭＯ（１）　。

ＰＭＯ（２）・・・が読出される。これは、チップ選択
回路１３よりチップ選択信号Ｃ８Ｃ１、Ｃ８Ｃ２が発生
した後、パターンメモリ１を選択する信号Ｃ８Ｐが発生
ずるからである。データｄ−１のうちカラー情報データ
単位ＣＭＯ］は第１色データラッチ回路１７、第２色デ
ータラッチ回路１８を介してデータセレクタ１９に供給
される。また、データｄ−２のカラー情報データ単位Ｃ
ＭＯ２は第３色データラッチ回路２０、第４色データラ
ッチ回路２１を弁して前記データセレクタ１９に供給さ
れる。第１色データラッチ回路１７と第３色データラッ
チ回路２０にはタイミング発生器８よυラッチ用パルス
ＬＰ１が印加され読出されたカラー情報データ単位ＣＭ
Ｏ１、ＣＭＯ２を次のランチ用パルスＬＰ１が印加され
るまでラッチする。

ここで、前記チップ選択化゛号Ｃ８Ｐが発生すると垂直
カウンタ７からのアドレスが切換ってデータラインＤ−
１上にパターンデータＰＤが読出される。このパターン
データＰＤは並列直列変換器１１に並列的に印加され、
この並列直列変換器１１にてタイミング発生器８から得
るロードパルスＬＰ２によって直列データＳＰＯに変換
される。このロードパルスＬＰ２は第２．第４色データ
ラッチ回路１８．２１のラッチ用パルスとしても使われ
、前記第１．第２カラ一情報データＣＤ全データ単位毎
にさらに遅延さ、せる。即ち、第３図に第１色データラ
ッチ回路１７の出力をＬＣＤＩ　＋第２色データラッチ
回路の出力をＬＣＤ　２　を第３色データラッチ回路２
０の出力をＬＣＤ３　ｒ第４色データラッチ回路の出力
ｋＬｃＤ４の連続データとして示すように、色データラ
ッチ出力ＬＣＤ１は４ドツト分遅延されてデータセレク
タ１９に入力され、色データラッチ出力ＬＣＤ３も同様
に４ドツト分遅延されてデータセレクタ１９に入力され
る。これによつ−て各カラー情報データＣＤはパターン
データＰＤと同期がとられることになる。このときデー
タセレクタ１９はデータ選択のための切換信号ＣＤＳを
タイミング発生器８から受ける。この切換信号は第３図
に示すように２種類ＣＤ５ｌとＣＤ５２とがある。

ＣＤＳ、は色ブロックが横８ドツトに指定された場合の
信号で常に第２色データラッチ回路１８の出力データＬ
ＣＤ２’？選択する。また、色ブロックが横４ドツトに
指定された場合は、前半の４ドツト期間に第２色データ
ラッチ回路１８のデータＬＣＤ２を選択し、後半の４ド
ツト期間に第４色データラッチ回路２１のデータＬＣＤ
４を選択するように構成されている。

昏場合の選択されたカラー情報データを記号ＣＤＩ＋Ｃ
Ｄ２にて示す。これらの各データＬＣＤ１．　ＬＣＤ２
は並列直列変換器１１から出力される。直列パターンデ
ータＰＤＳと時間的に合わされているからそのま′ＥＲ
・Ｇ−ＢマドＩＪクス回路２２に入力され、原色信号に
変換・出力されるようになっている。このＲ−Ｇ・Ｂマ
トリクス回路２２の出力はＣＲＴ駆動回路に供給されて
、指定色ブロック毎に着色表示される。尚、ＣＰＵ　５
はＲＯＭ２３に固定されているプログラムによって種々
の処理全進行させるものである。

上記構成装置においで、色ブロックが横４ドツトに指定
された場合の読出し動作について説明する。表は色ブロ
ックが通常の横８ドツト縦１２ドツトの１倍モード、横
４ドツト縦６ドツトのときの４倍モード、横４ドツト縦
４ドツトのときの６倍モードの各場合における指定コー
ドを示す。

表 最初、表示読出し期間信号ＤＳＥが立上がると、第１ア
ドレス切換回路４はアドレスラインＲＡを選択する。こ
れによってテソゾ選択回路１３はＣＰＵ　５の支配から
離れ、水平カウンタ６の３段目の出力６Ｑ３の値によっ
て各チップ選択信号Ｃ８Ｐ、　Ｃ８Ｃ１。

Ｃ８Ｃ２が発進し、パターンメモリｌ、第１．第２カラ
ー情報メモリ２．３’ｆ−読出し状態にする。

さて、ＣＰＵ　５から着色指定コード「１０」が発生し
て着色単位指定レジスタ１６に保持されると、ライン変
換器１５は着色指定された色ブロックに応じたアドレス
をつくる。すなわち、色グロックが１倍モードの大きさ
であればライン変換■ＮＴ（１４２）を行い、４倍モー
ドであればライン変換（Ｌ／６）を行い、６倍モードで
あればライン変換（Ｖ４）を行って、第１．第２カラー
情報メモ１Ｊ１３のデータを読出すための垂直アドレス
を変換する。ライン変換器１５でつくられた第１．第２
カラー情報メモリ用の垂直アドレスと、ノ々ターンメモ
１）１月の垂直アドレスとはアドレス変換器１４によっ
て水平カウンタ６の３段目出力６Ｑ３の半周ＸＪＩで切
換えられる。これによって画像メモ１Ｊの共３ｍアドレ
スライン凧には８ドツトの７ヤターンデータＰＤの４ド
ツト毎に切換わるアドレスｍａ力ニイ得られる。第３図
ｍａにおいて記号ＣＡ、　ＰＡはそれぞれカラー情報用
アドレス、パターンデータ用アドレスを示す。一方、水
平カウンタ６の水平アドレス１′ｉ切換えてｌ、％なし
）ので、そのアドレスの最下位ビットである４段目出力
６Ｑ４のレートでノぐターンデータＰＤとカラー情報デ
ータ用のアドレスが進行する。

かくて４倍モード、６倍モード等の色ブロックが指定さ
れた場合は、色ブロックの縦方向の太きさに応じてアド
レスが切換えられるのみで、横方向にパターンデータＰ
Ｄが１バイト読出される間にカラー情報データＣＤを２
バイトも読出すという必要がない。

続いて色ブロックの前半４ドツトで第１．第２カラー情
報メモリ２，３にチップ選択回路１３よりＣ３Ｃ１、Ｃ
３Ｃ２が印加されるのでアドレスライン凧のアドレスに
対応した第１．第２カラ一情報データＣＭＯ１、ＣＭＯ
２が出力される。これらのデータＣＭ０１．ＣＭ０２は
夫々第１．第３ラツチ回路１７．２０にタイミング発生
器８からのラッチパルスＬＰ１によってラッチされ、さ
らに次段の第２．第４ラツチ回路１８．２１で４ドツト
分遅延される。これにより、データセレクタ１９は並列
直列変換器１１の直列パターンデータＰＤを着色するた
めのラッチ出力データＬＣＤ２＋　ＬＣＤ４が同期して
入力する。ここで、データセレクタ１９はタイミング発
生器８から供給されるデータ選択のための切換信号ＣＤ
Ｓが着色指定コードＫによって４ドツト毎に切換るＣＤ
５２となっている。したがって、色ゾロツクの前半４ド
ツトで第２色データラッチ回路１８のラッチ出力ＬＣＤ
２が選択され、後半４ドツトで第４色データラッチ回路
２１のラッチ出力ＬＣＤ２が選択される。これら選択さ
れたラッチ出力データＬＣＤ２．　ＬＣＤ４はノ々ター
ンデータＰＤの１ドツト分データＤＯＩＤ１・・・に対
して色ブロックの前半と後半で切換って着−色指定する
ことができる。

本発明はこのように特殊な色ブロツク指定に対してアド
レスの切換を増加することなくパターンデータＰＤを指
定する色ブロックに応じて色付けすることが可能となる
。尚、色ブロックの大きさは４倍、６倍モードに限らず
他の大きさを指定する場合に対しても本発明を拡張する
ことにより対応可能である。

〔発明の効果〕

以上説明したように本発明によれば、着色単位を細分化
指定したときのカラー情報を蓄積するメモリを有し、読
出されたカラー情報を着色指定に応じて選択するように
したから、従来のようにアドレスラインの切換を増加す
ることなく種々の着色単位で着色表示された文字・図形
情報を受信することができる。しかも、前記メモリを書
込み、読出しするに要する時間が着色単位に依らなし１
という利点もある。

【図面の簡単な説明】

第１図は着色単位を示す説明図、第２図をま本発明の実
施例を示す回路図、第３図は第２図の読出し動作タイミ
ングを示すタイムチャート図である。 １・・・パターンメモリ、　　２．３・・・カラー情報
メモリ、　　４，１４・・・アドレス切換器、　　５・
・・ＣＰｔＪ。 ６゛°水平カウンタ、　　７°・・垂直カウンタ、　　
８・・・タイミング発生器、　　　９．１２・・・ノ（
スコントローラ、１０・°・ＲＡＭ、　１１・・・並列
直列変換器、　　１３・・・チップ゛選択回路、　　１
５・・・ライン変換器、　　１６°°°着色単位指定レ
ジスタ、　　１７．１８．２０．２１・・・色データラ
ンチ回路、１９・・・データセレクタ、２２°°゛Ｒ・
Ｇ−Ｂマトリクス回路、　Ｋ・・°コード信号、ＣＤＳ
・・・データ切換信号。 第１図

Claims (1)

1. 【特許請求の範囲】 基準着色単位を細分化指定した着色単位の大きさに応じ
   てパターンデータを着色表示する装置であって、 パターンメモリと、このメモリにアドレスライン及びデ
   ータラインが共通化され基準着色単位を細分化して着色
   するための第１のカラー情報データを蓄積する第１カラ
   ー情報メモリと、アドレスラインは前記各メモリと共通
   でデータラインは独立に有し前記細分化着色するだめの
   第２のカラー情報データ全蓄積する第２カラー情報メモ
   リと、各メモリに蓄積されたデータを読出すためのアド
   レスを発生する水平カウンタ及び垂直カウンタと、前記
   着色単位の大きさを指定するためのコード信号を保持す
   るレジスタと、このコード信号に応じて前記基準着色単
   位のライン変換を行うライン変換回路と、読出されたパ
   ターンデータを直列データに変換する並列直列変換回路
   と、読出された各第１．第２カラー情報データを前記直
   列データに同期したタイミングに遅延させる第Ｊ、第２
   ラッチ手段と、この第１．第２ラッチ手段の出力を指定
   された着色単位に応じて選択するデータセレクタとを具
   備して構成される色表示制御装置。