JPS5923632A - クロツク信号再生装置 - Google Patents

クロツク信号再生装置

Info

Publication number
JPS5923632A
JPS5923632A JP58121111A JP12111183A JPS5923632A JP S5923632 A JPS5923632 A JP S5923632A JP 58121111 A JP58121111 A JP 58121111A JP 12111183 A JP12111183 A JP 12111183A JP S5923632 A JPS5923632 A JP S5923632A
Authority
JP
Japan
Prior art keywords
signal
difference
clock signal
clock
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58121111A
Other languages
English (en)
Other versions
JPH0548009B2 (ja
Inventor
レ−ンデルト・ヤン・ホラ−ル
ヘルマン・ゾ−トマン
ロベルト・ヤクエス・マリ−・フエルベ−ク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS5923632A publication Critical patent/JPS5923632A/ja
Publication of JPH0548009B2 publication Critical patent/JPH0548009B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/14Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail
    • H03L7/143Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail by switching the reference signal of the phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の関連する技it!i分野 本発明は周波数を制611信13 jJ、lより制御し
得るクロック信号発生器を具え1,1にクロックfd号
発生器を制御ループに、11〕でクロックイfr号発生
器Gこ」:り生ずるクロック信号の周波数と前記制11
11ループに供給された人力信8・とをりt+フッタ号
及び人力信号間の周波数差から取出した制御信号G・二
よっ−C同期さ・けるようにしたクロックf(υ・11
■生装置に門するものである。
従  来  技  ?・1( この種クロック信号再生装置iJ l”l、知であり、
fllj々の分野Oこ用いられている。例えばこのセ1
(クロック信号再生装置は、同期1a気iin (+!
装jη、↑、rにぞの・ディジタル交換機に用いられて
いる。かかるIは気通信装置の交換機を相互に同期させ
るためには共通外部信z源の標準信号周波数を供給する
か又は到来クロックパルス信号を接続交換機により供給
される到来PCl4信号から取出すよう(こし、このク
ロックツぐルス信号を局部クロック信号発生器に供給し
てこれから局部クロック信号を発生させるようにしてい
る。クロック信号再生装置汀に設けたクロック信号発生
器の周波数を同調自在として供給された標準信号周波数
を変化させるか又は追従すべき到来クロック信号から取
出した°°j1(み付き平均”クロック信号周波数を変
化させるようにする必要がある。
又、かかるクロック信号発生器を著しく安定化させてク
ロック信号が何等かの理由で到来しない場合に許容し得
ない周波数変化を生ずることなく、所定期間9こ亘り独
立して作動せしめ得るようにする必要がある。これがた
め、例えば中継ウーーブルが故障した場合負荷の修理中
基準信号が無くてもクロック信号の周波数を数]」間に
亘り充分安定に・保持する必要がある等の管]]1iが
必四(となる。
かように極めて茜い安定バLを+[’4 跨とすること
と、クロック信号再生装置の周波数を同潤し得るよ)に
する必要があることとは矛盾しているため、(J:置の
t’M成を複雑にし、従って、1−6価とl(る欠点が
ある。
本発明の目的は、同i1Mが容易且つti”+ IJs
が比((シ的簡i1jで安定度の高いクロック信壮i’
j生装置dを提イ1!、ぜんとするにある。
本発明は周波数を制御16号Gこより制御しイIIるク
ロック信号発生器を具え、該クロックイPE号発生器を
制御ループに設けてクロック信号発生器【こより牛する
クロック信号の周波数と+riJ記制御ループG、二供
給された入力信号とをクロック(N号及び人力信号間の
周波数差から取出した制御信号によって同期させるよう
にしたクロックm号再生装置aにおいて1一定周波数の
補助信号を発生ずるhli IIIJ OI号発生器と
、該補助信号発生器に接続され、これに前記補助信号及
び少くともクロック信号を供給して・補助信号と補助信
号に比例する信号との間の周波数差を決める第1差信号
形成器と、該第1差信号形成器に接続され前記周波数差
を記憶する記憶装置と1前記g!TI差信号形成器及び
記憶装置lfGこ接続され該記憶装置に記憶された周波
数差と前記第1差信号形成器から発生し前記補助信号及
びクロック信号間の周波数差に比例する信号との間の差
を決める第2差信号彫成器と、信頼し得る入力信号が存
在しない際に前記、第2差信号形成器からの信号を制御
信号として前記可制御クロック信号発生器に供給するス
イッチング手段とを具えることを特徴とする。
本発明によれば一定信号周波数の補助信号を発生す−る
補助信号発生器を用いると共にクロックパルス信号の周
波数及び補助16号の周波数間の周波数差を記憶する憶
記装置を用いることによって信頼し得る入力信号が欠落
した後でも極めて安定な基準信号を比較的簡単に得るこ
とができる。
この基準信号から可変周波数クロック信号発生・器を制
御する制御信号を発生さu″ることにより、可変周波数
クロック信号発生器のドリフトをt’ilt (Ltす
ることができ、従って可変周波数クロック借り発生器の
安定性を補助信号発生器の安定1ソ1&こ」、1)て決
めることができる。しかし5’tL周波数信号発小器の
安定性を高くすることは、可変周波数信号発生器の場合
よりも著しく I’rti iliに達成することがで
きる。更に本発明クロックパルス朽生装置を採用するこ
とにより簡単な論理回路を用いることができる。その理
由は、信号処理操作を行う必要のある場合周波数差を表
わす信号を用いるため比較的少数の回路素子を用いるか
らである。
発明の実施例 図面につき本発明の詳細な説明する。−図面に示すクロ
ック信号再生装置mは例えばディジタル1’L 話交換
機【こおいて中央クロック信号源として用いる。このI
t話発交換機、これに接続された交換機と同期して作動
さぜるためにり四ツク信号再生装置に制御ループ(i 
s B l n l 4 )を股り、・これに外部標準
> IJラック号源から信号を供給すると共に到来PO
Mビット列から取出したクロック信号をも供給する。周
波数が例えばほぼ2.0418kHzのこれらクロック
信号を制御ループに設けられた論理回路1の入力端子1
−1乃至1−Nに夫々供給する。更に制御ループ(1*
2+8+4)にはクロック信号周波数が例えばほぼ81
[+2kH7のクロック信号発生器2を設け、この発生
器2をへ分周器8を経て論理回路1に接続する。到来ク
ロック信号の重み付き和によって、論理回路1に人力信
号を供給すると共にこの入力信号と前記クロック信号発
生器2からのクロック信号との周波数差を決めるように
する。この目的のために論理回路1にはその入力端子数
Nと同数の多数の加減算装置を設ける。従って加減算装
置の各々を個別の入力端子に接続すると共に発生したク
ロック信号はこれら加減算装置全部に供給する。
これら加減算装置の各々の81数位置は、これ(こ供給
される到来クロック信号の各パルスによって1ユニツト
増大すると共に分周器8からのクロッ・り信号の各パル
スにj;つてlj−ニット減少する。
各到来クロック信号と発生クロック信号との周波数差は
、所定時間周期後a1数装置べの各々の31数位置を読
取ることにより決めるようにリーる。かくして得られた
バ1数位1ifを、各泪数位1v(が重の係数で個別に
乗算された後加算器に供給1−る。その後得られた和信
号を、分周器で、重み係数の和に等しい除数で分周する
かくして得られた数値は、到来クロック信号の重み付き
平均値により形成された人力信号と発生クロック信号と
の周波数差を示す。この数n(fを第1スイツヂング手
段(4,121の第1スイツチング装置4を経てクロッ
ク信号発生器2に供給し」二記周波数差を零にル21整
し得るよう【こする〇この目的のため、クリック信号発
生器2Gこ可変周波数1[1圧制御型パルス発振器5と
、ディジタル−アナログ(、D/A)変換器0とを設け
る。制御信号をD/A変換器6に供給し、これにより制
■1信5・の数値に比例する制御電圧を■圧制御型パル
ス発↑b(器5に供給する。この制御信号の制御により
発生したクロック(i号の周波数をセットし、このクロ
ック信号を出力端子7から取出すようにする。
発生クロック信号の周波数を入力信号の周波数に等しく
し得る精度は周波数差を決める精度に依イrする0安定
な出力値けを得るためGこは周波数差をほぼ10秒の期
間に亘り上述したクロック信号の周波数で測定する必要
がある。d1数装置を簡単化するためには周波数差を制
御装置8により4ミリ秒毎に測定し]、0秒後に250
0の周波数差を平均する。
到来クロック信号又は入力信号を取出す標準信号は種々
の原因例えば地下ケーブルの短絡により欠落する場合が
ある。到来クロック信号がこの影響を受けていない場合
には何等間顆は生じない。
この到来クロック信号は図示しない手段、例えば計数装
置1ffiの各々で4ミリ秒毎に測定した周波数差を監
視することによって監視できる。
この4ミリ秒の間に周波数差が予定値以上(こなると関
連する到来クロック信号をスイッチオフして測定した周
波数差を前の結果に加算しないよう・にする。しかし例
えば地下ケーブルを発掘者による負荷修理中に破損して
到来り1−fツク信号の全部が消失すると、クロック信
号光/[:器をケーブルの修理に要する期間使用する必
要がある。しかしこの修理0こは数日を必要とする。こ
の期間に渦黒欽化及び経年変化により発生クロック信号
の周波yとが著しくドリフトするのを防出するためには
極めて安定なりロック信号発生器を用いる必要がある。
高安定度の可変周波数クロックイM 9発生器2を得る
ためGこは定信号周波数が例えばF11n2kI!7で
安゛′□定度が充分に高い補助信号発生器9を用いる。
かかる定周波数信号発生器は安定バ〔が同一の相変周波
数信号発生器よりも著しく l’r<価である。
補助信号発生器りを第1差信号形成器1118JT、 
l〆続し、これに、第1例では発生クロックイ1イυを
第゛2スイツヂング手段11を紅で連続的にfJIH給
4る。
他の例ではこの第2スイツヂング手段11G・−上りで
一定の直通接続を行う。発生クロック信号とれ11助信
号との周波数差を第1差信号形成器で測定4る0この目
的のため差信号形成器G1−は第奮加試算・装置を設け
、これに発生クロック信号及び補助信号を供給する。こ
れら信号の1方の各パルスによってtl数装置のn1数
位置を1ユニツトだけ進段させると共に他方の信号の名
パルスによって計数位置を1ユニツトだけ降段さす°る
よう(こする。例えば20秒の所定期間に測定された周
波数差を第1スイッチング手段の第2スイツチング装置
12を経て記憶装置18に数値の形態で供給する。この
記憶装置に記憶されたff1報はこれに供給される数値
により書込まれる。これがため記1意装置は絶えず最後
に測定した周波数差を保持するようになる。
第1差信号形成器IOで形成された差信号を記憶装置2
113に供給すると共に第2差信号形成器14に供給す
る。又記憶装置13を第2差信号形成器に接続してこれ
に記憶装置18の信号を供給し得るようにする。第2差
信号形成器ではこれに供給される差信号を減算装置Oこ
より連続的に測定する。
入力信号が消失したことを検出ノーると制御装置により
常閉型の第2スイツチング装置12を開放して記憶装置
〃13に記憶された最終測定周波微差・を書込まないよ
うにする。
第2スイツチング装置〃12がIJJ換わると同時に制
御装置によって第]ス・rツヂングil+!i l+″
74を図示の位置とは逆の位置に9ノ換える。かようG
こしで論理回路1から発生ずる制御信号を遮断すると4
いこ第2差信号形成器J41に生ずる差Ofzをクロッ
ク信号発生器2に制御イn号として供給4′る。これが
ためクロック信号発生器2の安定度が補助信号発生器9
の安定度に等しくなり??C°って本発明の[1的が簡
単に達成されるようになる。
論理回路1及び第1差信号形成1:4 I Oの双方で
は周波数差の信号のみを?1IIJ定するため数ビット
のワードに対しては制御信号を発生及び処理する手段を
必要とするだけであり従ってこの点に関し1はこれら手
段の構成を部用化することができる。
他の変形例では差信号形成器の周波数差を、人力信号の
消失前に発生クロック信号に」こり発生させないで入力
信号自体から発生さゼるようG、二する。。
この目的のため、第2スイッチング装置?Y、 1 ]
を適宜配列して信頼し得る入カイ1号の少くとIJ存ず
1−、中この入力信号を導体16を経て第1差信号形成
器10に供給し、少くともこのh’:i時からクロック
信号発生器2に入力信号が発生しないようGこする。
これが可能となる理由は、第2スイッチング手段によっ
てこれら2種類の信号を第1差信号形成器10に連続的
に供給し、この場合第1差信号形成器に第2加減算装置
を設けるからである。これがため第1加減算装置では入
力信号及び補助信号の周波数差を周期的に測定し、この
周波数差を記憶装fft 18に周期的に供給し、発生
クロック信号及び補助信号の周波数差を第2加減算装置
で周期的に測定し、この周波数差を第2差信号形成器1
4・にのみ供給する。
しかし、第2スイツチング装置に切換スイッチを股り、
これにより制御装置uの制御のもとで信頼し得る入力信
号の存在中入力信号を第1差信号形成器10に供給し、
且つ入力信号が消失する際発生クロック信号を第1差信
号形成器lOに供給し、この場合第1差信号形成器10
昏こ単一の加減算装置のみを設けるようにする。
上述した信号発生器は、マイクロブロセツリ、・例、l
;t’80マイクロプロセツ・りによって+51X分的
に形成するOこの点(Jl特に九全部が簡理信2処理作
動を呈する論理回路1、第1及び第2差信号Jl’g成
器10及び14並びに制御装置8に対しでもあてはまる
ものである。更に記1.留装置J3によって、マイクロ
プロセッサのメモリの1. (fllを形成することも
できる。
【図面の簡単な説明】
図面は本発明クロック信君1’■生装置の構成配置・・
itを示すブロック図である。 l・・・論理回路、     2・・・クロック信号発
生器、8・・・%分周器、      4・・・第1ス
イツチング装置〆イ、5・・・可変周波数型[E制御型
パルス発娠器、6・・・ディジタル−アナログ変換器、
7・・・出力信号、     8・・・制御装置、0・
・・補助信号発生器、  ]0・・・第1差信5形成藷
、11・・・第2スイッチング手段、 12・・・第2スイツチング装置、 13−・・記憶装置、     ■4・・・第2差信号
形成器、15・・・導体。

Claims (1)

  1. 【特許請求の範囲】 1、 周波数を制御信号Gこより制御し得るクロック信
    号発生器を具え、該クロック信号発生器を制御ループに
    設けてクロック信号発生器により生ずるクロック信号の
    周波数と前記制御ループに供給された入力信号とをクロ
    ック信号及び入力信号間の周波数差から取〜出した制御
    信号によって同期させるようにしたクロック信号再生装
    置において、一定周波数の補助信号を発生する補助信号
    発生器と、該補助信号発生器に接続され、これに前記補
    助信号及び少くともクロック信号を供給して補助信号と
    補助信号に比例する信号との間の周波数差な決める第1
    差信号形成器と、該第1差信号形成器に接続され前記周
    波数差を記憶する記憶装置と、前記第1差信号形成器及
    び記憶装置に接続され該記憶装置に記憶された周波数差
    と前記第1差信号形成器から発生し前記補助信号及びク
    ロック信号間の周波数差に比例する信号との間の差を決
    める第2差信号形成器と1信頼し得る入力信号が存在し
    ない際に前記第2差信号形成器からの信号を制?jll
     (t4 シシとして前記可制御クロック信号発生器に
    供給するスイッチング手段とを具えることを特徴とする
    クロック信号再生装置jt 。 & 第1差信号形成器は、第1加減tV装置を具え、該
    第1加減算装置に前記t’+It助信号及びクロック信
    号を供給してその+tl数位置を供給される信号の1方
    により進段きせると共に該泪数位IEtを加算信号によ
    り降段させるようにしたことを特徴とする特許an求の
    範囲第1項記載のクロック信号再生装置R。 & スイッチング手段を適宜配列して信頼し711る入
    力信号が存在する際にtitl記第1記載1加減n装置
    位1■を前記記憶装置に供給1−るようにしたことを特
    徴とする特ff’l°Hfl求の11(i、間第2項記
    載のクロック信号再生装置4゜ 転 入力信号を第1差信号形成器にも供給し、前記スイ
    ッチング装置を適宜配列して信頼し得る人力信号が存在
    する際前記第1加減算装置27に人力信号を供給すると
    共に信頼し得る人力信号が存在しない際前記第1加減算
    装置にクロック信号を供給するようにしたことを特徴と
    する特許請求の範囲第3項記載のクロック信す・再生装
    置。 6、 入力信号を第1差信号形成器にも供給し、該第1
    差信号Jl≦成器に第2加減算装置を設け、これに前記
    補助信号及び人力信号を供給して第2加減算装置の「I
    数位置を供給信号の1方により進段さぜると共Gこ供給
    信号の他方により降段させ、前記第1スイッチング手段
    を適宜配列して信頼し得る入力信号が存在する際第2加
    減算装置の計数化filffiをnIJ記記憶装置に供
    給するようにしたことを特徴とする特許請求の範囲第2
    項記載のクロックイば号再生装置。 a 論理回路を更に設け、該j倫理回路に数個の到来ク
    ロックパルス信号を供給すると共に該論理回路を適宜配
    列して制御信号を決めるようにし、これにより入力(S
    けが到渉クロックパルス信号の重みfqき和とX「るよ
    うGこした(−とを特徴とするり゛、r n’+゛精求
    の範囲第11’l“I記載のクロック信号再−生装置。
JP58121111A 1982-07-05 1983-07-05 クロツク信号再生装置 Granted JPS5923632A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8202685 1982-07-05
NL8202685A NL8202685A (nl) 1982-07-05 1982-07-05 Kloksignaalregenerator met hoge stabiliteit.

Publications (2)

Publication Number Publication Date
JPS5923632A true JPS5923632A (ja) 1984-02-07
JPH0548009B2 JPH0548009B2 (ja) 1993-07-20

Family

ID=19839969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58121111A Granted JPS5923632A (ja) 1982-07-05 1983-07-05 クロツク信号再生装置

Country Status (6)

Country Link
US (1) US4538110A (ja)
EP (1) EP0098653B1 (ja)
JP (1) JPS5923632A (ja)
AT (1) ATE16859T1 (ja)
DE (1) DE3361414D1 (ja)
NL (1) NL8202685A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390217A (ja) * 1986-09-30 1988-04-21 ジーメンス・アクチエンゲゼルシヤフト 基準周波数に周波数同期されたクロック信号発生回路装置
JP2008053832A (ja) * 2006-08-22 2008-03-06 Nec Corp クロック供給回路およびクロック供給方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8203921A (nl) * 1982-10-11 1984-05-01 Philips Nv Multipel redundant kloksysteem, bevattende een aantal onderling synchroniserende klokken, en klokschakeling voor gebruik in zo een kloksysteem.
US4670837A (en) * 1984-06-25 1987-06-02 American Telephone And Telegraph Company Electrical system having variable-frequency clock
GB2196450B (en) * 1986-10-20 1991-02-13 Mars Inc Data-storing tokens
US4849993A (en) * 1987-12-10 1989-07-18 Silicon General, Inc. Clock holdover circuit
US5249206A (en) * 1989-08-11 1993-09-28 International Business Machines Corporation Fault-tolerant clock for multicomputer complex
FI91821C (fi) * 1991-02-22 1994-08-10 Nokia Mobile Phones Ltd Radiopuhelimen automaattinen taajuudensäätökytkentä
US5960331A (en) * 1996-07-01 1999-09-28 Harris Corporation Device and method for maintaining synchronization and frequency stability in a wireless telecommunication system
US20080047170A1 (en) * 2006-08-24 2008-02-28 Trimble Navigation Ltd. Excavator 3D integrated laser and radio positioning guidance system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT986172B (it) * 1973-06-18 1975-01-20 Fatme Spa Dispositivo di sincronizzazione automatica per un oscillatore in particolare per impianti di tele comunicazione
US3865981A (en) * 1973-07-16 1975-02-11 Odetics Inc Clock signal assurance in digital data communication systems
JPS561823B2 (ja) * 1973-12-30 1981-01-16
FR2283592A1 (fr) * 1974-08-27 1976-03-26 Thomson Csf Dispositif extracteur de synchronisation et systeme de transmission d'informations comportant un tel dispositif
US4019143A (en) * 1976-05-10 1977-04-19 Bell Telephone Laboratories, Incorporated Standby apparatus for clock signal generators
JPS5941338B2 (ja) * 1976-05-10 1984-10-06 日本電気株式会社 クロツクパルス再生回路
US4239982A (en) * 1978-06-14 1980-12-16 The Charles Stark Draper Laboratory, Inc. Fault-tolerant clock system
DE3025356A1 (de) * 1980-07-04 1982-01-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Schaltungsanordnung zur digitalen phasendifferenz-messung, deren verwendung in einer synchronisierschaltung und entsprechende synchronisierschaltung
FR2506478A1 (fr) * 1981-05-20 1982-11-26 Telephonie Ind Commerciale Dispositif pour augmenter la securite de fonctionnement d'une horloge dupliquee

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390217A (ja) * 1986-09-30 1988-04-21 ジーメンス・アクチエンゲゼルシヤフト 基準周波数に周波数同期されたクロック信号発生回路装置
JP2008053832A (ja) * 2006-08-22 2008-03-06 Nec Corp クロック供給回路およびクロック供給方法

Also Published As

Publication number Publication date
EP0098653B1 (en) 1985-12-04
NL8202685A (nl) 1984-02-01
US4538110A (en) 1985-08-27
JPH0548009B2 (ja) 1993-07-20
DE3361414D1 (en) 1986-01-16
EP0098653A1 (en) 1984-01-18
ATE16859T1 (de) 1985-12-15

Similar Documents

Publication Publication Date Title
JPS5923632A (ja) クロツク信号再生装置
US6204732B1 (en) Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units
US5153824A (en) High stability clock synchronized on an external synchronization signal
EP0060155A1 (fr) Système de multiplexage et de démultiplexage avec justification
DE3167763D1 (en) Sequential data block address processing circuits
JP2846428B2 (ja) 論理比較回路
US4530095A (en) Comparison of digital bit streams using modified parity
US4297649A (en) Malfunction detector for a group of cyclically interconnected phase-locked oscillators
EP0880707B1 (en) Phase- and frequency detector
JPH02183642A (ja) ディジタル伝送端局装置
CA1193676A (en) High-stability clock signal regenerator
US4351000A (en) Clock generator in PCM signal reproducing apparatus
JPS5542443A (en) Clock supervisory system
JPH0316442A (ja) クロック異常検出方式
FR2321219A1 (fr) Discriminateur de signaux vocaux et de signaux numeriques
KR200178748Y1 (ko) 에이티엠 교환 시스템에서의 이중화 클럭 발생/분배 장치
SU627522A1 (ru) Устройство дл воспроизведени информации с магнитного носител
JP2572674B2 (ja) 信号同期装置
KR100217157B1 (ko) 홀드오버기능을 갖는 아날로그 위상동기루프회로
HU183921B (en) Method and circuit arragement for generating the clock-signal of digital generators of synchronous signals
JPH0391820A (ja) デジタル装置のための現用‐予備‐クロック信号供給装置
HU189031B (en) Method and circuitry for generating secam picture pattern signals
JPH04291819A (ja) 位相同期ループ回路及び基準信号選択回路
JPH098786A (ja) 同期クロック切替方式
JPS59225617A (ja) 位相同期回路