JPS5924545B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5924545B2 JPS5924545B2 JP49104054A JP10405474A JPS5924545B2 JP S5924545 B2 JPS5924545 B2 JP S5924545B2 JP 49104054 A JP49104054 A JP 49104054A JP 10405474 A JP10405474 A JP 10405474A JP S5924545 B2 JPS5924545 B2 JP S5924545B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- circuit
- type semiconductor
- pulse
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明はモノリシック技術によつて構成されたダイオー
ドとＭＩＳ容量を具備するディジタル半導体装置に関す
る。
ドとＭＩＳ容量を具備するディジタル半導体装置に関す
る。
ディジタル回路において波形をいろいろに変換すること
は、重要なパルス技術の１つである。
は、重要なパルス技術の１つである。
特に、信号を結合する為、そのレベルを設定する事は、
最も重要なことであり、従来、この信号の結合回路とし
ては、ＣＲ回路が広く知られている。そしてこのＣＲ回
路の時定数τ（τ二ＣＲ）を適当に選ぶことにより、パ
ルス波形を変化させることができる。即ち、τを大きく
すれば忠実にパルス波形を伝達できるのである。第１図
−ａに、このＣＲ回路の回路図を示す。
最も重要なことであり、従来、この信号の結合回路とし
ては、ＣＲ回路が広く知られている。そしてこのＣＲ回
路の時定数τ（τ二ＣＲ）を適当に選ぶことにより、パ
ルス波形を変化させることができる。即ち、τを大きく
すれば忠実にパルス波形を伝達できるのである。第１図
−ａに、このＣＲ回路の回路図を示す。
しかし、かかるＣＲだけで構成された回路では、入力パ
ルスの波形や振幅により出力パルスの電圧レベルがＧＮ
Ｄレベルから移動して一義的に定まらないことが起る。
このような入力パルスの波形や振幅に依存する出力パル
スの変動をなくし、一定のレベルに固定するのにクラン
プダイオードを使用したクランプ回路があり、第１図−
ｂにその回路図を示す。
ルスの波形や振幅により出力パルスの電圧レベルがＧＮ
Ｄレベルから移動して一義的に定まらないことが起る。
このような入力パルスの波形や振幅に依存する出力パル
スの変動をなくし、一定のレベルに固定するのにクラン
プダイオードを使用したクランプ回路があり、第１図−
ｂにその回路図を示す。
このクランプダイオードにより出力パルスの上端は大体
ＧＮＤレベルに固定することができるのである。本発明
の目的は上記の効果を示す回路をディジタル用モノリシ
ヨク半導体装置として実現することである。
ＧＮＤレベルに固定することができるのである。本発明
の目的は上記の効果を示す回路をディジタル用モノリシ
ヨク半導体装置として実現することである。
ダイオードは、半導体基板及び前記基板と導電型の異る
半導体領域で構成され、かつ、前記半導体領域をＭＩＳ
容量の導電性被膜電極に対する対向電極としても共用す
ることによりモノリシック半導体内に占める面積を少く
することができる。
半導体領域で構成され、かつ、前記半導体領域をＭＩＳ
容量の導電性被膜電極に対する対向電極としても共用す
ることによりモノリシック半導体内に占める面積を少く
することができる。
さらに、ダイオードの逆方向抵抗が１０１１〜１０９Ω
と非常に高いので、この逆方向抵抗によりＣＲ回路を構
成すれば、時定数τの極度に大きな回路が作れ、かつ、
抵抗を特別に組み込む必要がない。本発明は、ダイオー
ド、抵抗及び容量より成るクランプ回路をモノリシック
半導体により構成することを特徴とし、容量はＭＩＳ容
量を、又ダイオード及び抵抗はＰ−Ｎ接合を使用するこ
とにより、使用素子数を減らし、半導体内の占有面積を
減らし、さらに時定数の極度に大きな半導体装置を提供
するものである。以下第２図及び第３図を参照して本発
明の実施例を詳細に説明する。
と非常に高いので、この逆方向抵抗によりＣＲ回路を構
成すれば、時定数τの極度に大きな回路が作れ、かつ、
抵抗を特別に組み込む必要がない。本発明は、ダイオー
ド、抵抗及び容量より成るクランプ回路をモノリシック
半導体により構成することを特徴とし、容量はＭＩＳ容
量を、又ダイオード及び抵抗はＰ−Ｎ接合を使用するこ
とにより、使用素子数を減らし、半導体内の占有面積を
減らし、さらに時定数の極度に大きな半導体装置を提供
するものである。以下第２図及び第３図を参照して本発
明の実施例を詳細に説明する。
第２図ａに参考例の断面図を示す。
本実施例は、Ｎ型半導体基板を使用して説明するが、Ｐ
型半導体基板でも同様に考えることができる。Ｎ型の半
導体基板１と、前記半導体基板に設けられたＰ型半導体
領域２と、半導体基板の表面を被覆する絶縁膜３と、前
記絶縁膜上に設けられた導電性被膜４及５とにより構成
され、前記導電性被膜４は絶縁膜を介してＰ型半導体領
域２とＭＩＳ容量を作り、導電性被膜５はＰ型半導体領
域２の一端にオーミツク接触している。
型半導体基板でも同様に考えることができる。Ｎ型の半
導体基板１と、前記半導体基板に設けられたＰ型半導体
領域２と、半導体基板の表面を被覆する絶縁膜３と、前
記絶縁膜上に設けられた導電性被膜４及５とにより構成
され、前記導電性被膜４は絶縁膜を介してＰ型半導体領
域２とＭＩＳ容量を作り、導電性被膜５はＰ型半導体領
域２の一端にオーミツク接触している。
第２図−ｂは上記装置の等価回路図であり、ＣＭはＭＩ
Ｓ容量、Ｄｉはダイオード、ＣｊはＰ型半導体領域の容
量、ｒはＰ型半導体領域の逆方向抵抗である。
Ｓ容量、Ｄｉはダイオード、ＣｊはＰ型半導体領域の容
量、ｒはＰ型半導体領域の逆方向抵抗である。
この様な構造をもつＣＲ回路の入力端子ＡがＯボルトか
ら＋Ｖｉボルトになつた場合ＭＩＳ容量ＣＭはクランプ
ダイオードＤｉが順方向になるので、急速に充電され、
出力レベルはＯボルトになる。ここで入力端子Ａがふた
たび＋ＶｉポルトからＯボルトに戻ると、入力端子Ａの
電圧の急変はそのまｋ出力端子Ｂの電圧となつてあられ
れ、−ＶＯボルトが出てくる。
ら＋Ｖｉボルトになつた場合ＭＩＳ容量ＣＭはクランプ
ダイオードＤｉが順方向になるので、急速に充電され、
出力レベルはＯボルトになる。ここで入力端子Ａがふた
たび＋ＶｉポルトからＯボルトに戻ると、入力端子Ａの
電圧の急変はそのまｋ出力端子Ｂの電圧となつてあられ
れ、−ＶＯボルトが出てくる。
なお、−ＶＯボルトはＭＩＳ容量ＣＭ，Ｐ型半導体領域
Ｃ，及び逆方向抵抗ｒによつて決まる電圧である。
Ｃ，及び逆方向抵抗ｒによつて決まる電圧である。
以上の様に入力端子にプラスパルスが印加された場合、
上記ＣＲ回路により、レベルシフトされて、マイナスパ
ルスが発生するのである。
上記ＣＲ回路により、レベルシフトされて、マイナスパ
ルスが発生するのである。
第３図は本発明の実施例を示し、ここでは上記参考例に
おけるＰ型半導体領域２の一部領域６の深さを変えるこ
とにより空乏層の形を変えて、その逆方向抵抗を任意の
値にする為のものである。
おけるＰ型半導体領域２の一部領域６の深さを変えるこ
とにより空乏層の形を変えて、その逆方向抵抗を任意の
値にする為のものである。
この構造により、ある程度の巾で任意にパルスの形を調
整できるのである。尚、実施例において、Ｐ型半導体領
域２及び６の製造法に関して、特に明記せず、拡散法あ
るいは、イオン注入法等何でもよい。
整できるのである。尚、実施例において、Ｐ型半導体領
域２及び６の製造法に関して、特に明記せず、拡散法あ
るいは、イオン注入法等何でもよい。
以上の構造をもつＣＲ回路（レベルシフト回路）は、素
子を共用することにより半導体内の占有面積を減らし、
さらに時定数が極度に大きい為に、波形変換の完全なる
レベルシフトが可能となるのである。
子を共用することにより半導体内の占有面積を減らし、
さらに時定数が極度に大きい為に、波形変換の完全なる
レベルシフトが可能となるのである。
特に、このレベルシフト回路を具備したＭＯＳＩＣは従
来、入力が順方向にバイアスされる電位をもつパルスで
はＭＯＳＩＣｌ駆動が不可能であつたが、それが可能に
なり、ＭＯＳＩＣを使用する上での可能性は大巾に増大
する。
来、入力が順方向にバイアスされる電位をもつパルスで
はＭＯＳＩＣｌ駆動が不可能であつたが、それが可能に
なり、ＭＯＳＩＣを使用する上での可能性は大巾に増大
する。
第１図−Ａ，ｂはそれぞれ、従来のＣＲ回路及びクラン
プ回路、第２図−Ａ，ｂは参考例の断面図及びその等価
回路図、第３図は本発明の実施例の断面図を示す。 なお、図において、１・・・・・・Ｎ型半導体基板、２
，６・・・・・・Ｐ型半導体領域、３・・・・・・絶縁
膜、４，５・・・・・・導電性被膜。
プ回路、第２図−Ａ，ｂは参考例の断面図及びその等価
回路図、第３図は本発明の実施例の断面図を示す。 なお、図において、１・・・・・・Ｎ型半導体基板、２
，６・・・・・・Ｐ型半導体領域、３・・・・・・絶縁
膜、４，５・・・・・・導電性被膜。
Claims (1)
- １ 一導電型の第１の半導体領域と該第１の半導体領域
の表面に設けられた逆導電型の第２の半導体領域と、該
第２の半導体領域に接して上記第１の半導体領域の表面
に設けられかつ該第２の半導体領域よりも接合の浅い逆
導電型の第３の半導体領域と、絶縁物層を介して上記第
３の半導体領域上に設けられた導電性被膜と、上記第１
の半導体領域に所定電位を供給する手段と、上記導電性
被膜に入力信号を印加する手段とを有し、上記入力信号
をレベルシフトした出力を上記第２の半導体領域から得
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49104054A JPS5924545B2 (ja) | 1974-09-10 | 1974-09-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49104054A JPS5924545B2 (ja) | 1974-09-10 | 1974-09-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5131188A JPS5131188A (ja) | 1976-03-17 |
| JPS5924545B2 true JPS5924545B2 (ja) | 1984-06-09 |
Family
ID=14370474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49104054A Expired JPS5924545B2 (ja) | 1974-09-10 | 1974-09-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5924545B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6293532A (ja) * | 1985-10-21 | 1987-04-30 | Nhk Spring Co Ltd | 緩動装置 |
| JPS63185934U (ja) * | 1987-05-25 | 1988-11-29 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834286B2 (ja) * | 1986-10-01 | 1996-03-29 | 日本電気アイシーマイコンシステム株式会社 | 集積回路装置 |
| JPS63200350U (ja) * | 1987-06-12 | 1988-12-23 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4720460U (ja) * | 1971-02-25 | 1972-11-08 | ||
| JPS5314113Y2 (ja) * | 1971-12-28 | 1978-04-15 |
-
1974
- 1974-09-10 JP JP49104054A patent/JPS5924545B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6293532A (ja) * | 1985-10-21 | 1987-04-30 | Nhk Spring Co Ltd | 緩動装置 |
| JPS63185934U (ja) * | 1987-05-25 | 1988-11-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5131188A (ja) | 1976-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1080345A (en) | Semiconductor optical image sensing device | |
| JPH084136B2 (ja) | 電荷転送装置 | |
| GB2028585A (en) | On board integrated circuit chip signal source abstract of the disclosure | |
| US5191398A (en) | Charge transfer device producing a noise-free output | |
| JPS5924545B2 (ja) | 半導体装置 | |
| US4023048A (en) | Self-scanning photo-sensitive circuits | |
| US3265905A (en) | Integrated semiconductor resistance element | |
| US6586981B2 (en) | Dynamic flip flop | |
| US4173734A (en) | Voltage dividing integrated circuit device | |
| JPS6352474B2 (ja) | ||
| US4473767A (en) | Surface acoustic wave convolver with depletion layer control | |
| JPS6356707B2 (ja) | ||
| US3882529A (en) | Punch-through semiconductor diodes | |
| US4374334A (en) | Signal comparator apparatus | |
| US4178519A (en) | Input circuit for charge transfer apparatus | |
| US3912944A (en) | Integrated bucket brigade memory using transistor barrier capacitors for storage | |
| US3860948A (en) | Method for manufacturing semiconductor devices having oxide films and the semiconductor devices manufactured thereby | |
| US3718780A (en) | Active pulse transmission circuit for an integrated circuit | |
| JPS6329421B2 (ja) | ||
| EP0011261A1 (en) | Charge transfer apparatus | |
| US4140923A (en) | Charge transfer output circuits | |
| JPS5946424B2 (ja) | 電荷転送素子 | |
| JPS6213827B2 (ja) | ||
| JPS6122490B2 (ja) | ||
| JPH0427697B2 (ja) |