JPS592471A

JPS592471A - ベ−スバンド伝送方式

Info

Publication number: JPS592471A
Application number: JP57110626A
Authority: JP
Inventors: Tomoaki Takeshima; 武島　智昭; Shigeru Yoshida; 茂吉田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1982-06-29
Filing date: 1982-06-29
Publication date: 1984-01-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（１）発明の技術分野本発明はベースバンド伝送方式に関し、特にディジタル
信号からＰＬＬ回路を使用して、変調タイミングクロッ
クを抽出して送信データおよび送信タイミングを再生す
る場合におけるＰＬＬ回路の高速自動ロックを可能にし
たベースバンド伝送方式に関する。

（２）技術の背景ベースバンド伝送は、例えばＮＲＺ信号等のディジタル
信号を何らの変調を加えることなくそのまま伝送し、受
信側において受信信号からＰＬＬ回路等を使用してタイ
ミングクロックを抽出して信号復調を行なうものである
。したがって、ＰＬＬ回路のロックが外れるとタイミン
グクロックを抽出できず信号復調を適確に行なｐことが
不可能となるから、ＰＬＬ回路のロックが外れた場合に
はすみやかに再ロックさせることが必要とされる。

（３）従来技術と問題点本発明者らは、先に、例えば第１図に示すよう々シリア
ルなディジタルデータのベースバンド伝送を高速にかつ
簡単な回路構成で実現するため、第２図に示すようなフ
ェーズコンパレータ１、ローパスフィルタ２、電圧制御
発振器３等ＰＬＬ回路２０によって復調タイミングを抽
出するベースバンド復調方式を提案した（特願昭５７−
１３０２２号および５７−１３０２３号）。この復調方
式では、電圧制御発振器（以下単にＶＣＯと称する）３
からの出力パルスをカウンタ４によ、９１／Ｎに分周し
くＮは整数）、この分周パルスの立ち上がシまたは立ち
下がシで送信パルスの最小ノやルス幅の２倍以下のパル
ス幅をもったｒ−）−幻レスを作りこのダートパルスを
アンドダート９に入力して送信信号にダートをかける。

このアント９ゲート９の出力ラフニーズコンパレータ１
の一方に入力すると共に、前記ｆ−）パルスを遅延回路
８によシ送信信号の最小パルス時間幅以下の量だけ遅延
させてフェーズコンパレータ１のもう一方の入力とする
ようにしたベースバンド復調回路構成を用いた。

この場合、第３図に示すように、送信信号の構成をフレ
ーム検出用ビット（Ｆ）とフレーム終了ピ、ト（ｇ）で
包み込まれたｎビットのシ男アルフレーム構成とし、フ
レーム検出用ビット即ちＦ♂ビット１フレ一ム単位毎に
順次論理″′１”、°゛０”を繰シ返し、フレーム終了
ビット即ちｎビットをＦビットが論理ＭＯ＃のときは常
に論理″０”となる構成とした。またこの方式では、送
信クロ。

りではなくてフレームにＰＬＬ回路２０が直接ロックす
るため、従来のＬＣ共振回路で必要であったフレーム検
出およびフレーム同期回路が不要となり、小型化が可能
となった。さらに、ＰＬＬ回路２０がロックするまでマ
ルチプレクサ１６にロック信号を入力することＫより、
前記アンドデート９をバイパスさせ第４図（、）に示す
よりな１フレームの全ビットをＦビットの論理と同じに
した信号、あるいは第４図（ｂ）□□□示すよ、うなＦ
ビット以外の全ビットを論理″０”とした信号を受信す
ることで、ＰＬＬ回路の高速ロックを可能にした。

しかしながら、このままの構成ではＰＬＬ回路のロック
が外れたときに、高速ロックのためにロックが外れた旨
の情報を送信側に伝えて、データの送信からフレームビ
ットで構成された一定周期の信号の送信へと切り換える
ことは困難であった。

従って、ＰＬＬ回路を再ロックさせるにはかなシの時間
がかかるか、あるいは強制的に全回路をマニュアルでリ
セットしなければならないという不都合があった。

（４）発明の目的本発明の目的は、前述の従来形における問題点に鑑み、
ベースバンド復調方式による複数の仕送装置Ａ、Ｂ等を
用いたデータ伝送回線におけるベースバンド伝送方式に
おいて、装置ＡのＰＬＬ回路のロックが外れたことを示
す信号を装置Ｂへ伝達し、装置ＢからＰＬＬ回路をロッ
クさせるための信号を伝送するという構想に基づき、装
置ＡのＰＬＬ回路の高速再ロックを可能とすることにあ
る。

（５）発明の構成先に提案したベース・童ンド復調方式は、ＰＬＬ回路の
ロックが外れたときにデータの送信からフレームビット
で構成された一定周期の信号へと送信信号を自動的に切
シ換える手段がないため、再びＰＬＬ回路がロックする
まで時間がかかるという欠点があった。

本発明は、データ伝送回線によって、装置ＡのＰＬＬ回
路の口、り状態をＲビットで装置Ｂに伝送し、これによ
り装置Ｂは送信信号を選択し、もしＲビ、トがロック外
れを示すときには装置Ｂから一定周期の信号を送ること
によシ装置Ａａ、ｐｔＬ回路の高速再ロックを行なわせ
るようにしたものである。

（６）発明の実施例以下図面により本発明の詳細な説明する。

第５図は、本発明の１実施例に係る方式に用いられる送
信信号のフレーム構成の１例を示す。１フレームは４ビ
、トで構成され、１ビツト目はタイミング検出用フレー
ムビット（Ｆ）、２ビツト目は送信タイミング（ＳＴ）
、３ビツト目は送信データ（ＳＤ）、４ビツト目はリモ
ートビット（Ｒ）である。Ｆビットは１フレームごとに
順次論理゛１”、０＃を繰シ返す。Ｒ♂シフト論理がＦ
ビットと同じとき、自局のＰＬＬ回路のロックを示し、
常に論理が０＃の場合はロックしていないことを示す。

他局ＰＬＬ回路の高速同期用ノＪ？ルスとしては第６図
に一例を示すように、自局ＰＬＬ回路がロックするまで
はＲピットを０″としてデユーティ比３７．５％の一定
周期のノ！ルスを送信し、自局ＰＬＬがロックした後は
Ｒピットを′１″として７″ニーテイ比５０チの一定周
期／４’ルスを送信する。なお、実施例では各ビットは
３１．２５ｎｌｓ　　ｉフレームは１２５　ｎｍとした
。

第７図は、本発明の１実施例に係る方式に用いられるベ
ースバンド復調器の構成を示す。同図のベースバンド復
調器は光フアイバケーブル２１に接続された光−電気変
換モジュール２２、ＰＬＬ回路２３、シフトレジスタ２
４、Ｄタイプフリラグフロッグ２フ、３２，３３．３６
．３７およびエクスクルーシブオアダーＦ３４．３８を
具備する。

第７図の構成において、光フアイバケープ・ル２１よシ
送られてきたディジタル送信信号は光−電気変換モジュ
ール２２で電気信号に変換され、ＰＬＩＪｌ路２３お上
２３フトレジスタ２４に入力される。この信号に同期し
てＰＬＬ回路２３はクロック信号２５（例えば３２朋ｚ
　）とホールトノ９ルス２６（例えば８■ｈ）を出力す
る。シフトレジスタ２４は入力された信号をクロ、り信
号２５でシフトする。信号を再生するためにＤタイプ７
リツゾフロツグ２７はこのシフトされた信号をホールド
・やルス２６で一時記憶（ラッチ）する。これによシ、
送信データ（ＳＤ）２８、送信タイミング（ＳＴ）２９
、リモート信号（Ｒ）３０．フレーム信号（Ｆ）３１を
得る。なおリモート信号３０とフレーム信号３１は、そ
れぞれリモートビットＲおよびフレームビットＦをう、
チした信号で、パルス幅は１フレーム（１２５ｎｉ）’
ｔ’６る。レディ信号を得るためにリモート信号３０は
Ｄタイノフリッグフロッｆ３２でラッチされる。う、チ
出力はＤタイプフリラグフロッグ３３およびエクスクル
ーシゾオアｅ−）３４に入力される。エクスクル−ジブ
オアダート３４はＤタイプフリップフロッグ３２および
３３の出力の排他的論理和をと勺、リモート信号３０が
順次論理“１″ｌ、＠０＃を繰シ返すときに論理“１＃
のしｒイ信号（ＲＤＹ　）３５を出力する。このとき、
相手局のＰＬＬ回路はロックしている。リモート信号の
論理が上記以外のとき、ＲＤＹ信号３５の論理は０”で
おる。同様にして、Ｄタイ７６７リツグ７０ッグ３６．
３７とエクスクル−シブオアダート３８の働きでフレー
ム信号３１が順次論理″ｌ　＃　、　ｎ　Ｑ　＃を繰り
返すときに受信キャリア検出信号（ＣＤ）３９の論理を
１”とし、フレーム信号の論理が上記以外のとき、ＣＤ
信号３９の論理をパ０＃とする。

ＣＤ信号３９の論理が１＃のとき、自局のＰＬＬ回路は
ロックしている。

第８図は、本発明の１実施例に係る方式に用いられるペ
ース・々ンド変調器の構成を示す。同図のベースバンド
変調器は、基準信号（例えば３２ＭＨｚ　）を発振する
水晶発振器４０、カウンタ４１、マルチブレフサ４５、
アンドダート４７、シフトレジスタ５０および光フアイ
バケーブル２１に接続された電気−光変換モジー−ル５
１を具備する。

第８図の構成において、カウンタ４１は水晶発振器４０
からの基準信号を分周して送信信号作成のためのフレー
ム信号（Ｆ）４２（例えば４ＭＦＩｚバサングリング・
９ルス４３（例えば８■ｈ）、クロック信号４４（例え
ば３２　ＭＨｚ　）を作る。マルチブレフサ（ＭＰＸ）
４５はセット信号（ＳＥＴ）４６の論理が“１″のとき
送信タイミング（ＳＴ）筈。

送信データ（８Ｄ）を選択し、論理″０“でフレーム信
号４２を選択する。アンドダート４７は、リモート送信
要求（ＲＴ）４８が論理°゛１＃のときフレーム信号と
同じ論理のリモート信号（ｆＥ）４９を作シ、論理”０
”のときリモート信号４９の論理を０”にする。シフト
レジスタ（ＳＲ）５０は、ＳＴ、ＳＤ、Ｒ，Ｆの４つの
信号をサンブリングパルス４３でサンブリングしてクロ
ック信号４４によシ順次電気−洸変換モジュール５１に
出力し、送信信号を作る。電気−光変換モジュール５１
はこれを光信号に変換し、光ファイバ２１で伝送する。

第９図は、本発明の１実施例に係わる方式を実施するだ
めの高速自動ロック機構を示す。同図において、装置Ａ
およびＢは、それぞれ前記第８図および第７図と同じ構
成の変調部および復調部を有するデータ伝送変復調装置
であシ、６４．６５はアンドダートである。

第９図において、介装（ｆＡの復調部５２でＰＬＬ回路
のロックが外れたとする。このときＣＤ信号５３、ＲＴ
信号５４、ＲＤＹ信号５５、ＳＥＴ信号５６の論理は０
＃となり、変調部５７はＲピ。

トが論理″′０”でそれ以外はＦビットの論理に等しい
信号を送信して、装置Ｂに対してＰＬＬ回路の再ロツク
用信号の送信を要求する。装置Ｂの復調部５８０ＰＬＬ
回路はロック状態であるので、ＣＤ信号５９、ＲＴ信号
６０の論理は１＃である。

また、変調部５７から送られたＲビットは論理°ＩＯ＃
であるので、ＲＤＹ信号６１、ＳＥＴ信号６２の論理は
“Ｏ″となシ、装置Ｂの変調部６３は１フレームの全ビ
ットがＦビットの論理に等しい信号を装置Ａへ送信する
。この信号により、装置Ａの復調部５２のＰＬＬ回路が
再ロックし、ＣＤ信号５３、ＲＴ信号５４の論理は１“
に戻る。この時、変調部６３から送られた送信信号のＲ
ビットの論理はＦビットの論理と同じであシ、復調部５
８のＰＬＬ回路がロックしていることを示しておシ、こ
れにより、ＲＤＹ信号５５の論理は１”に戻る。そして
、ＳＥＴ信号５６の論理も１″になり、変調部５７はＦ
ビットと論理の等しいＲビットと、送信タイミング（Ｓ
Ｔ）、送信デー／　（ＳＤ）の送信に戻る。このため復
調部５８で得られ念ＲＤＹ信号６１は論理″１＃になり
、ＳＥＴ信号６２の論理も１”に戻る。これにより、変
調部６３も送信タイミング（ＳＴ）、送信データ（ＳＤ
）の送信に戻シ、復調部５２０ＰＬＬ回路再ロックおよ
び回線復帰が終了する。

第１０図は、復調部５２のＰＬＬ回路が再ロックすると
きのタイムチャートを示す。時刻Ｔ１よシ前では、装置
ｉＡ、Ｂ共に正常に動作しＰＬＬ回路はロックしている
。今、時刻Ｔ１で装置ＡのＰＬＬ回路がロック外れを起
こしたとする。このとき、装置ＡのＣＤ信号、ＲＤＹ信
号、ＲＴ倍信号ＳＥＴ信号はすべて論理″０”となる。

この状態は伝送ディレィＴＤＩの後に装置Ｂに到達し、
時刻Ｔ２で装置ＢはＲＤＹ信号とＳＥＴ信号の論理を０
＃とし、ＰＬＬ回路のロックのための信号の送信を始め
る。

時刻Ｔ３で装置ＡのＰＬＬ回路が再ロックし、ＣＤ信号
、ＲＤＹ信号、ＲＴ倍信号ＳｇＴ信号の論理を１″に戻
す。伝送ディレィＴＤ２の後、時刻Ｔ４で装置Ｂは装置
Ａのり帰を検出し、ＲＤＹ信号、ＳＥＴ信号の論理を°
１＃にして、データ送信に戻る。以上によシ回線復帰が
終了する。

なお、上述においては、ｒ−夕云送を行なう装置Ａおよ
び装置Ｂに関して、装置ＡのＰＬＩ、回路のロックが外
れたときに高速再ロックさせる場合の例につき説明した
が、この伝送方式は、装置Ａおよび装置Ｂ共にＰＬＬの
ロックが外れたときの再ロック、および、装置Ａ６るい
は装置Ｂの電源投入時における伝送回線接続の場合にも
同様に有効なことはいうまでもない。

（７）発明の効果本発明によれば、ベースバンド伝送方式において受信側
のＰＬＬ回路の口、りが外れると送信側からの送信信号
がデータの送信からフレーム・♂ツクで構成された一定
周期の／ｅルスへと自動的に切フ換えられるため、ＰＬ
Ｌ回路の高速自動ロックが可能となる。

【図面の簡単な説明】

第１図は、ベースバンド変調された送信信号の例を示す
波形図、第２図は従来の復調器の何路構スパント復調器
に用いられる送信信号の構成を示す波形図、第４図は従
来の復調器においてＰＬＬ回路がロックするまで送信さ
れる送信信号の１例を示す波形図、第５図は本発明の実
施例で用いられる送信信号の１例を示す波形図、第６図
は本発明の１実施例で用いられるＰＬＬ回路の口、り用
送信信号の１例を示す波形図、第７図は本発明の１実施
例に係わる方式に用いられる復調回路を示すブロック回
路図、第８図は本発明の１実施例に係わる方式に用いら
れる変調回路を示すブロック回路図、第９図は本発明の
１実施例に係わる方式における高速自動ロック機構の説
明図、そして第１０図は第９図の機構の動作を説明する
ためのタイムチャートである。 ■・・・フェーズコンノやレータ、２・・・ローノスフ
イルタ、３・・・電圧制御発振器、４．１０・・・カウ
ンタ、５．８．１１・・・遅延回路、６・・・インバー
タ、７゜９・・・アントダート、１２・・・光フアイバ
ケーブル、１３・・・光−電気変換モジュール、１４・
・・シフトレジスタ、１５・・・Ｄタイプフリッｆ７０
ツノ、１６・・・マルチプレクサ、２０・・・ＰＬＬ回
路、２１・・・光ファイノ９ケーブル、２２・・・光−
電気変換モジュール、２３・・・ＰＬＬ回路、２４・・
・シフトレジスタ、２７゜３２．３３，３６．３７・・
・Ｄタイプフリップ７０ッゾ、３４．３８・・・エクス
クル−シブオアダート、４０・・・水晶発振器、４１・
・・カウンタ、４５・・・マルチプレクサ、５０・・・
シフトレジスタ、５１・・・電気−光変換モジュール、
６４．６５・・・アンドダート。特許用願人富士通株式会社特許出願代理人弁理士　青　木　　　朗弁理士　西　舘　和　之弁理士　内　１）幸　男弁理士　山　口　昭　之第１図第１０図変復調装置Ａ変復調装置■３

Claims

【特許請求の範囲】１、　フェーズコンパレータ、ローパスフィルタ、およ
び電圧制御発振器を具備するＰＬＬ回路を用い電圧制御
発振器からの出力パルスを分周し、この分周パルスの立
ち上が９または立ち下がシで送信ノヤルスの最小パルス
幅の２倍以下のパルス幅をもった）ｆ−）／＃ルスを作
力、このｒ−）パルスによシ送信信号にｆ−）をかけ、
この出力をフェーズコンパレータの一方に入力すると共
に、前記ｒ−トパルスを送信信号の最小パルスの時間幅
以下の量だけ遅延ムせてフェーズコンパレークのモラ一
方の入力とすることにより復調タイミングを抽出するベ
ースバンド伝送方式において、送信信号の構成を、フレ
ーム検出用ピッ）（Ｆ）とフレーム終了ピッ）（Ｒ）で
包み込まれたデータ金倉むｎビットのシリアルフレーム
構成にし、最初のＰビットは１フレ一ム単位毎に順次論
理″′１＃。 ”Ｏ＃を繰シ返し、最後のｎビットはＦビットが論理″
０＃のときは常に論理゛°Ｏ”とし、ＰＬＬ回路がロッ
ク状態となるまでは１フレームのｎビット以外の全ピッ
トをＦビットの論理と同じにし、Ｆビットが論理″１″
のときにｎビットの論理をＭＯ＃あるいは１＃とするこ
とを特徴とするペース・々ンド伝送方式。２、　　ＰＬＬ回路が口、りして、復調したＦビットが
１フレーム毎に順次論理″′１”、０＃を繰り返すとき
、論理″１”または０＃の受信キャリア検出信号（ＣＤ
）を出力し、ＦビットがそうでないときにはＣＤ信号の
論理を反転し、またＰＬＬ回路がロックしているとき、
復調したｎビットが順次論理ＩＩ　ｌ　＃　、　＠　Ｑ
　ＩＩを繰シ返すときには論理“１″または′０″のレ
ディ信号（ＲＤＹ　）を出力し、ｎビットがそうでない
ときにはＲＤＹ信号の論理を反転するようにした復調部
を用いる特許請求の範囲第１項に記載のベースバンド伝
送方式。３．１フレームのｎビット以外の全ビットをＦビットの
論理と同じにした送信信号と、１７レームのＦビット以
外の全ビットを論理″ｏ″または１”とする送信信号と
を切シ換える機能を具備する送信部を用いる特許請求の
範囲第１項に記載のベースバンド伝送方式〇４、ＣＤ信号でＦピットにダートをかけて送信ｎビット
を作シ、１フレームのｎビット以外の全ビットをＦビッ
トの論理と同じにした送信信号と、１フレームのＦビ、
ト以外の全ビットを論理パ０＃または１＃とする送信信
号とをＲＤＹ信号の論理によって切シ換えるようにした
特許請求の範囲第２項または第３項に記載のベースバン
ド伝送方式。