JPS5925245A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5925245A JPS5925245A JP13416582A JP13416582A JPS5925245A JP S5925245 A JPS5925245 A JP S5925245A JP 13416582 A JP13416582 A JP 13416582A JP 13416582 A JP13416582 A JP 13416582A JP S5925245 A JPS5925245 A JP S5925245A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- wiring layer
- sio2
- patterning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は半導体装置の製造方法のうち、特に半導体集積
回路（ＩＣ）表面に形成するアルミニウム配線層の形成
方法の改良に関する。
回路（ＩＣ）表面に形成するアルミニウム配線層の形成
方法の改良に関する。
（ｂ）従来の技術と問題点
ＩＣは多数の能動素子や受動素子が半導体基板に設けら
れて、これらの素子相互間は導電配線層で接続される。
れて、これらの素子相互間は導電配線層で接続される。
この導電配電層としはアルミニウム（Ａｌ）膜が最も良
く用いられており、それはアルミニウムが電気伝導性が
極めて良く、且つ安価な材料であるからである。
く用いられており、それはアルミニウムが電気伝導性が
極めて良く、且つ安価な材料であるからである。
このようなアルミニウム配線層には通常１％程度のシリ
コンなどを含んでいるが、その形成方法はスパツタ法又
は蒸着法で被着させた後、フォト′プロセスにてレジス
ト膜マスクを形成し、四塩化炭素（ＣＣｌ４）ガスを用
いたドライエツチングによつて配線層にパターンニング
する。その後、アルミニウム配線層の結晶原子を整列さ
せて導電性を良くするために、４００〜５００℃の高温
度で熱処理がおこなわれる。また、このような高温熱処
理をおこなわなくても、アルミニウム配線層の上面を覆
う保護膜を被覆する際に、化学気相成長（ＣＶＤ）法で
保護膜を被着すれば、アルミニウム配線層を有する半導
体基板を４２０℃程度に加熱して、この加熱処理が導電
性回復の役目をも兼ねる。このような保護膜は、当然絶
縁膜であり、例えば燐シリケートガラス（ＰＳＧ）膜や
二酸化シリコン（ＳｉＯ２）膜が用いられて、またこの
保護膜はアルミニウム配線層を多層に形成する場合には
、各層間絶縁膜として同じくＰＳＧ膜やＳｉＯ２膜を用
いている。
コンなどを含んでいるが、その形成方法はスパツタ法又
は蒸着法で被着させた後、フォト′プロセスにてレジス
ト膜マスクを形成し、四塩化炭素（ＣＣｌ４）ガスを用
いたドライエツチングによつて配線層にパターンニング
する。その後、アルミニウム配線層の結晶原子を整列さ
せて導電性を良くするために、４００〜５００℃の高温
度で熱処理がおこなわれる。また、このような高温熱処
理をおこなわなくても、アルミニウム配線層の上面を覆
う保護膜を被覆する際に、化学気相成長（ＣＶＤ）法で
保護膜を被着すれば、アルミニウム配線層を有する半導
体基板を４２０℃程度に加熱して、この加熱処理が導電
性回復の役目をも兼ねる。このような保護膜は、当然絶
縁膜であり、例えば燐シリケートガラス（ＰＳＧ）膜や
二酸化シリコン（ＳｉＯ２）膜が用いられて、またこの
保護膜はアルミニウム配線層を多層に形成する場合には
、各層間絶縁膜として同じくＰＳＧ膜やＳｉＯ２膜を用
いている。
ところが、アルミニウム配線層を高温熱処理して、結晶
原子を整列させると、結晶が異常成長して突起が生じ、
例えば膜厚１μｍのアルミニウム配線に対し、長さ１μ
ｍ近いアルミニウム突起が成長して、保護膜のカバレイ
ジ（ｃｏｖｅｒａｇｅ：被覆性）を悪くし、また多層配
線の場合には配線層間の絶縁性が悪くなるなど、信頼性
上危惧すべき問題が発生する。第１図はこのようなアル
ミニウム突起Ｓを示しており、半導体基板１上にアルミ
ニウム配線層２を形成し、その上にＰＳＧ膜３を被覆し
て生じたもので、突起部分でＰＳＧ膜がうすくなつてい
るから、水分などの浸入が容易となり、アルミニウムが
変質しやすい。
原子を整列させると、結晶が異常成長して突起が生じ、
例えば膜厚１μｍのアルミニウム配線に対し、長さ１μ
ｍ近いアルミニウム突起が成長して、保護膜のカバレイ
ジ（ｃｏｖｅｒａｇｅ：被覆性）を悪くし、また多層配
線の場合には配線層間の絶縁性が悪くなるなど、信頼性
上危惧すべき問題が発生する。第１図はこのようなアル
ミニウム突起Ｓを示しており、半導体基板１上にアルミ
ニウム配線層２を形成し、その上にＰＳＧ膜３を被覆し
て生じたもので、突起部分でＰＳＧ膜がうすくなつてい
るから、水分などの浸入が容易となり、アルミニウムが
変質しやすい。
したがつて、このような問題点を除去するために、例え
ばアルミニウム膜を蒸着法で被着した後、ニ弗化ボロン
（ＢＦ２）イオンを高濃度に注入して、アルミニウム膜
の硬度を上げて突起が外部に成長しないようなイオン注
入処理がおこなわれている。
ばアルミニウム膜を蒸着法で被着した後、ニ弗化ボロン
（ＢＦ２）イオンを高濃度に注入して、アルミニウム膜
の硬度を上げて突起が外部に成長しないようなイオン注
入処理がおこなわれている。
しかしながら、高加速電圧で長時間（例えば１００Ｋｅ
Ｖ，１時間）の処理をおとなうことは、それだけ時間と
工数の増加となる上に、余りにアルミニウム膜の硬度を
高くするこは、ワイヤーボンデングの際に接着強度を弱
くすることとなり、その面からまた信頼性上の問題が生
じる。
Ｖ，１時間）の処理をおとなうことは、それだけ時間と
工数の増加となる上に、余りにアルミニウム膜の硬度を
高くするこは、ワイヤーボンデングの際に接着強度を弱
くすることとなり、その面からまた信頼性上の問題が生
じる。
（ｃ）発明の目的
本発明は、このようなアルミニウム配線層の熱処理に伴
なうアルミニウム突起を抑制することを目的とする製造
方法を提案するものである。
なうアルミニウム突起を抑制することを目的とする製造
方法を提案するものである。
（ｄ）発明の構成
その目的は、半導体基板上にアルミニウム膜および無機
絶縁膜を連続して被着し、該無機絶縁膜をパターンニン
グして高温度熱処理し、次いで該無機絶縁膜をマスクと
して該アルミニウム膜からなる配線層をパターンニング
する工程が含まれてなる半導体装置の製造方法によつて
達成することができる。
絶縁膜を連続して被着し、該無機絶縁膜をパターンニン
グして高温度熱処理し、次いで該無機絶縁膜をマスクと
して該アルミニウム膜からなる配線層をパターンニング
する工程が含まれてなる半導体装置の製造方法によつて
達成することができる。
（ｅ）発明の実施例
以下、図面を参照して実施例によつて詳細に説明する。
第２図ないし第６図は本発明にかゝる製造工程順断面図
で、先づ第２図で示すように半導体基板１１上に連続ス
パツタ法によつて膜厚１μｍの１％シリコンを含むアル
ミニウム膜１２と膜厚１０００〜２０００Åのニ酸化シ
リコン（ＳｉＯ２）膜１３とを被着する。連続スパツタ
法とは、例えば第７図に示すようなＲＦスパツタ装置を
用いて、第１スパツタ室２１ではアルミニウム膜をスパ
ツタし、第２スパツタ室２２ではＳｉＯ２膜をスパツタ
して、それぞれの両側にロードロツク室２３を設けて連
結しているため、大気中に曝すことなく連続して被着す
ることができる方法である。
で、先づ第２図で示すように半導体基板１１上に連続ス
パツタ法によつて膜厚１μｍの１％シリコンを含むアル
ミニウム膜１２と膜厚１０００〜２０００Åのニ酸化シ
リコン（ＳｉＯ２）膜１３とを被着する。連続スパツタ
法とは、例えば第７図に示すようなＲＦスパツタ装置を
用いて、第１スパツタ室２１ではアルミニウム膜をスパ
ツタし、第２スパツタ室２２ではＳｉＯ２膜をスパツタ
して、それぞれの両側にロードロツク室２３を設けて連
結しているため、大気中に曝すことなく連続して被着す
ることができる方法である。
次いで、第３図に示すようにその上面にレジスト膜１４
を塗布し、パターンニングして配線層形成部分のみマス
クした後、トリフロロメタン（ＣＨＦ３）ガスを用いて
ドライエツチングによつて露出しているＳｉＯ２膜１３
をエツチング除去する。次いで、第４図に示すようにレ
ジスト膜１４を除去した後、窒素ガス（５％水素ガスを
含む）の雰囲気中で４５０℃、４０分熱処理すると、露
出したアルミニウム膜表面にアルミニウム突起Ｓが生ず
る。この場合熱処理温度４５０℃は、以降の工程でＰＳ
Ｇ膜を被着する際におこなう基板加熱温度４２０〜４３
０℃より高い温度であり、まだスパツタしたアルミニウ
ムとシリコンとが合金化するに適した温度である。
を塗布し、パターンニングして配線層形成部分のみマス
クした後、トリフロロメタン（ＣＨＦ３）ガスを用いて
ドライエツチングによつて露出しているＳｉＯ２膜１３
をエツチング除去する。次いで、第４図に示すようにレ
ジスト膜１４を除去した後、窒素ガス（５％水素ガスを
含む）の雰囲気中で４５０℃、４０分熱処理すると、露
出したアルミニウム膜表面にアルミニウム突起Ｓが生ず
る。この場合熱処理温度４５０℃は、以降の工程でＰＳ
Ｇ膜を被着する際におこなう基板加熱温度４２０〜４３
０℃より高い温度であり、まだスパツタしたアルミニウ
ムとシリコンとが合金化するに適した温度である。
次いで、第５図に示すようにＳｉＯ２膜１３をマスクと
して、ＣＣｌ４とＢＣｌ３（三塩化ボロン）との混合ガ
スをエツチング剤としてドライエツチングをおこない、
アルミニウ膜１２をパターンニングして、所望のアルシ
ミニム配線層にする。この工程では、従来のようにレジ
スト膜をマスクとしたアルミニウムのパターン形成とは
異なり、アルミニウム膜側面の虫喰い現象が発生しない
で、平滑な面の配線層が形成される。これは、レジスト
膜が存在すれば、ＣＣｌ４ガスより塩酸ガスが生じてア
ルミニウム表面を腐蝕しやすく、レジスト膜がなければ
その反応が少ないためと考えられる。
して、ＣＣｌ４とＢＣｌ３（三塩化ボロン）との混合ガ
スをエツチング剤としてドライエツチングをおこない、
アルミニウ膜１２をパターンニングして、所望のアルシ
ミニム配線層にする。この工程では、従来のようにレジ
スト膜をマスクとしたアルミニウムのパターン形成とは
異なり、アルミニウム膜側面の虫喰い現象が発生しない
で、平滑な面の配線層が形成される。これは、レジスト
膜が存在すれば、ＣＣｌ４ガスより塩酸ガスが生じてア
ルミニウム表面を腐蝕しやすく、レジスト膜がなければ
その反応が少ないためと考えられる。
次いで、第６図に示すようにＣＶＤ装置（図示していな
い）に装入して、基板を４２０℃に加熱し、膜厚１μｍ
程度のＰＳＧ膜１５を被着する。しかし、この加熱によ
つてアルミニウム突起の成長はおこらない。
い）に装入して、基板を４２０℃に加熱し、膜厚１μｍ
程度のＰＳＧ膜１５を被着する。しかし、この加熱によ
つてアルミニウム突起の成長はおこらない。
（ｆ）発明の効果
上記実施例から判るように、本発明はＳｉＯ２膜のパタ
ーンニング工程増加とはなるが、長時間のイオン注入な
どの処理よりは工数が少なくて、アルミニウム突起の成
長が抑制され、しかも虫喰い状の表面が解消される効果
も加わつて、ＩＣの信頼性向上に極めて寄与すうｒ方法
である。
ーンニング工程増加とはなるが、長時間のイオン注入な
どの処理よりは工数が少なくて、アルミニウム突起の成
長が抑制され、しかも虫喰い状の表面が解消される効果
も加わつて、ＩＣの信頼性向上に極めて寄与すうｒ方法
である。
尚、上記実施例は無機絶縁膜としてＳｉＯ２膜を例にと
つて説明したが、無機絶縁膜としてはその他に窒化シリ
コン（Ｓｉ３Ｎ４）膜などがあり、それらを除外するも
のではない。
つて説明したが、無機絶縁膜としてはその他に窒化シリ
コン（Ｓｉ３Ｎ４）膜などがあり、それらを除外するも
のではない。
第１図は従来の問題点を示すアルミニウム配線層の断面
図、第２図ないし第６図は本発明にかゝる製造工程断面
図、第７図は連続スパツタ装置の概要図である。 図中、１，１１は半導体基板、２、１２はアルミニウム
膜、又はアルミニウム配線層、３、１５はＰＳＧ膜、１
３はＳｉＯ２膜、１４はレジスト膜、Ｓはアルミニウム
突起を示す。 第１図 第２図 第３１ン１ 第６図 第７１川
図、第２図ないし第６図は本発明にかゝる製造工程断面
図、第７図は連続スパツタ装置の概要図である。 図中、１，１１は半導体基板、２、１２はアルミニウム
膜、又はアルミニウム配線層、３、１５はＰＳＧ膜、１
３はＳｉＯ２膜、１４はレジスト膜、Ｓはアルミニウム
突起を示す。 第１図 第２図 第３１ン１ 第６図 第７１川
Claims (1)
- 半導体基板上にアルミニウム膜および無機絶縁膜を接続
して被着し、該無機絶縁膜をパターンニングして、高温
度熱処理し、次いで該無機絶縁膜をマスクとして該アル
ミニウム膜からなる配線層をパターンニングする工程が
含まれてなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13416582A JPS5925245A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13416582A JPS5925245A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5925245A true JPS5925245A (ja) | 1984-02-09 |
Family
ID=15121966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13416582A Pending JPS5925245A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925245A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164339A (en) * | 1988-09-30 | 1992-11-17 | Siemens-Bendix Automotive Electronics L.P. | Fabrication of oxynitride frontside microstructures |
| US5369053A (en) * | 1989-10-24 | 1994-11-29 | Hewlett-Packard Company | Method for patterning aluminum metallizations |
| EP1168432A2 (en) * | 2000-06-01 | 2002-01-02 | Texas Instruments Incorporated | Method of integrating a thin film resistor in a multi-level metal tungsten-plug interconnect |
-
1982
- 1982-07-30 JP JP13416582A patent/JPS5925245A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164339A (en) * | 1988-09-30 | 1992-11-17 | Siemens-Bendix Automotive Electronics L.P. | Fabrication of oxynitride frontside microstructures |
| US5369053A (en) * | 1989-10-24 | 1994-11-29 | Hewlett-Packard Company | Method for patterning aluminum metallizations |
| EP1168432A2 (en) * | 2000-06-01 | 2002-01-02 | Texas Instruments Incorporated | Method of integrating a thin film resistor in a multi-level metal tungsten-plug interconnect |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2615390B2 (ja) | 炭化シリコン電界効果トランジスタの製造方法 | |
| JP3584129B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| KR940010240A (ko) | 표면적이 극대화된 도전층 제조 방법 | |
| JPS5925245A (ja) | 半導体装置の製造方法 | |
| US3919066A (en) | Method of manufacturing etched patterns | |
| JPH06291253A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JPS5943549A (ja) | アルミニウム配線層の形成方法 | |
| JPS6011458B2 (ja) | 半導体装置の製造方法 | |
| JP2841457B2 (ja) | アルミニウム膜の形成方法 | |
| JPS6294937A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01124221A (ja) | 半導体装置の製造方法 | |
| JPS6250974B2 (ja) | ||
| JPH05226479A (ja) | 半導体装置の製造方法 | |
| JPS60226160A (ja) | 薄膜抵抗装置の製造方法 | |
| JPH07211778A (ja) | 半導体装置及びその製造方法 | |
| JPS5852330B2 (ja) | 半導体装置の製造方法 | |
| JPS61113259A (ja) | 半導体装置の製造方法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS58216442A (ja) | アルミニウム配線の形成方法 | |
| JPH07273107A (ja) | 半導体装置とその製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPS59215746A (ja) | 半導体装置の製造方法 |