JPH01124221A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01124221A
JPH01124221A JP28340687A JP28340687A JPH01124221A JP H01124221 A JPH01124221 A JP H01124221A JP 28340687 A JP28340687 A JP 28340687A JP 28340687 A JP28340687 A JP 28340687A JP H01124221 A JPH01124221 A JP H01124221A
Authority
JP
Japan
Prior art keywords
nitride film
aluminum wiring
aluminum
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28340687A
Other languages
English (en)
Inventor
Kimimaro Yoshikawa
吉川 公磨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28340687A priority Critical patent/JPH01124221A/ja
Publication of JPH01124221A publication Critical patent/JPH01124221A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にアルミ配線
上の化学的気相成長膜の形成前処理に関する。
〔従来の技術〕
従来、半導体装置のアルミ多層配線の層間絶縁膜には、
プラズマ化学的気相成長(CVD)シリコン窒化膜(以
下プラズマ窒化膜と略す。)が用いられていた。
一主面にリンガラス層(PSG)  を形成したシリコ
ン基板上IC第1のアルミ配線を形成し、プラズマ窒化
膜を成長した後ピアホール加工して第2のアルミ配線を
形成している。
〔発明が解決しようとする問題点〕
上述した従来の製造方法では、下地のアルミ配線上にプ
ラズマ窒化膜を被覆して4501Z’程度の熱処理を行
なうと、プラズマ窒化膜のふくれ(またはブリスター)
、するいは下地アルミ配線のボイド(またはデプショ/
)と呼ばれる不良が発生していた。この不良モードは、
これまで原因が不明であった。
例えばT 、 Turner らはIEEE  23r
dAnnual  Proceedings  of 
InternationalReliability 
 Physics  SymposiumP、142に
おいて、アルミ配線ボイドの原因をアルミ原子のストレ
スによるマイグレーションが原因であるとしている。本
発明者は、上記不良モードの原因は応力の他にアルミ配
線表面とプラズマ窒化膜の密着性にあることをつきとめ
た。
〔従来技術に対する相違点〕
上述した従来の応力原因説に基づき、これまではプラズ
マ窒化膜の厚さを変えたり、膜中応力すなわちウェハー
そり量を変化させたりして、プラズマ窒化膜ふくれやア
ルミ配線ボイドを防ごうとしていたのに対し、本発明は
、本発明者が上記不良の原因が、アルミ配線表面とプラ
ズマ窒化膜下面の接触面の密着性不良によりプラズマ窒
化膜がふくれることを見い出したのでこれに基づき、プ
ラズマ窒化膜成長前にアルミ配線表面をイオンボンバー
ドメントにより、たたくことで、アルミ配線表面をあら
すとともに密着不良の原因となる汚れをとるためにクリ
ーニング効果を利用することで結果的にプラズマ窒化膜
の密着性が向上し、ふくれを防ぐことができるという独
創的内容を有する。
〔問題点を解決するための手段〕 本発明はプラズマ窒化膜成長前にアルミ配線表面をイオ
ンボンバードメントによってたたくことを特徴としてい
る。
イオンボンバードメントの方法としては、半導体集i回
路の製造方法で一般的な、アルゴンイオンスパッタリン
グや酸素プラズマエツチング等のいずれでも良い。
〔実施例〕
シリコン基板1の表面に化学的気相成長によりリンガラ
ス層(Phospho 5ilicate glass
 :PSGと略す)を約1.0μm形成し100OCス
チーム中で10分熱処理する(第1図(a))DCマグ
ネットロンスパッター装置でアルミニウム膜をパワー1
.5 KW 、圧力18mTorr の条件で約1.0
μm形成し1通常のフォトリングラフィを用イテ、 7
 #トレジストをパターンニングシ前記フォトレジスト
をマスクにアルミニウム膜1cc14を主成分とするガ
スでドライエツチングし、アルミ配線を形成する(第1
図(b))  次に再びDCマグネトロンスパッタ装置
に入れs Ar イオンを前記基板を負電位にしてスパ
ッタリングを行なう。
このときの条件は印加電圧=200VAr圧力=3 m
 Torrで約10分間行なう。(第1図(C))これ
によってアルミ配線表面を含む基板表面はアルゴンイオ
ンによりボンバードされ約100 A程度エツチングさ
れプラズマ窒化膜との密着性が改善される。
〔実施例2〕 第2図は本発明の実施例2の断面図である。実施例1と
同じ基板で、アルミ配線3形成後、等方性プラズマエツ
チング装置に入れパワー=200WD2流i= 25 
sccm 、  圧力0. I Torr で約10分
間、アルミ配線表面を含む前記基板表面を酸素プラズマ
中で、酸素イオンによりたたく。(第2図(a)) これによって第2図(b)の如く、プラズマ窒化膜4と
の密着性が改善される。この他にもOzプラズマによる
異方性エッチでも効果がある。
イオンとしては、Ar、Oの他KN、でもよい。
〔発明の効果〕
以上説明したように本発明はアルミ配線表面をイオンボ
ンバードすることにより、プラズマ窒化膜との密着性を
改善でき、窒化膜中応力やガス放出圧力により、窒化膜
がふくれようとするのをおさえることができる効果があ
る。
【図面の簡単な説明】
第1図は本発明の実施例1の縦断面図、第2図は本発明
の実施例2の断面図である。 1・・・・・・シリコン基板、2・・・・・・PSG膜
、3・・・・・・アルミ配線、4・・・・・・プラズマ
窒化膜。 代理人 弁理士  内 原   晋 牛2図

Claims (1)

    【特許請求の範囲】
  1.  絶縁膜で覆われた半導体基板上のアルミニウムを主成
    分とする配線の製造方法において、前記アルミニウムを
    主成分とする配線を含む半導体基板の一主面をイオンボ
    ンバードメントにより処理し、次工程の前記絶縁膜との
    密着性を向上させたことを特徴とする半導体装置の製造
    方法。
JP28340687A 1987-11-09 1987-11-09 半導体装置の製造方法 Pending JPH01124221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28340687A JPH01124221A (ja) 1987-11-09 1987-11-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28340687A JPH01124221A (ja) 1987-11-09 1987-11-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01124221A true JPH01124221A (ja) 1989-05-17

Family

ID=17665114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28340687A Pending JPH01124221A (ja) 1987-11-09 1987-11-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01124221A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917869A (ja) * 1995-06-28 1997-01-17 Hyundai Electron Ind Co Ltd 半導体素子の金属配線間絶縁膜の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55158649A (en) * 1979-05-30 1980-12-10 Fujitsu Ltd Manufacture of electrode wiring
JPS61250168A (ja) * 1985-04-27 1986-11-07 Alps Electric Co Ltd 薄膜製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55158649A (en) * 1979-05-30 1980-12-10 Fujitsu Ltd Manufacture of electrode wiring
JPS61250168A (ja) * 1985-04-27 1986-11-07 Alps Electric Co Ltd 薄膜製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917869A (ja) * 1995-06-28 1997-01-17 Hyundai Electron Ind Co Ltd 半導体素子の金属配線間絶縁膜の製造方法
US6060382A (en) * 1995-06-28 2000-05-09 Hyundai Electronics Industries Co., Ltd. Method for forming insulating film between metal wirings of semiconductor device

Similar Documents

Publication Publication Date Title
US5670421A (en) Process for forming multilayer wiring
US5110712A (en) Incorporation of dielectric layers in a semiconductor
JP3070450B2 (ja) 多層配線形成法
US5393709A (en) Method of making stress released VLSI structure by the formation of porous intermetal layer
JP3202657B2 (ja) 半導体装置の製造方法
JPH03295239A (ja) 半導体装置の製造方法
JPH01124221A (ja) 半導体装置の製造方法
JP2716156B2 (ja) 半導体装置の製造方法
JP2606315B2 (ja) 半導体装置の製造方法
JPS63156340A (ja) 半導体装置の製造方法
JPS5925245A (ja) 半導体装置の製造方法
JPH01100946A (ja) 半導体装置の製造方法
KR930000876B1 (ko) 질화막을 이용한 고에너지 이온 주입 저지방법
JPS6058636A (ja) 絶縁分離領域の形成方法
JP2873759B2 (ja) 半導体装置のウエットエッチング前処理方法
JPS58116751A (ja) 半導体装置の製造方法
JPS5928358A (ja) 半導体装置の製造方法
JPH03185823A (ja) 半導体装置の製造方法
KR930008862B1 (ko) 금속층의 힐록성장 억제를 위한 반도체소자 제조방법
JP3149169B2 (ja) 半導体装置の製造方法
KR960009987B1 (ko) 반도체 소자의 금속배선 형성방법
JPS61113259A (ja) 半導体装置の製造方法
JPH05226479A (ja) 半導体装置の製造方法
JPS6347947A (ja) 半導体装置の製造方法
JPH07273107A (ja) 半導体装置とその製造方法