JPS5925386B2 - 実装体および実装方法 - Google Patents
実装体および実装方法Info
- Publication number
- JPS5925386B2 JPS5925386B2 JP55031211A JP3121180A JPS5925386B2 JP S5925386 B2 JPS5925386 B2 JP S5925386B2 JP 55031211 A JP55031211 A JP 55031211A JP 3121180 A JP3121180 A JP 3121180A JP S5925386 B2 JPS5925386 B2 JP S5925386B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- openings
- insulating film
- polyimide resin
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07173—Means for moving chips, wafers or other parts, e.g. conveyor belts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/10—Configurations of laterally-adjacent chips
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
ラジオ、テレビ、ビデオテープレコーダ等の電子機器は
、小型、薄型化の方向にある。
、小型、薄型化の方向にある。
このために、これら電子機器を構成する電子部品も、例
えば抵抗器にあつては両端にリード線を有したソリッド
抵抗から数ｎ角のセラミック基板に抵抗体層を印刷した
チップ抵抗へと変つていつた。更にコンデンサにしても
同様の数ｕ角の電解層を積層したチップコンデンサに変
つた。又、工Ｃの実装においてもＤＩＬタイプのパッケ
ージから薄型、小型化されたフラットパック型のパッケ
ージが使用される様になつてきた。これら小型、薄型化
された電子部品を用いた実装によつて電子機器は徐々に
小型、薄型化が実現されてきているが、近年ＩＣの実装
個数が増大するにつれて、前記ＩＣの実装方法は問題視
されてきた。
えば抵抗器にあつては両端にリード線を有したソリッド
抵抗から数ｎ角のセラミック基板に抵抗体層を印刷した
チップ抵抗へと変つていつた。更にコンデンサにしても
同様の数ｕ角の電解層を積層したチップコンデンサに変
つた。又、工Ｃの実装においてもＤＩＬタイプのパッケ
ージから薄型、小型化されたフラットパック型のパッケ
ージが使用される様になつてきた。これら小型、薄型化
された電子部品を用いた実装によつて電子機器は徐々に
小型、薄型化が実現されてきているが、近年ＩＣの実装
個数が増大するにつれて、前記ＩＣの実装方法は問題視
されてきた。
ＩＣそのものはＳｉチップ上に回路機能が半導体技術に
よつて組み込まれたものであつて、前記Ｓｉチップの大
きさが、実際のＩＣの大きさである。このＩＣ（例えば
Ｓｉチップ）の大きさでは、プリント基板等に実装する
時に、取扱いが著しく困難であるから前記Ｓｉチップに
設けられた電極端子を拡大し、取扱いが容易な様にＤＩ
Ｌノ 型やフラットパック型が用いられるのである。と
ころが、このために実装面積が前記Ｓｉチップよりも著
しく大きくなる。例えば５ｎで６０ピン程度のＬＳＩの
場合、フラットパック型でパッケージすると、その実装
面積は２２Ｘ２２ｎの大きさとｊ なりＳｉチップの約
２０倍にも達して、ＩＣの実装個数の増大に伴ない、電
子機器の実装平面積が増大する事になる。本発明は、Ｉ
Ｃｌチツプ抵抗、チツプコンデンサ等の電子部品を高密
度にしかも薄型に実装する事を目的とする。
よつて組み込まれたものであつて、前記Ｓｉチップの大
きさが、実際のＩＣの大きさである。このＩＣ（例えば
Ｓｉチップ）の大きさでは、プリント基板等に実装する
時に、取扱いが著しく困難であるから前記Ｓｉチップに
設けられた電極端子を拡大し、取扱いが容易な様にＤＩ
Ｌノ 型やフラットパック型が用いられるのである。と
ころが、このために実装面積が前記Ｓｉチップよりも著
しく大きくなる。例えば５ｎで６０ピン程度のＬＳＩの
場合、フラットパック型でパッケージすると、その実装
面積は２２Ｘ２２ｎの大きさとｊ なりＳｉチップの約
２０倍にも達して、ＩＣの実装個数の増大に伴ない、電
子機器の実装平面積が増大する事になる。本発明は、Ｉ
Ｃｌチツプ抵抗、チツプコンデンサ等の電子部品を高密
度にしかも薄型に実装する事を目的とする。
第１図は従来の実装方法で比較的高密度と思われる実装
方法を説明する。
方法を説明する。
第１図では特にＩＣの実装を主体に詳述する。厚さ１〜
３ｍｍのセラミツク基板１上にスクリーン印刷法により
Ａｕ．Ａｇあるいは銀・パラジウムの配線体２を形成す
る（第１図ａ）。
３ｍｍのセラミツク基板１上にスクリーン印刷法により
Ａｕ．Ａｇあるいは銀・パラジウムの配線体２を形成す
る（第１図ａ）。
次にＣｕ層３を形成する（第１図ｂ）。前記Ｃｕ層３は
抵抗加熱、スパツタ一等の真空蒸着法や電気メツキ法に
より数１０〜数１００μｍの厚さに形成されるものであ
る。前記Ｃｕ層３を光蝕刻法により任意の形状パターン
ｊを設ける（第１図ｃ）。次に電極端子５を有するＩＣ
チツプ４を前記セラミツク基板１上に導電性接着剤等で
固定する（第１図ｄ）。Ｃｕパターン３′およびＩＣチ
ツプ４が載置されたセラミツク基板上にポリイミイド樹
脂層６を設ける（第１図ｅ）。前記ポリイミイド樹脂層
６の形成は、前記１Ｃチツプよりも厚いポリイミイド樹
脂フイルムを前記１Ｃチツプ上より加熱、加圧する事に
よつて第１図ｅの構造を得るか、他の形成方法として液
状のポリイミイド樹脂を、回転塗布する事によつて形成
しても良い。次に前記１Ｃチツプ４の電極端子５上およ
びＣｕパターンｊ上の前記ポリイミイド樹脂６を開孔し
て開孔部７，８を形成する（第１図ｆ）。
抵抗加熱、スパツタ一等の真空蒸着法や電気メツキ法に
より数１０〜数１００μｍの厚さに形成されるものであ
る。前記Ｃｕ層３を光蝕刻法により任意の形状パターン
ｊを設ける（第１図ｃ）。次に電極端子５を有するＩＣ
チツプ４を前記セラミツク基板１上に導電性接着剤等で
固定する（第１図ｄ）。Ｃｕパターン３′およびＩＣチ
ツプ４が載置されたセラミツク基板上にポリイミイド樹
脂層６を設ける（第１図ｅ）。前記ポリイミイド樹脂層
６の形成は、前記１Ｃチツプよりも厚いポリイミイド樹
脂フイルムを前記１Ｃチツプ上より加熱、加圧する事に
よつて第１図ｅの構造を得るか、他の形成方法として液
状のポリイミイド樹脂を、回転塗布する事によつて形成
しても良い。次に前記１Ｃチツプ４の電極端子５上およ
びＣｕパターンｊ上の前記ポリイミイド樹脂６を開孔し
て開孔部７，８を形成する（第１図ｆ）。
開孔部７，８の形成は、前記ポリイミイド樹脂６上に感
光性樹脂を塗布し光蝕刻法によつて実施できる。開孔部
７，８が形成された面に蒸着法によりＣｒ・Ｃｕ膜を被
着し、前記開孔部７，８同志を接続する様に光蝕刻法に
より配線パターン９を形成する事により第１図ｇの構造
を得る。
光性樹脂を塗布し光蝕刻法によつて実施できる。開孔部
７，８が形成された面に蒸着法によりＣｒ・Ｃｕ膜を被
着し、前記開孔部７，８同志を接続する様に光蝕刻法に
より配線パターン９を形成する事により第１図ｇの構造
を得る。
第１図の製法による実装方法では、ＩＣチツプの実装が
チツプの状態で実施されるので高密度の実装が実現でき
るが、次の様な欠点がある。
チツプの状態で実施されるので高密度の実装が実現でき
るが、次の様な欠点がある。
１万一、ＩＣチツプが不良の場合１Ｃチツプの交換が出
来ない。
来ない。
２第１図ｇの構造を得るのにプロセスの工数が多すぎて
、歩留りが低下する。
、歩留りが低下する。
３更にセラミツク基板の厚みを必要とするために実装体
の厚みが増加する事になる。
の厚みが増加する事になる。
本発明は従来のこの様な欠点を一掃せんとするものであ
る。
る。
第２図において本発明を詳述する。例えば３５ｍ１Ｌ巾
の長尺のポリイミイド樹脂フイルム１１にあらかじめ複
数の開孔部１２を形成する（第２図ａ）。前記ポリイミ
イド樹脂フイルム１１の板厚は約１２５μｍ程度で、前
記開孔部１２にはＩＣおよびチツプ抵抗、チツプコンデ
ンサ等の電子部品が挿入されるためのものである。次い
で３５μｍ厚さのＣｕ箔１３を貼りつけ（第２図ｂ）、
前記複数の開孔部１２に突出すると同時に前記複数の開
孔部１２間を選択的に接続するＣｕリード配線１３／を
光蝕刻法で形成する（第２図ｃ）。前記Ｃｕリード配線
１３′は後述するＩＣやチツプ部品の電極端子に相応す
る部分に形成されるものである。前記開孔部１２とほぼ
合致する複数の開孔部を有するＮｉ板（厚さ０．１〜０
．２μｍ）１４を接着剤１５によつて前記ポリイミイド
樹脂フイルム１１上に貼りつける（第２図ｄ）。次にチ
ツプ部品１７の電極端子上には半田バンプ１６を形成し
ておき、前記開孔部１２に挿入し、加熱治具２０を３０
０〜４００℃に加熱し、Ｃｕリード配線１Ｓ上から加圧
２１すれば、前記チツプ部品１７の電極端子はＣｕリー
ド配線に半田づけ固定される事になる。又１Ｃ１８の場
合も同様に電極端子上に半田バンプ１９あるいはＡｕバ
ンプを形成しておき、前記Ｃｕリード配線１３１とを位
置合せし、加熱治具２σにより加熱加圧２１７する事に
より、ＩＣの電極端子は前記Ｃｕリード配線１３′に半
田づけあるいは、前記α リード配線１３′上にＳｎメ
ツキを施しておけばＡｕ−Ｓｎの共晶を形成させ、接続
する事が出来るものである（第２図ｅ）。最後にエポキ
シ樹脂あるいはシリコーン樹脂等の保護膜２２，２グを
塗布し、硬化させれば第２図ｆの構造を得る事が出来る
。
の長尺のポリイミイド樹脂フイルム１１にあらかじめ複
数の開孔部１２を形成する（第２図ａ）。前記ポリイミ
イド樹脂フイルム１１の板厚は約１２５μｍ程度で、前
記開孔部１２にはＩＣおよびチツプ抵抗、チツプコンデ
ンサ等の電子部品が挿入されるためのものである。次い
で３５μｍ厚さのＣｕ箔１３を貼りつけ（第２図ｂ）、
前記複数の開孔部１２に突出すると同時に前記複数の開
孔部１２間を選択的に接続するＣｕリード配線１３／を
光蝕刻法で形成する（第２図ｃ）。前記Ｃｕリード配線
１３′は後述するＩＣやチツプ部品の電極端子に相応す
る部分に形成されるものである。前記開孔部１２とほぼ
合致する複数の開孔部を有するＮｉ板（厚さ０．１〜０
．２μｍ）１４を接着剤１５によつて前記ポリイミイド
樹脂フイルム１１上に貼りつける（第２図ｄ）。次にチ
ツプ部品１７の電極端子上には半田バンプ１６を形成し
ておき、前記開孔部１２に挿入し、加熱治具２０を３０
０〜４００℃に加熱し、Ｃｕリード配線１Ｓ上から加圧
２１すれば、前記チツプ部品１７の電極端子はＣｕリー
ド配線に半田づけ固定される事になる。又１Ｃ１８の場
合も同様に電極端子上に半田バンプ１９あるいはＡｕバ
ンプを形成しておき、前記Ｃｕリード配線１３１とを位
置合せし、加熱治具２σにより加熱加圧２１７する事に
より、ＩＣの電極端子は前記Ｃｕリード配線１３′に半
田づけあるいは、前記α リード配線１３′上にＳｎメ
ツキを施しておけばＡｕ−Ｓｎの共晶を形成させ、接続
する事が出来るものである（第２図ｅ）。最後にエポキ
シ樹脂あるいはシリコーン樹脂等の保護膜２２，２グを
塗布し、硬化させれば第２図ｆの構造を得る事が出来る
。
更に本発明の場合、前記したＮｉ板を用いクロスオーバ
の配線を実施する事が出来る。
の配線を実施する事が出来る。
第３図でこれを説明する。ポリイミイド樹脂フイルム１
１を開孔し、Ｎｌ板１４／を露出させ、Ｃｕリード配線
２３１と２３！′ とを前記露出しているＮｉ板１４７
上に半田づけ固定すればＮｉ板１４′によつて、前記０
１リード配線２３′と２３″とを接続する事が出来る。
第３図においてＮｉ板１４′上には前記Ｃｕリード配線
２３１，２３″と交叉する配線１３１がポリイミイド樹
脂フイルム１『上に形成されている。本発明において、
樹脂フイルムとして、ポリイミイドを用いてきたが、ポ
リエチレン、ポリエステル、人造マイラ一等のフイルム
でも良いし、Ｎｉ板はＦｅ板、Ｂｓ板等の導電性を有し
、機械的強度を有するものであれば、Ｎｉ板に限定され
るものではない。
１を開孔し、Ｎｌ板１４／を露出させ、Ｃｕリード配線
２３１と２３！′ とを前記露出しているＮｉ板１４７
上に半田づけ固定すればＮｉ板１４′によつて、前記０
１リード配線２３′と２３″とを接続する事が出来る。
第３図においてＮｉ板１４′上には前記Ｃｕリード配線
２３１，２３″と交叉する配線１３１がポリイミイド樹
脂フイルム１『上に形成されている。本発明において、
樹脂フイルムとして、ポリイミイドを用いてきたが、ポ
リエチレン、ポリエステル、人造マイラ一等のフイルム
でも良いし、Ｎｉ板はＦｅ板、Ｂｓ板等の導電性を有し
、機械的強度を有するものであれば、Ｎｉ板に限定され
るものではない。
第４図は第２図の平面図である。
ポリイミイド樹脂フイルム１１上には、あらかじめＩＣ
ｌ８やチツプ部品１７を挿入するための開孔部１２を有
している。
ｌ８やチツプ部品１７を挿入するための開孔部１２を有
している。
前記ポリイミイド樹脂フイルム１１上には、ＣｕＩ］−
ド配線１３′が形成される。前記Ｃｕリード配線１３′
は前記開孔部１２において挿入されるＣｌ８やチツプ部
品１７の電極端子と対応する位置まで、配線を延在した
構造であり、更にＣｕリード配線１３〃の如く、開孔部
１２を横断した構造に形成されるものである。前記開孔
部１２に延在したＣｕリード配線はＩＣｌ８の電極端子
上のバンプ１９やチツプ部品１７の電極端子上のバンプ
１６と接合されている。又、前記ポリイミイド樹脂フイ
ルム１１のＣｕリード配線１３′の形成されていない反
対面に機械的強度を増すための基体と構成された回路を
外部回路と接続するための端子とを一体に構成したＮｉ
板１４が貼りつけられている。
ド配線１３′が形成される。前記Ｃｕリード配線１３′
は前記開孔部１２において挿入されるＣｌ８やチツプ部
品１７の電極端子と対応する位置まで、配線を延在した
構造であり、更にＣｕリード配線１３〃の如く、開孔部
１２を横断した構造に形成されるものである。前記開孔
部１２に延在したＣｕリード配線はＩＣｌ８の電極端子
上のバンプ１９やチツプ部品１７の電極端子上のバンプ
１６と接合されている。又、前記ポリイミイド樹脂フイ
ルム１１のＣｕリード配線１３′の形成されていない反
対面に機械的強度を増すための基体と構成された回路を
外部回路と接続するための端子とを一体に構成したＮｉ
板１４が貼りつけられている。
前記Ｎｉ板は前記ポリイミイド樹脂フイルム１１の開孔
部１２とほぼ同じ寸法の開孔部を有する一方、外部回路
と接続するための外部端子３５を有していて、前記外部
端子３５には、延在したＣｕリード配線１３′７が半田
づけ固定されている。点線３６は前記Ｎｉ板１４の不要
部分を切断する位置を示すものである。外部端子３５は
前記ポリイミイド樹脂フイルム１１に接着固定されてい
る。本発明の更に効果的な製法として、例えば第５図に
示す如くポリイミイド樹脂フイルム１１の開孔部１２に
延在したＣｕリード配線１３′が折れ曲がつてしまい、
ＩＣやチツプ部品のバンブと接続出来ないという事故を
妨ぐために、第６図に示す如く〜例えば０．１〜０．３
１１程度の絶縁板３５を前記へ リード配線１３′上に
置き、接着剤３６で固定すれば、前述した如くの事故を
防止できるものである。
部１２とほぼ同じ寸法の開孔部を有する一方、外部回路
と接続するための外部端子３５を有していて、前記外部
端子３５には、延在したＣｕリード配線１３′７が半田
づけ固定されている。点線３６は前記Ｎｉ板１４の不要
部分を切断する位置を示すものである。外部端子３５は
前記ポリイミイド樹脂フイルム１１に接着固定されてい
る。本発明の更に効果的な製法として、例えば第５図に
示す如くポリイミイド樹脂フイルム１１の開孔部１２に
延在したＣｕリード配線１３′が折れ曲がつてしまい、
ＩＣやチツプ部品のバンブと接続出来ないという事故を
妨ぐために、第６図に示す如く〜例えば０．１〜０．３
１１程度の絶縁板３５を前記へ リード配線１３′上に
置き、接着剤３６で固定すれば、前述した如くの事故を
防止できるものである。
第７図はチツプ部品を半田づけした場合の断面図を示し
たものである。次に本発明の第２図の実施例を量産的に
生産する場合の概略を第８図で説明する。
たものである。次に本発明の第２図の実施例を量産的に
生産する場合の概略を第８図で説明する。
あらかじめ送り用の穴５０を形成したポリイミイド樹脂
フイルム５１はガイドローラ５２によつてステツプ１５
３に送りこまれ、所望の形状をしたパンチングマシン５
４によつてＩＣ、チツプ部品を挿入するための開口部５
５を形成する。次のステツプ５６においで例えば３５μ
ｍ厚の接着剤を塗布したＣｕ箔５７をガイドローラ５８
と５９の間を通過させる事により前記ポリイミイド樹脂
フイルム５１と貼り合せる。ステツプ６０においては感
光性樹脂６１をノズル６２より隣接させたガイドローラ
６３，６３′に滴下し、前記Ｃｕ箔５７上に一定の膜厚
を塗布せしめ、ステツゾ６４で前記感光性樹脂膜を赤外
線ランプ６５で乾燥させる。ステツプＶ６６はマスク露
交工程で、Ｃｕリード配線を形成させるためのパターン
６７を有するマスク６８を前記感光性樹脂を塗布したポ
リイミイド樹脂フイルム５１上に接着せしめ、紫外線ラ
ンプ６９によつて紫外光７０を照射させる。ガイドロー
ラ７１によつて露光された感光性樹脂膜を有するポリイ
ミイド樹脂フイルム５１はステツプ７２へ送りこまれる
。前記ポリイミイド樹脂フイルム５１は現像液７３を満
したタンク７４中を通過する事により、感光性樹脂によ
るＣｕリード配線のパターン７５を現出させ、ステツプ
７６において、現像により膨潤した前記感光性樹脂パタ
ーン７５を赤外線ランプJモVより硬化せしめる。次にス
テツプ７８において前記感光性樹脂パターン７５を蝕刻
用のマスクとして、露出しているＣｕ箔をエツチング除
去する。エツチング用の液はノズル７９より噴射される
ものである。ステツプ８０によつて補強用のＮｉ板８１
をガイドローラ８２，８２′によつて圧着し、接着剤等
で貼り合せる。
フイルム５１はガイドローラ５２によつてステツプ１５
３に送りこまれ、所望の形状をしたパンチングマシン５
４によつてＩＣ、チツプ部品を挿入するための開口部５
５を形成する。次のステツプ５６においで例えば３５μ
ｍ厚の接着剤を塗布したＣｕ箔５７をガイドローラ５８
と５９の間を通過させる事により前記ポリイミイド樹脂
フイルム５１と貼り合せる。ステツプ６０においては感
光性樹脂６１をノズル６２より隣接させたガイドローラ
６３，６３′に滴下し、前記Ｃｕ箔５７上に一定の膜厚
を塗布せしめ、ステツゾ６４で前記感光性樹脂膜を赤外
線ランプ６５で乾燥させる。ステツプＶ６６はマスク露
交工程で、Ｃｕリード配線を形成させるためのパターン
６７を有するマスク６８を前記感光性樹脂を塗布したポ
リイミイド樹脂フイルム５１上に接着せしめ、紫外線ラ
ンプ６９によつて紫外光７０を照射させる。ガイドロー
ラ７１によつて露光された感光性樹脂膜を有するポリイ
ミイド樹脂フイルム５１はステツプ７２へ送りこまれる
。前記ポリイミイド樹脂フイルム５１は現像液７３を満
したタンク７４中を通過する事により、感光性樹脂によ
るＣｕリード配線のパターン７５を現出させ、ステツプ
７６において、現像により膨潤した前記感光性樹脂パタ
ーン７５を赤外線ランプJモVより硬化せしめる。次にス
テツプ７８において前記感光性樹脂パターン７５を蝕刻
用のマスクとして、露出しているＣｕ箔をエツチング除
去する。エツチング用の液はノズル７９より噴射される
ものである。ステツプ８０によつて補強用のＮｉ板８１
をガイドローラ８２，８２′によつて圧着し、接着剤等
で貼り合せる。
前記Ｎｉ板８１は長尺の板であつて、前記ポリイミイド
樹脂フイルム５１に設けてあるチツプ部品を挿人するた
めの開孔部５５′と外部端子８３を設けてある。ステツ
プＸ８４は、ＩＣｌチツプ部品の電極端子上に設けた半
田バンプとＣｕリード配線８５とを半田づけする工程で
ある。ＩＣ８６、チツプ抵抗８７、チツプコンデンサ８
８は各々専用のトレイ８６／，８７／，８８１上に搭載
されており、前記トレイ８６′，８７′，８８′は各々
の開孔部５５下に搬送され、加熱した治具８９が降下し
、半田づけを行なうものである。Ｃ、チツプ部品の半田
づけされたものは、ステップ１９０の工程へと運ばれ、
型抜き用のパンチングマシン９１により、９２の如く最
終的な形状に切断されるものである。この様に本発明の
構成は、一貫した量産システムを構成する事が出来るも
のである。次に本発明の効果を実施例の効果を説明しつ
つのべる。
樹脂フイルム５１に設けてあるチツプ部品を挿人するた
めの開孔部５５′と外部端子８３を設けてある。ステツ
プＸ８４は、ＩＣｌチツプ部品の電極端子上に設けた半
田バンプとＣｕリード配線８５とを半田づけする工程で
ある。ＩＣ８６、チツプ抵抗８７、チツプコンデンサ８
８は各々専用のトレイ８６／，８７／，８８１上に搭載
されており、前記トレイ８６′，８７′，８８′は各々
の開孔部５５下に搬送され、加熱した治具８９が降下し
、半田づけを行なうものである。Ｃ、チツプ部品の半田
づけされたものは、ステップ１９０の工程へと運ばれ、
型抜き用のパンチングマシン９１により、９２の如く最
終的な形状に切断されるものである。この様に本発明の
構成は、一貫した量産システムを構成する事が出来るも
のである。次に本発明の効果を実施例の効果を説明しつ
つのべる。
本発明の主要構成材料であるポリイミイド樹脂フイルム
が０．１２５ｍ１１補強用のＮｉ板が０．１〜０．３ｍ
１Ｌであるから構成される基板自体の厚みは、大体０．
４〜０．５ｍｍ程度であるから、薄型に実装出来るもの
である。
が０．１２５ｍ１１補強用のＮｉ板が０．１〜０．３ｍ
１Ｌであるから構成される基板自体の厚みは、大体０．
４〜０．５ｍｍ程度であるから、薄型に実装出来るもの
である。
更に本発明は前記ポリイミイド樹脂フイルムとＮｉ板と
を主体とした基板配線の工程が終了してからＩＣ５チツ
プ部品を半田づけする工程であるから、完成した基板配
線の良品とＩＣｌチツプ部品の良品同志を接続するもの
であるから、従来例に比べて著しく歩留りが高くなる。
を主体とした基板配線の工程が終了してからＩＣ５チツ
プ部品を半田づけする工程であるから、完成した基板配
線の良品とＩＣｌチツプ部品の良品同志を接続するもの
であるから、従来例に比べて著しく歩留りが高くなる。
ＩＣｌチツプ部品の電極端子上のバンプ材料を半田で構
成すると、万一前記１Ｃやチツプ部品の不良品を搭載し
たとしても、再度加熱治具で加熱する事により容易に着
脱し、良品と交換出来る等のシステムを構成する事がで
きるものである。
成すると、万一前記１Ｃやチツプ部品の不良品を搭載し
たとしても、再度加熱治具で加熱する事により容易に着
脱し、良品と交換出来る等のシステムを構成する事がで
きるものである。
本発明は基板配線の作成工程とチツプ部品を前記基板配
線に固定する工程とが全く別々の工程で行なわれるいわ
ゆる並列工法である。第１図に示した例は、基板にチツ
プ部品を載置し、ポリイミイド樹脂で哩設、次いで前記
チツプ部品の電極端子上を開孔し、全面に金属膜を蒸着
、光蝕刻法により配線パターンを形成する事によつて、
完成する、いわゆる直列工法である。例えば、２つの工
程からなる場合の歩留り（各々の工程の歩留りを９０（
Ｌと仮定する）を比較すれば、直列工法の場合、０．９
×０．９＝０．８１で最終８１（Ｆｆ）の歩留りとなる
のに対し、並列工法の場合、１−（０．１Ｘ０．１）二
０．９９で最終歩留りは９９（ｆｌ）となる。この様に
本発明の構成では、著しく高い歩留りを提供出来るもの
である。第１図の従来例の構成にあつては、万一、前記
ＩＣやチツプ部品の不良品を搭載した場合、不良品のチ
ツプのみを取りはずし、交換する事が出来ない、何故な
らば、前記１Ｃやチツプ部品を交換するためには、ポリ
イミイド樹脂から前記１Ｃやチツプ部品を堀り起こさね
ばならない。
線に固定する工程とが全く別々の工程で行なわれるいわ
ゆる並列工法である。第１図に示した例は、基板にチツ
プ部品を載置し、ポリイミイド樹脂で哩設、次いで前記
チツプ部品の電極端子上を開孔し、全面に金属膜を蒸着
、光蝕刻法により配線パターンを形成する事によつて、
完成する、いわゆる直列工法である。例えば、２つの工
程からなる場合の歩留り（各々の工程の歩留りを９０（
Ｌと仮定する）を比較すれば、直列工法の場合、０．９
×０．９＝０．８１で最終８１（Ｆｆ）の歩留りとなる
のに対し、並列工法の場合、１−（０．１Ｘ０．１）二
０．９９で最終歩留りは９９（ｆｌ）となる。この様に
本発明の構成では、著しく高い歩留りを提供出来るもの
である。第１図の従来例の構成にあつては、万一、前記
ＩＣやチツプ部品の不良品を搭載した場合、不良品のチ
ツプのみを取りはずし、交換する事が出来ない、何故な
らば、前記１Ｃやチツプ部品を交換するためには、ポリ
イミイド樹脂から前記１Ｃやチツプ部品を堀り起こさね
ばならない。
このために、ＩＣやチツプ部品の配線パターンは完全に
破損してしまう。更に新しいＩＣｌチツプ部品と交換し
えたとしても、最初のポリイミイド樹脂で埋設する工程
から開始しなければならないから、殆んどの場合、１チ
ツプの不良であつても全体を基板ごと不良としなければ
ならない、このために製造歩留りが著しく低下し、製造
コストが著しく高くなるものであつた。ところが本発明
の製造方法であれば、チツプ部品とリード上の接合部を
再度加熱治具で加熱する事により容易に着脱し、良品と
交換出来るものである。又、ＩＣ等を第１図の例以外の
方法で基板に搭載する場合、例えば、もつとも一般的で
あるフイルムキヤリヤ方式によると、ＩＣチツプの電極
端子上のバンプとリードを接合する工程、更に前記ＩＣ
チツプの電極端子から延在したリードを配線基板に接合
する工程が必要であるばかりか、前記延在したリードを
配線基板に接合するための接合面積が必要となる。
破損してしまう。更に新しいＩＣｌチツプ部品と交換し
えたとしても、最初のポリイミイド樹脂で埋設する工程
から開始しなければならないから、殆んどの場合、１チ
ツプの不良であつても全体を基板ごと不良としなければ
ならない、このために製造歩留りが著しく低下し、製造
コストが著しく高くなるものであつた。ところが本発明
の製造方法であれば、チツプ部品とリード上の接合部を
再度加熱治具で加熱する事により容易に着脱し、良品と
交換出来るものである。又、ＩＣ等を第１図の例以外の
方法で基板に搭載する場合、例えば、もつとも一般的で
あるフイルムキヤリヤ方式によると、ＩＣチツプの電極
端子上のバンプとリードを接合する工程、更に前記ＩＣ
チツプの電極端子から延在したリードを配線基板に接合
する工程が必要であるばかりか、前記延在したリードを
配線基板に接合するための接合面積が必要となる。
この接合面積の必要性はそのまま実装密度を低下させる
事によるから、高密度の実装が行なえなくなる。これに
対し、本発明はＩＣチツプ上の電極端子とリードとの接
合のみで良いから、従来必要としていた、配線基板上で
の接合面積が不必要であるから、その分だけ高密度の実
装が行なえるものである。前記接合面積は一般にリード
長さを最低２７ｎｍとすれば２×（ＬＳＩチツプ周辺長
）７７ＺＪの分だけ必要となるものである。更に本発明
の構成であれば、金属フイルムを構成回路の外部導出端
子（第４図の３５）として利用出来るため、新たに外部
導出端子を附加する必要がないから、工数が少なく、低
価格な実装体を提供出来るものである。
事によるから、高密度の実装が行なえなくなる。これに
対し、本発明はＩＣチツプ上の電極端子とリードとの接
合のみで良いから、従来必要としていた、配線基板上で
の接合面積が不必要であるから、その分だけ高密度の実
装が行なえるものである。前記接合面積は一般にリード
長さを最低２７ｎｍとすれば２×（ＬＳＩチツプ周辺長
）７７ＺＪの分だけ必要となるものである。更に本発明
の構成であれば、金属フイルムを構成回路の外部導出端
子（第４図の３５）として利用出来るため、新たに外部
導出端子を附加する必要がないから、工数が少なく、低
価格な実装体を提供出来るものである。
第１図ａ−ｇは従来の高密度化した実装方法の説明図、
第２図ａ−ｆは本発明の一実施例を示す断面説明図、第
３図は本発明の応用例を示す断面図、第４図は本発明の
完成品の一例の平面図、第５図、第６図、第７図は本発
明の応用例の説明図、第８図ａ−ｃは本発明の量産工程
の一例を示す斜視図である。
第２図ａ−ｆは本発明の一実施例を示す断面説明図、第
３図は本発明の応用例を示す断面図、第４図は本発明の
完成品の一例の平面図、第５図、第６図、第７図は本発
明の応用例の説明図、第８図ａ−ｃは本発明の量産工程
の一例を示す斜視図である。
Claims (1)
- 【特許請求の範囲】 １ 複数の第１の開孔部を有する金属フレームと、前記
金属フレーム上に形成され、前記複数の第１の開孔部と
合致する複数の第２開孔部を有する絶縁性フィルムと、
前記絶縁性フィルム上に形成され、前記複数の第２の開
孔部に突出部を有すると同時に、選択的に前記第２の開
孔部間を接続する配線パターンと、前記複数の第１の開
孔部側から挿入、配置され、前記突出部と電極が接続さ
れた複数の素子片とを有する実装体。 ２ 絶縁性フィルムに複数の開孔部を形成する工程、前
記絶縁性フィルムに金属フィルムを接着する工程、前記
金属フィルムを食刻し、前記複数の開孔部に突出部を有
すると同時に選択的に前記開孔部を接続する配線パター
ンを加工する工程、前記絶縁性フィルムに前記絶縁性フ
ィルムの開孔部と合致した複数の開孔部を有する金属フ
レームを接着する工程、前記金属フレームの複数の開孔
部に複数の素子片を挿入し、前記突出部と前記複数の素
子片を挿入し、前記突出部と前記複数の素子片の電極と
を接合する工程、前記絶縁性フィルムおよび金属フレー
ムを所定の形状に切断する工程とからなる実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55031211A JPS5925386B2 (ja) | 1980-03-11 | 1980-03-11 | 実装体および実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55031211A JPS5925386B2 (ja) | 1980-03-11 | 1980-03-11 | 実装体および実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56129356A JPS56129356A (en) | 1981-10-09 |
| JPS5925386B2 true JPS5925386B2 (ja) | 1984-06-16 |
Family
ID=12325090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55031211A Expired JPS5925386B2 (ja) | 1980-03-11 | 1980-03-11 | 実装体および実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925386B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0636465B2 (ja) * | 1988-01-22 | 1994-05-11 | イビデン株式会社 | 電子部品搭載用連続基板とその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5216665A (en) * | 1975-07-28 | 1977-02-08 | Sharp Kk | Electronic device |
-
1980
- 1980-03-11 JP JP55031211A patent/JPS5925386B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56129356A (en) | 1981-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6706564B2 (en) | Method for fabricating semiconductor package and semiconductor package | |
| US5918113A (en) | Process for producing a semiconductor device using anisotropic conductive adhesive | |
| KR100718172B1 (ko) | 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법 | |
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| JPH1116933A (ja) | 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法 | |
| JPH03148846A (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| CN209045531U (zh) | 一种半导体芯片封装结构 | |
| KR100556240B1 (ko) | 반도체 장치 제조방법 | |
| KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
| JP2701589B2 (ja) | 半導体装置及びその製造方法 | |
| JP3360669B2 (ja) | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 | |
| JP3732378B2 (ja) | 半導体装置の製造方法 | |
| US10818518B2 (en) | Method for manufacturing module component | |
| JPS5925386B2 (ja) | 実装体および実装方法 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| US7160796B2 (en) | Method for manufacturing wiring board and semiconductor device | |
| JPS5953700B2 (ja) | 実装方法 | |
| JPH10163261A (ja) | 電子部品搭載用配線基板の製造方法 | |
| JP3115807B2 (ja) | 半導体装置 | |
| US20250192020A1 (en) | Circuit board and method of fabricating circuit board | |
| JP3632719B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
| JP2661280B2 (ja) | テープキャリヤの構造 | |
| JPH05226385A (ja) | 半導体装置の実装方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 |