JPH02232947A - 半導体集積回路装置およびその実装方法 - Google Patents

半導体集積回路装置およびその実装方法

Info

Publication number
JPH02232947A
JPH02232947A JP1054111A JP5411189A JPH02232947A JP H02232947 A JPH02232947 A JP H02232947A JP 1054111 A JP1054111 A JP 1054111A JP 5411189 A JP5411189 A JP 5411189A JP H02232947 A JPH02232947 A JP H02232947A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
circuit device
solder
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1054111A
Other languages
English (en)
Inventor
Masayasu Kizaki
木崎 正康
Yoshio Iinuma
飯沼 芳夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP1054111A priority Critical patent/JPH02232947A/ja
Publication of JPH02232947A publication Critical patent/JPH02232947A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の構造と、この半導体集
積回路装置を用いた配線基板と半導体集積回路装置との
実装方法に関するものである。
〔従来技術とその課項〕
配線基板と半導体集積回路装置との実装方法の1つとし
て、フリップチップ方式(以下FC方式と記す)が知ら
れている。しかし、例えば特公昭43−28735号公
報に記されているように、FC方式では、半導体集積回
路装置の回路構成部分と外部配線基板との電気的接続箇
所である電極パッド上に金属積層膜を設け、この金属積
層膜上に半田をメタルマスクを用いて真空蒸着法で形成
し、その後半田を溶融・凝固して突起電極を形成しなけ
ればならず、この突起電極形成工程が複雑であるととも
に、工程所要時間が長く、したがって実装コストが高い
といった問題をかかえている。
〔発明の目的〕
本発明はこのよ5な課題を解決し、半導体集積回路装置
における接続用の電極形成工程が簡便で、工程所要時間
が短い半導体集積回路装置構造と、さらにこの半導体集
積回路装置を用いた配線基板との簡便な実装方法を提供
することを目的とする上記目的を達成するため、本発明
においては下記記戦の手段を用いる。
(イ) 半導体集積回路装置の入出力端子として設ける
複数の電極パッドと、半導体集積回路装置表面に設けこ
の電極パッド上のみ開口したパッシベーション膜と、電
極パッドのそれぞれに対応し、かつ電極パッド上とパッ
シベーション膜上とに設ける導電材料からなる引き出し
電極とを半導体集積回路装置が備える。
(口) 配線パターンを有する配線基板上の全面に感光
性m脂からなる半田レジストを形成しフォトリソグラフ
ィによりこの半田レジストをバターニングする工程と、
半田レジストの開口部内の配線パターン上に半田を形成
する工程と、半田レジストを除去する工程と、半導体集
積回路装置の引き出し電極と半田との位置を整合し半導
体集積回路装置を仮固定する工程と、加熱処理により半
田を溶融・凝固する工程とによって、半導体集積回路装
置と配線基板とを接続する。
(ハ)配線基板上の配線パターンと半導体集積回路装置
の引き出し電極との位置を整合し、かつこの配線パター
ンと引き出し電極との間に隙間を設けて半導体集積回路
装置を仮固定する工程と、半導体集積回路装置の外周に
沿うように半田を配置する工程と、加熱処理により半田
を溶融・凝固する工程とによって、半導体集積回路装置
と配線基板とを接続する。
((ニ) 上記(口)あるいは(ハ)記載の半田を溶融
する際に、半導体集積回路装置の裏面からこの半導体集
積回路装置と配線基板との接続箇所に超音波を印加する
〔実施例〕
以下図面を用いて本発明の実施例を説明する。
本発明における半導体集積回路装置の構造を第1図(a
)の断面図、および第1図(b)の平面図を用いて説明
する。
第1図(a)、(b)に示すように、半導体集積回路装
#120回路構成部分と外部の配線基板との電気的接続
箇所である電極パッド14上のみパッシベーション膜1
6を開口する。さらにこの電極バッド14から半導体集
積回路装置12の外周端近傍に向かって引き出し電極1
8を設ける構造とする。
引き出し電極18は、電極パッド14上およびバクシベ
ーション膜16上に、メタルマスクヲ用いて真空蒸着法
により銅を2μm〜3μmの厚さで成膜することにより
形成する。
ここではメタルマスクを用いた真空蒸着法により引き出
し電極を形成したが、メタルマスクを用いたスパッタリ
ング法、あるいは、半導体集積回路装置の全面に共通電
極膜を形成した上に感光性樹脂からなるメッキレジスト
を形成し、フォトリソグラフィによりメッキレジストを
パターニングした後、銅を電解メッキにより形成し、共
通電極膜をエッチング除去することにより形成する方法
もある。また、真空蒸着法、スパッタリング法、あるい
はメッキ法のいずれかにより半導体集積回路装置の全面
に銅を成膜し、フォトリソグラフィとエッチングとによ
って引き出し電極を形成する方法もある。
また半導体集積回路装置の引き出し電極の材料としては
、銅以外でも例えば金のように、半田に対する濡れ性が
高い導電材料ならばよい。さらに、半導体集積回路装置
と配線基板との接続に際して、後述のように半田溶融時
に超音波を印加する場合には、引き出し電極の材料とし
ては、アルミニウムなどのように、一般に半田に対する
濡れ性が低い金属や他の導電材料でもかまわない。さら
に、引き出し電極形成時の半導体集積回路装置の形態は
チップ状態、ウェハー状態のどちらでもかまわないが取
り扱い上の便利さ、単位時間当りの処理数を考慮すると
ウェハー状態の方が有利であり、したがって、ウェハー
状態で引き出し電極を形成後、ダイシングによりチップ
状に分割するとよい。
なお、第1図(a)、(b)では、電極バッド14を半
導体集積回路装置12の外周部に配置し、引き出し電極
18は半導体集積回路装置12外周部の領域のみに形成
しているが、電極パッドの配置に応じて半導体集積回路
装置外周部以外の領域に形成することも可能である。
本発明の半導体集積回路装置を用いた実装方法における
第1の実施例を、第2図(a)〜(e)の断面図を用い
て説明する。
まず第2図(a)に示すように、配線基板22表面に形
成した配線パターン26上に、感光性樹脂からなる厚さ
50μm前後のシート状の半田レジスト24を全面に貼
付し、フォトリソグラフィにより半導体集積回路装置と
の接続部分のみを開口する。
次に第2図(b)に示すように、溶融した半田中に浸漬
し半田を形成する半田ディップ法により配線パターン2
6上の半導体集積回路装置との接続部分に半田28を形
成する。
次に第2図(C)に示すよ5に半田レジスト24を除去
する。
次に第2図(d)に示すように配線基板22上の所定の
位置に接着剤30を用いて、第1図を用いて説明した引
き出し電極18を形成した半導体集積回路装置12を仮
固定する。
その後熱風を用い加熱し半田28を溶融・凝固させ配線
基板22の配線パターン26と半導体集積回路装置12
の引き出し電極18とを接合することによって第2図(
e)に示すよ5K,配線基板22上へ半導体集積回路装
置12を機械的かつ電気的に接続する。
第2図を用いて説明した実装方法における第1の実施例
では半田28の形成方法として、半田ディップ法を用い
たが、半田メッキ浴中に浸漬し酸化還元反応をともなっ
て半田を析出させるメッキ法などによっても形成するこ
とができる。また、スクリーン印刷により半田ペースト
を配線基板22上に形成してもよい。この半田ペースト
を用いると半導体集積回路装置12を仮固定する際に半
田ペーストの粘着性によって半導体集積回路装置12が
保持されるために、半導体集積回路装置12と配線基板
22との仮゜固定を行な5接着剤30は不要となる。
加熱方法についても熱風以外に赤外線加熱法、レーザー
加熱法などによっても同様に半田28を溶融し接続を行
うことが出来る。
本発明の半導体集積回路装置を用いた実装方法における
第2の実施例を第3図(a)〜(C)の断面図を用いて
説明する。
まず第3図(a)に示すよ5に、第1図を用いて説明し
た引き出し電極18を形成した半導体集積回路装置12
を、配線パターン26を形成した配線基板22上の所定
の位置に30μm〜40μm程度の隙間をもたせて接着
剤30を用いて仮固定する。
次に第3図(b)に示すように、配線基板22上に半導
体集積回路装置12の外周に沿うよ5な形状の半田28
を配置する。
その後熱風を用いて加熱し半田を溶融・凝固させる。こ
こで、第1図に示す半導体集積回路装置12上のパッシ
ベーション膜16、ならびに配線基板22の絶縁部分は
、他の部分と比較して半田に対する濡れ性が極端に低い
ため、半導体集積回路装置12の引き出し電極18と配
線基板22上の配線パターン26のみに半田が付着し、
配線間のショートを生じることな《第3図(C)に示す
ように配線基板22上へ半導体集積回路装置12を機械
的かつ電気的に接続する。ここで、引き出し電極18は
半導体集積回路装置12の外周端近傍まで形成している
ため、半導体集積回路装置12の外周に沿5ように半田
28を配置すれば、配線基板22上の配線パターン26
と引き出し電極18とが半田28の溶融・凝固すること
により接続する。
第3図を用いて説明した実装方法における第2の実施例
では加熱方法として熱風を用いたが、実装方法における
第1の実施例と同降に、赤外線加熱法、レーザー加熱法
などによっても同様に半田28を溶融し接続を行うこと
が出来る。
本発明の半導体集積回路装置を用いた実装方法における
第3の実施例を第4図(a)、(b)の断面図を用いて
説明する。
第2図を用いて説明した実装方法における第1の実施例
と同様に、配線基板22の配線ノくターン26上の半導
体集積回路装置12との接続部分に、半田ディップ法に
より半田を形成する。
その後、配線基板22上の所定の位置に、接着剤30を
用いて第1図を用いて説明した引き出し電極18を形成
した半導体集積回路装置12を仮固定する。
そして第4図(a)に示すように、半導体集積回路装置
12の裏面に超音波発生器62を配置し、引き出し電極
18に超音波を印加しながら、熱風を用いて加熱し半田
28を溶融・凝固させることにより、第4図(b)に示
すように配線基板22上へ半導体集積回路装置12を機
械的かつ電気的に接続する。
ここで、引き出し電極に超音波を印加することによる効
果は、アルミニウムなどのように一般的に半田に対する
濡れ性の低い金属を半導体集積回路装置12の引き出し
電極18に使用した場合でも良好な接続を行うことが出
来ることである。
第4図を用いて説明した実装方法における第3の実施例
では、半田の形成方法として半田ディップ法を用いたが
第2図を用いて説明した実装方法における第1の実施例
と同様に、メッキ法、半田ペーストのスクリーン印刷な
どによっても形成することができる。また、第3図を用
いて説明した実装方法における第2の実施例と同様に、
配線基板22上に半導体集積回路装置12を仮固定した
後に、半導体集積回路゜装置12の外周に沿うような形
状の半田28を配置、してもよい。加熱方法についても
熱風以外に赤外線加熱法、レーザー加熱法などによって
も同様に半田を溶融し接続を行うことが出来る。
〔発明の効果〕
以上の説明で明らかなよ5に、本発明によれば、従来の
FC方式で必要とされる、金属積層膜の形成、半田の形
成および半田溶融による突起電極の形成工程が不要とな
る。したがって半導体集積回路装置の工程所要時間が短
縮され、配線基板上への簡単な半田処理を行5ことによ
って、半導体集積回路装置と配線基板上との接続を、従
来に比べて短い工程所要時間で、低コストで行うことが
可能となる。さらに半田に対する濡れ性の低い金属を半
導体集積回路装置の電極に使用した場合でも良好な接続
を行うことが出来る。
【図面の簡単な説明】
第1図は本発明における半導体集積回路装置の構造を説
明するための図面で、第1図(a)は断面図、第゛1図
(b)は平面図、第2図(a)〜(e)は本発明の半導
体集積回路装置を用いた実装方法における第1の実施例
を工程順に示す断f図、第3図(a)〜(C)は本発明
の半導体集積回路装置を用いた実装方法における第2の
実施例を工程順に示す断面図、第4図(a)、(b)は
本発明の半導体集積回路装置を用いた実装方法における
第3の実施例を工程順に示す断面図である。 12・・・・・・半導体集積回路装置、14・・・・・
・電極パッド、 16・・・・・・パッシベーション膜、18・・・・・
・引き出し電極、 22・・・・・・配線基板、 24・・・・・・半田レジスト、 26・・・・・・配線パターン、 28・・・・・・半田、 60・・・・・・接着剤、 32・・・・・・超音波発生器。 第2図 (a) 第1図 (b) 第2図 第3ぱ (a) (C) 第4図 (a) (b)

Claims (4)

    【特許請求の範囲】
  1. (1)半導体集積回路装置の入出力端子として設ける複
    数の電極パッドと、該半導体集積回路装置表面に設け前
    記電極パッド上のみ開口したパッシベーション膜と、前
    記電極パッドのそれぞれに対応し、かつ前記電極パッド
    上と該パッシベーション膜上とに設ける導電材料からな
    る引き出し電極とを備えたことを特徴とする半導体集積
    回路装置。
  2. (2)配線パターンを有する配線基板上の全面に感光性
    樹脂からなる半田レジストを形成しフォトリソグラフィ
    により該半田レジストをパターニングする工程と、前記
    半田レジストの開口部内の該配線パターン上に半田を形
    成する工程と、前記半田レジストを除去する工程と、半
    導体集積回路装置の引き出し電極と前記半田との位置を
    整合し前記半導体集積回路装置を仮固定する工程と、加
    熱処理により前記半田を溶融・凝固する工程とによって
    、前記半導体集積回路装置と前記配線基板とを接続する
    ことを特徴とする半導体集積回路装置の実装方法。
  3. (3)配線基板上の配線パターンと半導体集積回路装置
    の引き出し電極との位置を整合し、かつ該配線パターン
    と該引き出し電極との間に隙間を設けて該半導体集積回
    路装置を仮固定する工程と、前記半導体集積回路装置の
    外周に沿うように半田を配置する工程と、加熱処理によ
    り前記半田を溶融・凝固する工程とによって、前記半導
    体集積回路装置と前記配線基板とを接続することを特徴
    とする半導体集積回路装置の実装方法。
  4. (4)請求項(2)あるいは(3)記載の半田を溶融す
    る際に、半導体集積回路装置の裏面から該半導体集積回
    路装置と配線基板との接続箇所に超音波を印加すること
    を特徴とする半導体集積回路装置の実装方法。
JP1054111A 1989-03-07 1989-03-07 半導体集積回路装置およびその実装方法 Pending JPH02232947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1054111A JPH02232947A (ja) 1989-03-07 1989-03-07 半導体集積回路装置およびその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1054111A JPH02232947A (ja) 1989-03-07 1989-03-07 半導体集積回路装置およびその実装方法

Publications (1)

Publication Number Publication Date
JPH02232947A true JPH02232947A (ja) 1990-09-14

Family

ID=12961484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1054111A Pending JPH02232947A (ja) 1989-03-07 1989-03-07 半導体集積回路装置およびその実装方法

Country Status (1)

Country Link
JP (1) JPH02232947A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590953U (ja) * 1992-05-07 1993-12-10 株式会社大真空 表面実装型電子部品
JPH0590954U (ja) * 1992-05-07 1993-12-10 株式会社大真空 表面実装型電子部品
US5914536A (en) * 1995-07-07 1999-06-22 Kabushiki Kaisha Toshiba Semiconductor device and soldering portion inspecting method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590953U (ja) * 1992-05-07 1993-12-10 株式会社大真空 表面実装型電子部品
JPH0590954U (ja) * 1992-05-07 1993-12-10 株式会社大真空 表面実装型電子部品
US5914536A (en) * 1995-07-07 1999-06-22 Kabushiki Kaisha Toshiba Semiconductor device and soldering portion inspecting method therefor

Similar Documents

Publication Publication Date Title
JP3503133B2 (ja) 電子デバイス集合体と電子デバイスの接続方法
JP7051508B2 (ja) 半導体装置および半導体装置の製造方法
JPH02246335A (ja) テープ組立体をボンドさせた半導体装置及びその製造方法
JPH0273648A (ja) 電子回路及びその製造方法
JPH09199506A (ja) 半導体素子のバンプ形成方法
JPH07201864A (ja) 突起電極形成方法
JPS58148434A (ja) 電気部品実装基板の製造方法
JP7582775B2 (ja) 半導体装置
JP2000150518A (ja) 半導体装置の製造方法
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
JPH02251145A (ja) 突起電極形成方法
JP2811741B2 (ja) 半導体装置の製造方法
JP2003168700A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JPH088293A (ja) 電子部品の接続構造およびその接続方法
JPH03101234A (ja) 半導体装置の製造方法
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
JPH05243287A (ja) 混成集積回路装置およびその製造方法
WO2003002786A1 (en) Electroplating method and printed wiring board manufacturing method
JPH10340925A (ja) 半導体装置およびその製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JPH04242939A (ja) 半導体装置の実装構造およびその製造方法
JP7416607B2 (ja) 半導体装置
JP2841822B2 (ja) 混成集積回路の製造方法
JP3021508B2 (ja) 導電突起の形成方法
JPH08181449A (ja) 電子回路基板の接続電極とその製造方法