JPS5928064B2 - 電荷転送素子におけるバイアス電荷形成方法 - Google Patents

Description

【発明の詳細な説明】 本発明は電荷転送素子におけるバイアス電荷の形成方法
に係り、特に二次元電荷転送素子を用いた固体撮像装置
の光電変換部におけるバイアス電荷量を一定にしてバイ
アス電荷のシェーディングや偽信号を減少させる方式に
関する。

電荷転送素子としてＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅ
ｄＤｅｖｉｃｅ）やＢＢＤ（ＢｕｃｋｅｔＢｒｉｇａｄ
ｅＤｅｖｉｃｅ）が代表的なものとして知られており、
またこのＣＣＤを用いた撮像装置の撮像方式として、フ
レーム転送方式と呼ばれるものが知られている。

上記素子の最も重要な特性として信号電荷の転送効率が
上げられる。これは転送電極下のポテンシャル井戸に貯
えられた、光学像に比例した信号電荷が異なつた数の転
送電極を介して出力されることに起因している。また転
送する信号電荷が小さい場合においても転送効率が小さ
く、電荷転送素子においては微少電荷を転送することは
難かしい。すなわち二次元電荷転送素子において転送効
率が悪いと、（ハ 解像度そして解像度の画面内一様性
が悪くなる。（２）画面内でシェーディングが現われる
。

（３）小さい入力光量での撮像が行えない。など画面の
質を劣化させる原因になる。この転送効率の改善には、
フアツトゼロと呼ばれているバイアス電荷を注入する方
法が良く知られている。

第１図は発明者が実験したバイアス電荷による垂直解像
度改善効果の一例である。実験は５１２（り）×３４０
圓画素フレーム転送ＣＣＤを用いて行ない、注入したバ
イアス電荷量は飽和光量の２０％である２００ｎＡとし
を！また入力光量は飽和光量の１／１０である１００ｎ
Ａとした。第１図において点線はバイアス電荷なし、実
線はバイアス電荷ありの場合である。本図より明らかな
ようにバイアス電荷注入によつて著しい解像度改善が得
られる。また、解像度の画面位置による一様性、シェー
ディング、小さい入力光で撮像などについても改善され
ることが実験によつてわかつた。このバイアス電荷を注
入する方法には光学的および電気的に行なう方法がある
。光学的な方法はＣＣＤ感光部へ時間的に強さが変化し
ないノｑアス光を照射してフアツトゼロを形成する。通
常このバイアス光には取り扱いが簡単な赤色ＬＥＤを用
いている。しかしながらこの方法はバイアス光を感光部
全面に一様な強さで照射することがむずかしく、特殊な
光学系が必要であり、固体撮像装置の小型化要望と反す
る面があり、さらに消費電力、経時変化および価格の面
からも問題であつた。一方電気的に行なう方法について
はＰＮ接合からＣＣＤの各列にバイアス電荷を注入する
ことが行なわれている。この方法はＣＣＤ感光部の一端
に入力ダイオードと入力ゲート電極を設けて、定常的に
一定のバイアス電荷を注入する方法である。しかしなが
ら垂直方向の転送効率を改善する上記従来の電気的バイ
アス電荷注入法は次のような欠点がある。すなわち入力
ダイオードと入力ゲートの場所的によるしきい値電圧Ｖ
ｔｈのむらが注入されるバイアス電荷量のむらとなつて
白い縦筋状の線が画面に現われる。そしてバイアス電荷
量は転送される長さによつてその絶対値が異なる。この
ため出力には第２図ａに示すように入力ゲート側と蓄積
部側とでバイアス電荷量のシエーデイングが現われる。
この欠点を解消するためのものとして特開昭５４−６８
１９０号公報に開示された技術が有益である。

これは二次元の電荷転送素子とその駆動方法に関するも
ので、入力ゲートから十分なバイアス電荷量を注入した
後、ポテンシヤル井戸に一定量のバイアス電荷が残留す
るように入力ゲート電圧を所定の値に設定して余分な電
荷を入力ゲートを通して入力拡散層側に戻すというもの
である。しかるにこの方法によつても縦筋状の線と垂直
方向のシエーデングを完全に除去することは難かしい。
なぜならばポテンシヤル井戸に一定量の電荷を残留させ
るために入力ゲート電圧を所定の値に設定する場合、こ
のゲート電圧の設定が場所的に異なると残留するバイア
ス電荷にもムラが生じ、結果としてやはり縦筋状のしま
が発生する。また別の解消法として特公昭５４−３５７
３２号公報に開示された技術がある。これは電荷転送装
置の駆動方式に関するもので、ＣＣＤの感光部へ加える
光蓄積パルスの印加される前の期間各ポテンシヤル井戸
のバイアス電荷量を減少させる電圧を印加し、ポテンシ
ヤル井戸に一定量のバイアス電荷を残留させるというも
のである。この方法では縦筋状の線はかなり改善される
。

しかし第２図ｂに示すような垂直方向のシエーデングが
新たに発生する欠点がある。なぜならば、バイアス電荷
を減少させるために、ポテンシヤル井戸を押し上げ、一
定量の電荷を残留させるときに、押し上げ動作によつて
入力ゲートおよび蓄積部側に押し上げられた電荷が流れ
てしまい、入力ゲート、蓄積部付近のバイアス電荷量が
小さくなり、結果としてシエーデングとなる。バイアス
電荷量の縦筋状のムラやシエーデングは、撮像装置の高
感度化のために行なう低信号電流１駆動の場合特に目立
つので、この量を従来に比べてさらに小さくおさえたい
という要求があり、第２図ｃは望ましいバイアス電荷量
分布である。

本発明は上記点に鑑みなされたもので、電気的バイアス
電荷注入法を改良して、バイアス電荷をムラなく残留さ
せ、もつて縦じま、シエーデングの発生をなくする方法
を提供し、低信号時における信号対雑音比を高め、高感
度化した撮像装置を得ることを目的とするＯこの発明は
電荷転送素子の転送動作と、光蓄積動作の間の期間、バ
イアス電荷量を決めるためにポテンシヤル井戸を押し上
げ、この押し上げる期間入力ゲート、蓄積部又は感光部
の所定数の電極をアキユームレートすることによつてポ
テンシヤル井戸内のバイアス電荷量分布を一様にさせる
ようにしたものである。

以下本発明の方式を図面を用いて説明する。第３図ａは
本発明の方法を説明するためのフレーム転送方式ＣＣＤ
の断面図で、１はバイアス電荷注入音臥２は感光部、３
は蓄積部である。

尚本図は２層のポリシリコン電極からなる４相，駆動の
場合を簡略的に示したものである。転送電極φ１１，φ
１２，φ１３，φ４，φＳｌ，φＳ２，φＳ３，φＳ４
には９０゜位相のづれた４相のクロツクパルスが与えら
れる。

ＳｉＯ２などの絶縁層４の下はＰ形シリコン基板５であ
り、この基板には負の直流電圧６を与えて転送期間中は
常に空乏層が出来るようにして転送効率の改善をしてい
る。先ずフレーム転送期間において第３図ｂに示すよう
に感光部２の転送電極下に多量のバイアス電荷を入力ゲ
ートＧ１を開いて、入力ダイオードＩＳから注入する。

第３図ｂのハツチング部は注入されたムラのあるバイア
ス電荷である。次に感光部の各電極を一様に高い電圧に
すると同時に入力ゲートＧ１と蓄積部３のφＳ３，φＳ
４をアキユームレーシヨンになるような低い電圧を与え
てバイアス電荷の流出をガードする。

第３図ｃに示すように感光部２のφ１１，φ１２，φ１
３，φ１４、の４電極すべてが一様に高い電圧になるの
で転送方向のバイアス電荷ムラがなくなる。そして次に
第３図ｄに示すように入力ゲートＧ１と蓄積部３はアキ
ユームレーシヨン状態のガードをしたまま、感光部の４
電極を同時に低い電圧にすると、ポテンシヤル井戸が押
し上げらへ第３図ｂないしｃでためこまれた電荷の一部
がポテンシヤル井戸から溢れ出る。

そして溢れ出た電荷はシリコン基板５で再結合する。そ
の結果ポテンシヤル井戸にはムラのない一様なバイアス
電荷が残留する。次にφ，，φ１２に高い電圧を、また
φ１３，φ４にさらに低い電圧を与えると、φ３，φ４
の電極下にあつた電荷は両隣りのφ１１，φ２下に分配
されて、第３図ｅに示すようにφ１１，φ２下に等量の
バイアス電荷が形成される。

その後光電変換のための光蓄積が行なわれる。第４図は
第３図に示したポテンシヤル井戸の変化を実現するため
にバイアス電荷注入部１、感光部２、蓄積部３に与える
電圧波形である。

本動作は垂直ブランキング期間内に行なうことが必要で
ある。フレーム転送期間Ａにおいて先ず入力ゲートＧ１
に高い電圧を与えてゲートを開き感光部３のφ，φＩに
充分な電荷が貯めこまれる。

次いで期間Ｂでは感光部３の４電極を一様に高い電圧に
して、転送方向の電荷ムラをなくす。このときに入力ゲ
ートＧ１と蓄積部のφＳ３，φＳ４の電圧をアキユーム
レーシヨンが生じる電圧まで下げておきガード効果を高
める。（第４図ｃで、点線７で示すレベル以下になると
アキユームレーシヨンが生ずる。）そして期間Ｃでは感
光部３の４電極は一様に低い電圧Ｖｂｃに設定されポテ
ンシヤル井戸は一様に押し上げられて、余分の電荷をポ
テンシヤル井戸から基板へ溢れ出させ、再結合によつて
消滅させる。このとき入力ゲートＧ１と蓄積部φＳ３，
φＳ４のガードは期間Ｃのままとしておくことが重要で
ある。（第４図Ｊ，ｋにおいて、点線８，９で示すレベ
ル以下になるとアキユームレーシヨンが生ずる。）その
後φ１１，φ１２を高い電圧に設定し、φ１３，φ１４
をさらに低い電圧に設定してφ，φ１下のみに等量のバ
イアス電荷量を残留させる。この方式では期間Ａ，Ｂ，
Ｃの合計は垂直ブランキング時間１２５０μＳ以内に動
作を完了する必要がある。

まず期間Ａの設定であるが、これはフレーム転送周波数
の時間とフレーム転送回数の積によつて決まる。発明者
の実１験では前述した５１２（）Ｘ３４Ｏ（Ｈ）画素フ
レーム転送方式ＣＣＤでの場合、フレーム転送周波数を
５００ＫＨｚにしても解像度劣化がないことが明らかに
なつている。したがつて期間Ａは２μＳ×２５６回＝５
１２μＳになる。次に期間Ｂの設定はフレーム転送周波
数の１クロツクでも良いが動作の安定性を考えて５０μ
Ｓとする。そして押し上げ期間Ｃの設定は余分な電荷の
再結合に必要な時定数によるが、この時定数は５００μ
Ｓ以上あれば良いことが実験値より求められた。したが
つて期間Ａ，Ｂ，Ｃの合計はＡ：５１２μＳ＋Ｂ：５０
μＳ＋Ｃ：５００μＳ＝１０６２μＳになる。この値は
垂直ブランキング期間１２５０ＩｔＳより少ない値であ
るので本方式では実現できる。この方式におけるバイア
ス電荷量の制御は押し上げ電圧Ｖｂｃによつて得られる
。

なお第３図、第４図では、φＩ，φ下のみに電荷を残留
させているが、次のフイルドではφ１３，φ１４下のみ
に残留させるようにすることは言うまでもない。以上説
明したように本発明は予め必要量以上の電荷をポテンシ
ヤル井戸に貯えておき、その後ポテンシヤル井戸を押し
上げると同時に、余分な電荷が入力ゲート側、ならびに
蓄積部側に流れでないようにし、余分な電荷をすべて基
板との再結合によつて捨て、押し上げた結果ポテンシヤ
ル井戸内に残留する電荷をバイアス電荷として用いるよ
うにしたものである。

従つて本発明によれば、ポテンシヤル井戸を押し上げて
余分のバイアス電荷を溢れ出させる操作によつて、各電
極下の電荷量を場所的にムラなく一様にすることができ
る。従つてバイアス電荷のムラによる縦じま、シエーデ
イングなどの問題が解決され、小さい入力光量において
もＳ／Ｎの良い出力像が得らへ固体撮像装置の高感度が
達成できる。また本発明によつて、フレーム転送方式Ｃ
ＣＤにおいて発生する垂直スミア一（スーパーポーズ現
象とも呼ばれている）を大幅に軽減させる効果もある。

本発明は上記実施例に限定されるものではない。

第５図及び第６図は本発明の他の実施例で、第５図はポ
テンシヤル井戸とバイアス電荷の関係を示し、第６図は
第５図に示す場合の４相駆動の電圧パルスを示す。この
方法は第３図ないし第４図で行なつた、入力ゲートＧ１
と蓄積部を電荷の押し上げ期間アキユームレーシヨンに
して電荷の流出を防止することをやめて、感光部２の任
意（第５図の場合φＩとφＩになる）の２転送電極を電
荷の押し上げ期間アキユームレーシヨンにし、余分な電
荷のホールとの再結合を効率良く行なわせる方法である
。この方法での動作を説明する。先ず電荷の入力を行な
うがこれは第３図で示した方法と同様に入力ゲートを開
いて多量の電荷を注入する。そしてφＩ，φはバイアス
電荷必要量になるよう１２ＶｂＣの電圧を与える。

その時φ１３，φ４はアキユームレーシヨン状態となる
電圧を与える。したがつて余分な電荷は隣接したアキユ
ームレーシヨン状態になつている電極へ流れてホールと
再結合し、Ｖｂｃを与えた電極下には一様なバイアス電
荷が残留する。次に通常の光蓄積動作になるようφ１１
，φ１２にはＶｂＣより高い電圧を与え、φ１３，φ１
４はアキユームレーシヨンのままとする。第６図はこの
動作を実現するための各電極へ与える電圧ないしクロツ
クパルスである。（本図Ｅ，ｆにおいて点線１０，１１
のレベル以下でアキユームレーシヨンが生ずる。）この
方法では第４図で行なつた入力ゲートＧ１と、蓄積部３
のガードが必要なく、入力ゲートＧ１へは直流バイアス
を与えるのみで良い利点がある。しかし第３図、第４図
で説明した方法よりシエーデイングが劣化することが実
験によつて確かめられた。また第５図、第６図の変形例
として第７図ないし第８図に示す、感光部２の１電極を
押し上げ期間アキユームレーシヨンする方法もある。

第７図はポテンシヤルウエルの変化で、第８図は第７図
を実現するための駆動波形である。この動作は第５図、
第６図と同様に達成できる。第５図、第６図では残留バ
イアス電荷電極をφ１１，φ１２としたがこの組み合わ
せは（φ１３，φ４），（φ１，φ３），（φ２，φ４
），（φ１，φ４），（φ２，φ１３）が考えられいず
れの場合においても同様の効果が期待できる。

また、第７図、第８図での残留バイアス電荷電極はφ１
，φ２，φ１，としたがこの組合わせは（φＩ，・φ１
３，φ１４）（φ１１・φ１３・φ１４）が考えら法い
ずれの場合においても同様な効果が期待できる。

また、感光部の１電極にバイアス電荷を貯め、他の３電
極をアキユームレーシヨンにしても同様の効果が得られ
ることは言うまでもない。また、いままでの説明ではバ
イアス電荷の入力をフレーム転送期間入力ゲートＧ１を
開いて行なつていたが、別の方法として第４図Ｂの期間
に入力ゲートＧ１を開いてバイアス電荷を入力しても良
い。

さらに入力ゲートを開閉するかわりに入力ダイオードＳ
の動作点を変化させてバイアス電荷を入力させても良い
ことは明らかである。またバイアス電荷量を決める電圧
Ｖｂｃは一定値に固定されることはなく、高い電圧から
順次ステツプ状に低い電圧Ｖｂｃになるように与えても
良い。また、パルス状に高い電圧、低い電圧Ｖｂｃとな
るように与えても良く、低い電圧をパルスの初期の期間
はＶｂｃより少し高めにして順次Ｖｂｃになるようにし
てもよい。また、アキユームレーシヨン状態を得るため
Ｖｂｃを与える期間基板電圧を正にしてもよい。

以上の実施例、変形例は表面チヤネル形で説明したが、
埋め込みチヤネル形にも応用できることは明らかであり
、インターライン方式にも応用でき、さらに本発明はＣ
ＣＤに限らず固体撮像装置に用いられる各種の電荷転送
素子のバイアス電荷形成法に適用できる。

【図面の簡単な説明】

第１図は二次元電荷転送素子における垂直解像度特性を
示し、バイアス電荷を加えたときの特性改善例である。

Claims (1)

【特許請求の範囲】
1. １ 半導体基板上に絶縁体層を介して複数の転送電極が
   形成されてなる電荷転送素子において、前記転送電極に
   光蓄積パルスを印加する前に、バイアス電荷注入部の入
   力ゲート電極に印加する電圧を制御して前記転送電極下
   のポテンシャル井戸に必要量以上のバイアス電荷を電気
   的に注入せしめ、その後前記ポテンシャル井戸の底を押
   し上げると同時に前記入力ゲート電極もしくは前記転送
   電極のうちの所定の電極をアキュムレーション状態にす
   ることにより余分のバイアス電荷を実質的に前記バイア
   ス電荷注入部へ戻すことなく、前記基板中へ溢れ出させ
   、その後残留バイアス電荷を光蓄積を行う転送電極下の
   ポテンシャル井戸に等配分するようにしたことを特徴と
   する電荷電送素子におけるバイアス電荷形成方法。