JPS6117152B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は電荷転送形エリアイメージセンサに
係り、特にブルーミング抑止機能を有する新規な
電荷転送形エリアイメージセンサに関する。

電荷転送形エリアイメージセンサとして、フレ
ーム・トランフア方式のものとインタライン・ト
ランスフア方式のものとがあるが、共に強い入射
光に対するブルーミング現象を抑止するには、過
剰電荷除去手段を設ける必要がある。第１図は上
記過剰電荷除去手段として、感光画素に近接して
オーバーフロードレインを設けた、従来のインタ
ライン方式の電荷転送形エリアイメージセンサの
パターン平面図である。図において１はｐ形半導
体基板、２ａ〜２ｄ，３ａ〜３ｄ，４ａ〜４ｄ，
５ａ〜５ｄはそれぞれ４個を１列にして４列分が
配列された例えばフオトダイオード構造の感光画
素、６ａ〜６ｄは上記各列の感光画素に隣接して
配置された列方向シフトレジスタ、７はこの列方
向シフトレジスタ６ａ〜６ｄと直交する方向に設
けられた行方向シフトレジスタ、８ａ〜８ｄは上
記各列の感光画素の各列方向シフトレジスタ６ａ
〜６ｄと反対側に隣接して配置されたオーバーフ
ロー制御電極、９ａ〜９ｄはこれら各オーバーフ
ロー制御電極８ａ〜８ｄに隣接して配置されたｎ
⁺型のオーバーフロードレイン、１０は行方向シ
フトレジスタ７に設けられた電荷出力端子であ
る。なお図示はしないが、各感光画素２，３，
４，５以外の部分は光シールド膜で覆われてお
り、各感光画素部分にのみ光が照射されるように
なつている。

上記のような構成でなる従来のセンサにおい
て、光を一定期間照射すると、各感光画素２，
３，４，５には入射光強度に比例した信号電荷が
発生し、この信号電荷は各感光画素にそれぞれ蓄
積される。次に上記信号電荷は、列方向シフトレ
ジスタ６ａ〜６ｄにそれぞれ転送され、さらに行
方向シフトレジスタ７を介して順次電荷出力端子
１０から出力される。一方、強い光が照射された
場合に発生する過剰電荷は、所定の電位に設定さ
れた各オーバーフロー制御電極８ａ〜８ｄ下に形
成されている電位障壁を越えて各オーバーフロー
ドレイン９ａ〜９ｄそれぞれに流出する。この結
果、過剰電荷は除去されるので、ブルーミング現
象は抑止される。

しかしながら上記従来のセンサには次のような
欠点が存在する。

各感光画素列に対してオーバーフロー制御電
極およびオーバーフロードレインを設ける必要
があるため、集積度を大きくすることができ
ず、この結果、高い解像度を得ることが困難で
ある。

各感光画素に発生する過剰電荷は、各オーバ
ーフロードレインに流出するから、この過剰電
荷によるブルーミング現象は抑止される。しか
しながら、半導体基板１の内部で発生する電荷
は、拡散効果によつてその一部は列方向レジス
タへ流入するので、強いスポツト状の入射光が
あると、この列方向シフトレジスタへのもれ電
荷により表示画面上に垂直の白線が発生する。
そしてこの白線は画質を極めて劣化させる一種
のブルーミング現象（スミヤ現象）となる。

この発明は上記のような事情を考慮してなされ
たものであり、その目的とするところは、集積度
を高くすることによつて解像度を向上させること
ができると共に、半導体基板の内部で発生する電
荷によるブルーミング現象を減少させることがで
きる電荷転送形エリアイメージセンサを提供する
ことにある。

以下図面を参照してこの発明の一実施例を説明
する。第２図はこの発明に係る電荷転送形エリア
イメージセンサを、４列４行の感光画素を有する
ものに実施した場合を示し、第２図ａは全体的な
パターン平面図、第２図ｂは同図ａのＡ−A′線
に沿う断面図、第２図ｃは同図ａのＢ−B′線に沿
う断面図、第２図ｄは同図ａのＣ−C′線に沿う
断面図、第２図ｅは同図ａのＤ−D′線に沿う断
面図、第２図ｆは同図ａのＥ−Ｅ線に沿う断面図
である。図において１１はｐ形の半導体基板、１
２ａ〜１２ｄ，１３ａ〜１３ｄ，１４ａ〜１４
ｄ，１５ａ〜１５ｄはそれぞれ４個を１列にして
４列分が配列されたｎ形島状半導体領域であり、
この各領域は上記ｐ型の半導体基板１１と共に感
光画素となるフオトダイオードを構成している。
そして上記各列の島状半導体領域（以下これを便
宜上感光画素と呼ぶ）１２，１３，１４，１５に
並行して、各転送電極１６，１７，１８，１９，
２０からなる列方向シフトレジスタ２１，２２，
２３，２４それぞれが設けられる。また、上記各
列方向シフトレジスタ２１〜２４の終端の転送電
極２０に続いて、それぞれ２個の蓄積電極２５，
２６と１個のボトムゲート２７が設けられ、さら
に上記各列方向シフトレジスタ２１〜２４と直交
する方向において上記各ボトムゲート２７と隣接
して、転送電極３１ａ，３１ｂ，３２ａ，３２
ｂ，３３ａ，３３ｂ，３４ａ，３４ｂ，３５ａ，
３５ｂ，３６ａ，３６ｂ，３７ａ，３７ｂ，３８
ａ，３８ｂが順次配列されかつまた端部に位置す
る転送電極３１ａに隣接して出力部３９が設けら
れた行方向シフトレジスタ４０が設けられてい
る。そして上記各列方向シフトレジスタ２１〜２
４の終端の転送電極２０に隣接して、各制御ゲー
ト２８が、またこれら各制御ゲート２８に隣接し
てｎ⁺形島状半導体領域からなるドレイン２９が
それぞれ設けられている。

一方、上記各列方向シフトレジスタ２１〜２４
において、同一列に配置された転送電極１６，１
７，１８，１９，２０どうしが結線され、ここに
列方向シフトレジスタ駆動回路３０から出力され
る駆動パルスφ_１，φ_２，φ_３，φ_４，φ_５それ
ぞれが供給される。また、上記蓄積電極２５，２
６のすべてが結線され、ここに上記列方向シフト
レジスタ駆動回路３０から出力される駆動パルス
φ_６が供給される。さらに上記ボトムゲート２７
どうしおよび上記制御ゲート２８どうしがそれぞ
れ結線され、ボトムゲート２７、制御ゲート２８
には、上記列方向シフトレジスタ駆動回路３０か
ら出力される駆動パルスφ_７，φ_dそれぞれが供
給される。またさらに、上記行方向シフトレジス
タ４０において、転送電極３２ａ，３２ｂ，３４
ａ，３４ｂ，３６ａ，３６ｂ，３８ａ，３８ｂど
うしおよび３１ａ，３１ｂ，３３ａ，３３ｂ，３
５ａ，３５ｂ，３７ａ，３７ｂどうしそれぞれが
結線され、一方にはクロツクパルスφ_r1が他方に
はφ_r2がそれぞれ供給される。そして上記ドレイ
ン２９どおしが結線され、ここに正極性の高い電
圧Ｖ_Dが印加される。

また、第２図ｂ〜同図ｆに示すように、列方向
シフトレジスタ２１〜２４、蓄積電極２５，２
６、ボトムゲート２７および行方向シフトレジス
タ４０それぞれの設置位置における半導体基板１
１の表面領域には、信号電荷の転送チヤネルを形
成するためのｎ型半導体領域４１が連続して設け
られている。さらに蓄積電極２５，ボトムゲート
２７、転送電極３１ｂ，３２ｂ，…３８ｂそれぞ
れの下面に位置するｎ型半導体領域４１の表面領
域には、信号電荷の転送方向を決定するための電
位障壁を形成するｐ形島状半導体領域４２が設け
られている。なお、図において４３はｐ⁺形のチ
ヤネル阻止領域、４４は光シールド膜、４５は絶
縁膜である。

さらに画素１２ａ〜１２ｄ，１３ａ〜１３ｄ，
１４ａ〜１４ｄ，１５ａ〜１５ｄそれぞれとｎ型
半導体領域４２との間には、第２図ｅに示すよう
に転送電極１６〜１９に覆われた半導体基板１１
の露出部分４６ａ〜４６ｄが設けられており、こ
れら各露出部分に対応した基板１１の表面部には
所定の電位障壁が形成されるようになつている。

第３図は前記列方向シフトレジスタ駆動回路３
０から出力される駆動パルスφ_１〜φ_７，φ_dお
よびクロツクパルスφ_r1，φ_r2の変化を示すタイ
ミングチヤートである。このうちφ_１〜φ_５は、
低レベル電圧V₁選択時電圧V₄、半選択時電圧
V₃、信号電荷転送電圧V₂（ただしV₁＜V₂＜V₃＜
V₄）の４つの電圧レベルを持ち、残りのφ_６，φ
_７，φ_d，φ_r1，φ_r2は低レベル電圧Ｖ_L、高レベ
ル電圧Ｖ_Hの２つの電圧レベルを持つ。

第４図ａ〜ｐは１つの列方向シフトレジスタ２
１から行方向シフトレジスタ４０に至る各部分に
おける電位の井戸と電荷の関係を示す分布状態
図、第５図ａ〜ｅは画素１２ｄと列方向シフトレ
ジスタ２１の１つの転送電極１９の部分における
電位の井戸と電荷の関係を示す分布状態図、第６
図ａ，ｂは転送電極２０、制御ゲート２８および
ドレイン２９部分における電位の井戸と電荷の関
係を示す分布状態図である。

次に、上記第３図ないし第５図を用いて、前記
第２図に示すセンサの動作を説明する。

まず第３図中の時刻t₁のとき、蓄積電極２６下
には、第４図ａに示すように、１フレーム前の第
１列第４行目の画素１２ａで蓄積された信号電荷
Q₁₄が蓄積されているものとする。このとき第１
列目第１行目の画素１２ｄに隣接して設けられて
いる列方向シフトレジスタ２１の、転送電極１９
に供給されている駆動パルスφ_４は半選択電圧
V₃のレベルとなつているため、このとき画素１
２ｄに隣接した基板１１の露出部分４６ｄにおけ
る電位障壁はV₃′となつている。そしてこのと
き、画素１２ｄに入射する光強度が大きく、過剰
に電荷が発生すれば、この過剰電荷Ｑ_eは第５図
ｄに示すように上記電位障壁V₃′を越えて転送電
極１９に形成されている電位の井戸へ流入する。
したがつて第４図ａには上記過剰電荷Ｑ_eが流入
した状態が示されている。

時刻t₂のとき、転送電極２０に供給されている
駆動パルスφ_５は半選択電圧V₃のレベル、およ
び制御ゲート２８に供給されている駆動パルスφ
_dは高レベル電圧Ｖ_Hにそれぞれなつているため、
この転送電極２０および制御ゲート２８下の電位
の井戸は第６図ａに示すようになる。この結果、
上記画素１２ｄで発生した過剰電荷Ｑ_eは、制御
ゲート２８下を通つてドレイン２９に排出され
る。

時刻t₃のとき、駆動パルスφ_１，φ_４が共に低
レベル電圧V₁となり、画素１２ａ，１２ｄに隣
接した露出部分４６ａ，４６ｄにおける電位障壁
は、第５図ａに示すように高いV₁′となる。この
結果、第１列第１行目の画素１２ｄでは信号電荷
Q₁₁が蓄積される。なおこの時刻t₃のときにも駆
動パルスφ_７は低レベル電圧Ｖ_Lになつているた
め、前記信号電荷Q₁₄は、第４図ｃに示すように
蓄積電極２６下の電位の井戸に蓄積されたままの
状態になつている。

時刻t₄のとき、転送電極１９に供給されている
駆動パルスφ_４は選択電圧V₄レベルとなるた
め、いままで第１列第１行目の画素１２ｄに蓄積
されていた信号電荷Q₁₁は、第５図ｂに示すよう
に列方向シフトレジスタ２１の転送チヤネルへす
なわち転送電極１９下の電位の井戸へ転送され
る。なお、電荷Ｑ_rは、信号電荷Q₁₁転送後におけ
る残留電荷である。一方、この時刻t₄のときに
は、駆動パルスφ_７が高レベル電圧Ｖ_Hとなるた
め、第４図ｄに示すように、ボトムゲート２７が
開いて、前記１フレーム前の第１列第４行目の画
素１２ａで蓄積された信号電荷Q₁₄が、このボト
ムゲート２７下を通つて行方向シフトレジスタ４
０の転送電極３２ａ下に転送される。なおこのと
き、図示はしないが、第２〜第４列の各１行目の
信号電荷が各列方向シフトレジスタ２２〜２４の
転送電極１９下へ転送されると共に、１フレーム
前の第２〜第４列の各４行目の信号電荷が転送電
極３４ａ，３６ａ，３８ａのそれぞれの下に転送
される。したがつてこの後、行方向シフトレジス
タ４０からは、クロツクパルスφ_r1，φ_r2に同期
して、第３図に示すように１フレーム前の各列の
第４行目の４つの信号電荷が順次出力される。

時刻t₅のとき、転送電極１９，２０に供給され
ている駆動パルスφ_１，φ_５が共に、転送電圧
V₂レベルとなる。このとき画素１２ｄに隣接し
た基板１１の露出部分４６ｄにおける電位障壁は
第５図ｅに示すように高いV₂′となり、また制御
ゲート２８は第６図ｂに示すように閉じているた
め、上記信号電荷Q₁₁は第４図ｅに示すように、
２つの転送電極１９，２０下にまたがつて形成さ
れている電位の井戸に蓄積された状態となる。一
方、この時刻t₅では、転送電極１６に供給されて
いる駆動パルスφ_１は半選択電圧V₃レベルとな
るため、画素１２ａに過剰電荷が発生すれば、こ
の過剰電荷Ｑ_eは第４図ｅに示すように、転送電
極１６下に転送される。

時刻t₆のとき、蓄積電極２５，２６に供給され
ている駆動パルスφ_６が高レベル電圧Ｖ_Hとな
り、上記２つの転送電極１９，２０の下にまたが
つて存在していた信号電荷Q₁₁は、第４図ｆに示
すように蓄積電極２５下に転送される。一方、こ
の時刻t₆のとき、転送電極１７に供給されている
駆動パルスφ_２が、上記パルスφ_１と共に半選択
電圧V₃レベルとなるため、画素１２ａ，１２ｂ
に過剰電荷が発生すれば、この過剰電荷Ｑ_eは第
４図ｆに示すように、転送電極１６，１７下に転
送される。以下、第４図ｇ〜ｍに示すように、時
刻t₇〜t₁₃の期間では、駆動パルスφ_１〜φ_５が順
次、所定期間半選択電圧V₃レベルとなるため、
各画素１２ａ〜１２ｄで発生した過剰電荷は転送
チヤネルに転送され、この過剰電荷Ｑ_eは転送電
極２０下に向つて順次転送される。また時刻t₅〜
t₁₃の期間では半導体基板１１の内部で発生した
電荷が転送チヤネルに流入するため、上記過剰電
荷Ｑ_eは、本来の過剰電荷と上記基板１１の内部
で発生した電荷との和電荷になる。

時刻t₁₄のとき、転送電極１８に供給されてい
る駆動パルスφ_３は選択電圧V₄レベルとなるた
め、いままで各列の第２行目の画素１２ｃ，１３
ｃ，１４ｃ，１５ｃそれぞれに蓄積されていた信
号電荷が、各列方向シフトレジスタ２１，２２，
２３，２４の転送電極１８下へ転送される。な
お、第４図ｎには第１列目の画素１２ｃに蓄積さ
れていた信号電荷Q₁₂が転送電極１８下に転送さ
れた状態を示す。またこの時刻t₁₄のとき、ボト
ムゲート１７に供給されている駆動パルスφ_７は
高レベル電圧Ｖ_Hとなり、このボトムゲート２７
が開くため、前記第１列第１行目の信号電荷Q₁₁
が、このボトムゲート２７下を通つて行方向シフ
トレジスタ４０の転送電極３２ａ下に転送され
る。なお、この時、同時に第２〜第４列の第１行
目の信号電荷それぞれが、行方向シフトレジスタ
４０に転送される。したがつてこの後、行方向シ
フトレジスタ４０からは、クロツクパルスφ_r1，
φ_r2に同期して、第３図に示すように各列の第１
行目の４つの信号電荷が順次出力される。さらに
時刻t₈〜t₁₄の期間では、制御ゲート２８に供給さ
れている駆動パルスφ_dが高レベル電圧Ｖ_Hとなつ
ているため、この期間では第６図ａに示すように
前記過剰電荷Ｑ_eが、制御ゲート２８下を通つて
ドレイン２９に排出される。

時刻t₁₅のとき、転送電極１８，１９に供給さ
れている駆動パルスφ_３，φ_４が共に、転送電圧
V₂レベルとなる。したがつて、このとき、上記
信号電荷Q₁₂は第４図ｐに示すように、２つの転
送電極１８，１９の下にまたがつて形成されてい
る電位の井戸に蓄積された状態となる。以下、こ
の信号電荷Q₁₂は前記と同様にいつたん蓄積電極
２６下まで転送されここで蓄積され、そしてこの
電極２６下で信号電荷Q₁₂が蓄積されている期間
に、過剰電荷Ｑ_eが転送電極１６〜２０下を通つ
て順次転送され、最終的にドレイン２９に排出さ
れる。したがつて時刻t₁₆以後、行方向シフトレ
ジスタ４０からは、クロツクパルスφ_r1，φ_r2に
同期して、第３図に示すように各列の第２行目の
４つの信号電荷が順次出力される。さらにこれと
同様に、時刻t₁₇以後および時刻t₁₃以後、行方向
シフトレジスタ４０からは、クロツクパルスφ_r
１，φ_r2に同期して、第３図に示すように各列の
第３行目の４つの信号電荷および第４行目の４つ
の信号電荷がそれぞれ順次出力される。

以上の動作から明らかなように、本発明は画素
と転送チヤネルとの間の電位障壁を制御すること
により、信号電荷と過剰電荷とを分離して列方向
シフトレジスタで転送し、信号電荷を蓄積電極ま
で転送したら過剰電荷をドレインに排出するよう
にしたものである。すなわち、画素選択時には隣
接する転送電極に大きなレベルの電圧V₄が加わ
り、第５図ｂに示すように露出部４６ｄ下の電位
障壁V₄′は低くなるため、信号電荷が画素１２ｄ
から転送チヤネルへ転送される。また画素１２ｄ
に発生した電荷が蓄積されている期間の大部分
は、電圧V₃が印加された半選択の状態であり、
この状態のときにはV₄′よりも高い電位障壁V₃′と
なり、このV₃′レベルまでは信号電荷の蓄積が可
能である。そしてこのV₃′レベルを越えた電荷は
過剰電荷として転送チヤネルへ流出する。さらに
この過剰電荷が信号電荷を転送する電位の井戸に
流入しないように、信号電荷を転送する転送電極
には上記電圧V₃よりも小さな電圧V₂を印加し
て、電位障壁を高くしている。したがつて各画素
に蓄積できる最大電荷量Ｑ_MはＣ・（V₄′−V₃′）と
なり、飽和光強度Ｉ_MはＱ_M／Ｋ・Ｔ_fとなる。た
だしＣは各画素における容量すなわちｎ形島状半
導体領域１２ａ〜１２ｄ，１３ａ〜１３ｄ，１４
ａ〜１４ｄ，１５ａ〜１５ｄそれぞれとｐ型の半
導体基板１１との間の静電容量、Ｔ_fは１フレー
ムの時間、Ｋは画素の光−信号電荷変換係数であ
る。また信号電荷を転送する電位の井戸の通過に
2Tr（ただしTrはクロツクパルスφ_r1，φ_r2の周
期）かかるので、この間に発生した信号電荷量が
Ｃ・（V₃′−V₂′）を越えると、その過剰電荷が信
号電荷を転送する電位の井戸に流入することにな
り、一種のブルーミング現象が起きて不都合であ
る。この現象が起きないための最大入力光強度Ｉ
_BMは、Ｃ・（V₃′−V₂′）／2K・Trとなる。たとえ
ばV₃′−V₂′＝V₄′−V₃′，Ｔ_f＝20Trと仮定すれ
ば、Ｉ_BM＝10I_Mとなる。すなわち、飽和光強度の
10倍の光強度があつても、ブルーミング現象を抑
止することが可能である。

このように上記実施例によれば、従来のように
オーバフロードレインおよびオーバーフロー制御
電極を各感光画素列に隣接して配置する必要がな
いので、感光画素の集積度を向上させることがで
き、したがつて同一チツプサイズのものであれ
ば、解像度は従来よりも大幅に向上する。また基
板１１の内部で発生した電荷によるブルーミング
現象を大幅に減少させることができる。これにつ
いて詳しく説明すると、基板１１内部で発生した
電荷が１フレーム期間内に列方向シフトレジスタ
の転送チヤネルに流入する全量をＱ_SBとすると、
従来では１フレーム期間中に出力される信号電荷
の回数は16回であるから、一回に出力される信号
電荷に含まれるブルーミング成分すなわち過剰電
荷量は平均Ｑ_SB／16となる。ところが、上記実施
例においては、電圧V₂が印加され信号電荷が転
送されている転送電極の下に流入する電荷のみが
ブルーミング成分であり、電圧V₃が印加されて
いる転送電極の下に流入する電荷はドレインに排
出される。したがつて、ブルーミング成分はおよ
そ（Ｑ_SB／16）×（Tr／3.5Tr）＝Ｑ_SB／56とな
り、従来よりも約1/4ブルーミング成分が減少
し、これによりブルーミング現象を大幅に減少さ
せることができる。

第７図は前記第２図中の列方向シフトレジスタ
駆動回路３０の、パルスφ_１〜φ_５発生部分の一
回路構成例を示し、また第８図はここで用いられ
る各信号のダイミングチヤートである。第７図に
おいて、５１，５２は入力信号D₁，D₂それぞれ
をクロツクパルスφ_cに同期して順次シフトする
シフトレジスタ、５３〜６２はこの両シフトレジ
スタ５１，５２の各一方の出力をゲート入力とす
る対をなすMOSトランジスタであり、このうち
トランジスタ５４，５６，５８，６０，６２の各
ドレインにはV₀レベルが、トランジスタ５３，
５７，６１の各ドレインにはV₅〜V₆（V₅＜V₂，
V₆＞V₄）の振幅を持つパルス入力信号A₀が、トラ
ンジスタ５５，５９のドレインにはV₅〜V₆の振
幅を持つパルス入力信号Ａ_Eがそれぞれ与えられ
る。また図において６３〜６７はその一端にそれ
ぞれV₃レベルが与えられる抵抗である。

このような構成において、シフトレジスタ５１
に入力された信号D₁はクロツクパルスφ_cの１周
期Ｔ毎、順次シフトされて、MOSトランジスタ
５３，５５，５７，５９，６１が順次オンされ
る。一方、もう一つのシフトレジスタ５２に入力
された信号D₂も、クロツクパルスφ_cの１周期Ｔ
毎、順次シフトされて、MOSトランジスタ５
４，５６，５８，６０，６２が順次オンされる。
したがつて、各対をなすMOSトランジスタ５３
と５４，５５と５６，５７と５８，５９と６０，
６１と６２の両方のゲート入力信号が共に低レベ
ルのとき、φ_１〜φ_５の出力はそれぞれV₃レベ
ルとなる。また各一方のMOSトランジスタ５
３，５５，５７，５９，６１のゲート入力信号が
高レベルのとき、φ_１〜φ_５の出力は、抵抗６３
〜６７それぞれとV₃レベルおよびオン状態にあ
るMOSトランジスタ５３，５５，５７，５９，
６１とV₅レベルとによつて定まるV₂レベルとな
る。さらに各他方のMOSトランジスタ５４，５
６，５８，６０，６２のゲート入力信号が高レベ
ルのとき、φ_１〜φ_５の出力は、抵抗６３〜６７
それぞれとV₃レベルおよびオン状態にあるMOS
トランジスタ５４，５６，５８，６０，６２と
V₀レベルとによつて定まるV₁レベルとなる。さ
らにまた、MOSトランジスタ５３，５５，５
７，５９，６１がオン状態にあるときに、信号
A₀またはＡ_EがV₆レベルになると、φ_１〜φ_２の
出力はそれぞれV₄レベルとなる。このようにし
て第３図に示す駆動パルスが得られる。

また、この発明をたとえば標準テレビ撮像方式
の固体イメージセンサに適用する場合には、ブル
ーミング抑止特性がさらに向上するという利点が
あり、以下これについて詳しく説明する。いま行
方向にＮ個、列方向にＭ個の感光画素の配列があ
り、かつ信号電荷Ｑ_sを転送する場合には第９図
に示すように、連続する２つの転送電極下に形成
された電位の井戸で転送し、その前後に電位障壁
を形成するべく低レベル電圧V₁を印加したそれ
ぞれ２つの転送電極があり、他の転送電極には高
レベルの電圧V₅が印加されている場合を考え
る。なお、前記と同様に画素に蓄積できる最大電
荷量Ｑ_MはＣ・（V₄′−V₃′），飽和光強度Ｉ_MはＱ
_M／Ｋ・Ｔ_fとする。このとき、過剰電荷が信号電
荷を転送している転送チヤネルの部分に流入しな
い最大光強度Ｉ_BMは、Ｃ・（V₃′−V₂′）＝2K・Ｔ
_r・Ｉ_BMであり、Ｍ，Ｎは共に500程度の数とすれ
ば、近似的にＴ_f＝Ｍ・Ｎ・Ｔ_rとなり、さらに
V₃′−V₂′＝V₄′−V₃′に設定すれば、Ｉ_BMはＭ・
Ｎ・Ｉ_M／２となる。したがつてＭ＝Ｎ＝500とす
れば、Ｉ_BM＝125000I_Mとなり、実用上、従来のよ
うにオーバーフロードレインを設けた場合と同様
になる。さらに基板１１内で発生した電荷による
ブルーミング成分は、従来では平均してＱ_SB／
Ｍ・Ｎであるのに対し、この発明では近似的に
2Q_SB／M²Nとなる。すなわちこの発明によるセ
ンサでは従来のものの1/250（ただしＭ＝Ｎ＝500
となる。このようにこの発明は、感光画素数が比
較的多い場合に特性が向上し、その利点が十分に
発揮されるものである。

なお、この発明は上記した実施例に限定される
ものではなく次のような種々の変形が可能であ
る。

ｐ形の半導体基板１１の代りにｎ形のものを
用いること。

感光画素としてフオトダイオードの代りに、
絶縁膜を介して設けた透明電極構造またはフオ
トダイオードに近接して信号電荷蓄積用の電極
を設けた構造のものを用いること。

行方向シフトレジスタとして、２相のクロツ
クパルスφ_r1，φ_r2で駆動するものの代りに、
単相、３相、４相のクロツクパルスで駆動する
CCD方式あるいはBBD方式のものを用いるこ
と。

基板１１の露出部分４６ａ〜４６ｄの表面
に、しきい値電圧を制御するために不純物をた
とえばイオン注入法によつて注入すること。

各列方向シフトレジスタ２１〜２４に対して
それぞれ複数相の蓄積電極２５，２６を設け、
各複数行分の信号電荷をここで予め蓄積してお
くこと。

転送チヤネルとしてｎ形半導体領域４１が埋
め込まれた埋め込みチヤネル形の代りに、表面
チヤネル形を採用すること。

列方向シフトレジスタ駆動回路３０の回路構
成および駆動パルスφ_１〜φ_７，φ_dの波形と
して他のものを用いること。

過剰電荷の転送は第９図に示すように多数の
転送電極下に広がつた状態で行なう代りに、第
１０図に示すように多数の電位の井戸内に分割
して行なうこと。

以上説明したようにこの発明に係る電荷転送形
エリアイメージセンサは、集積度を高くすること
ができまたこれによつて解像度を向上させること
ができると共に、半導体基板の内部で発生する電
荷によるブルーミング現象を減少させることがで
きる。

【図面の簡単な説明】

第１図は従来のインタライン方式の電荷転送形
エリアイメージセンサのパターン平面図、第２図
ａ〜ｆはこの発明の一実施例を示すものであり、
第２図ａは全体的なパターン平面図、第２図ｂは
同図ａのＡ−A′線に沿う断面図、第２図ｃは同
図ａのＢ−B′線に沿う断面図、第２図ｄは同図ａ
のＣ−C′線に沿う断面図、第２図ｅは同図ａの
Ｄ−D′線に沿う断面図、第２図ｆは同図ａのＥ
−E′線に沿う断面図、第３図は上記実施例で使
用される各パルス信号のタイミングチヤート、第
４図ａ〜ｐ、第５図ａ〜ｅおよび第６図ａ，ｂは
それぞれ上記実施例を説明するための分布状態
図、第７図は上記第２図中の列方向シフトレジス
タ駆動回路の一例を示す構成図、第８図は上記駆
動回路で使用される各信号のタイミングチヤー
ト、第９図および第１０図はそれぞれこの発明を
説明するための分布状態図である。 １１……ｐ形の半導体基板、１２，１３，１
４，１５……ｎ形島状半導体領域（感光画素）、
１６，１７，１８，１９，２０，３１，３２，３
３，３４，３５，３６，３７，３８……転送電
極、２１，２２，２３，２４……列方向シフトレ
ジスタ、２５，２６……蓄積電極、２７……ボト
ムゲート、２８……制御ゲート、２９……ドレイ
ン（ｎ⁺形島状半導体領域）、３０……列方向シフ
トレジスタ駆動回路、３９……出力部、４０……
行方向シフトレジスタ、４１……ｎ型半導体領
域、４２……ｐ形島状半導体領域、４３……ｐ⁺
形のチヤネル阻止領域、４４……光シールド膜、
４５……絶縁膜、５１，５２……シフトレジス
タ、５３，５４，５５，５６，５７，５８，５
９，６０，６１，６２……MOSトランジスタ、
６３，６４，６５，６６，６７……抵抗。

Claims (1)

1. 【特許請求の範囲】 １ 入射光強度に応じた信号電荷を発生し、蓄積
   する感光画素を列方向および行方向に二次元に配
   列してなる感光部と、 この感光部の各感光画素列に並行して設けら
   れ、電荷を転送チヤネルに沿つて一定方向に転送
   する各複数の転送電極が設けられた複数の列方向
   シフトレジスタと、 上記感光部における感光画素行を順次選択し、
   選択された行の各画素に予め蓄えられている信号
   電荷を上記各列方向シフトレジスタに転送する手
   段と、 上記各列方向シフトレジスタで転送された信号
   電荷を一時的に蓄積する電荷蓄積手段と、 上記各列方向シフトレジスタに隣接して設けら
   れ、これら各列方向シフトレジスタで転送された
   電荷を排出するための複数の制御ゲートおよびド
   レインと、 上記電荷蓄積手段で蓄積された一つの画素行分
   の信号電荷を並列−直列変換して順次出力する行
   方向シフトレジスタと、 上記列方向シフトレジスタの転送チヤネル内に
   上記信号電荷を保持しつつ転送するための電位の
   井戸および上記感光画素で発生する過剰電荷並び
   に上記転送チヤネルに流入しスミア現象発生の原
   因となる電荷からなる不要電荷を保持しつつ転送
   するための電位の井戸とを同時に形成させ、かつ
   上記信号電荷を上記電荷蓄積手段に転送させると
   ともに上記不要電荷は上記制御ゲートを介して上
   記ドレインから排出させる制御手段と を具備したことを特徴とする電荷転送形エリア
   イメージセンサ。 ２ 前記制御手段は、前記感光部の所定の感光画
   素行の選択から次の感光画素行の選択の期間に各
   感光画素行を少なくとも１回だけ半選択すること
   により、この半選択された行の各画素から過剰電
   荷を前記各列方向シフトレジスタに転送するよう
   に制御することを含む特許請求の範囲第１項に記
   載の電荷転送形エリアイメージセンサ。