JPS5928067B2 - 電荷結合装置 - Google Patents
電荷結合装置Info
- Publication number
- JPS5928067B2 JPS5928067B2 JP55126793A JP12679380A JPS5928067B2 JP S5928067 B2 JPS5928067 B2 JP S5928067B2 JP 55126793 A JP55126793 A JP 55126793A JP 12679380 A JP12679380 A JP 12679380A JP S5928067 B2 JPS5928067 B2 JP S5928067B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- charge
- electrodes
- input section
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は電荷結合装置とくに電極構造を簡易化した電荷
結合装置に関するものである。
結合装置に関するものである。
光電変換素子と電荷転送素子（以下ＣＴＤと略記する）
とを同一の半導体基板に集積した撮像素子が近年提案さ
れた。
とを同一の半導体基板に集積した撮像素子が近年提案さ
れた。
このような撮像素子は通常光電変換素子の一行につき１
系統もしくは２系統のＣＴＤが付属しているとともに、
光電変換素子群とＣＴＤとの間に少なくとも１個のゲー
ト電極が存在している。とくに撮像対象物からの入射光
が微弱な場合、すなわち暗い撮像対象物を撮像する場合
に用いる撮像装置においては光電変換素子群とＣＴＤと
の間に入力ゲート電極、蓄積ゲート電極、移転（Ｔｒａ
ｎｓｆｅｒ）ゲート電極の３種の電極が存在し、これら
のゲート電極はたがいに異なる電位をとらなければなら
ないし、またＣＴＤの転送電極とも電気的に独立してい
なければならない。このため電圧印加用母線の数が多く
なるが、さらに各光電変換素子の各行につき１系統ずつ
付属するゲート電極および転送電極の相互接続のための
配線が必要となるため配線層のパターンが大幅に複雑化
し、多くの場合上記相互接続用配線が電極と立体交叉す
るようになる。こうなると製作工程が大幅に繁雑化する
にとどまらず、パルスを伝送する配線が電極と立体交叉
すれば該電極にパルスが誘導されて、装置の動作に悪影
響を及ぼすという問題点がある。とくに入力ゲート電極
は充分に安定した電位に保たれていなければならないた
め、上述のようなパルス誘導は極力防止しなければなら
ない。
系統もしくは２系統のＣＴＤが付属しているとともに、
光電変換素子群とＣＴＤとの間に少なくとも１個のゲー
ト電極が存在している。とくに撮像対象物からの入射光
が微弱な場合、すなわち暗い撮像対象物を撮像する場合
に用いる撮像装置においては光電変換素子群とＣＴＤと
の間に入力ゲート電極、蓄積ゲート電極、移転（Ｔｒａ
ｎｓｆｅｒ）ゲート電極の３種の電極が存在し、これら
のゲート電極はたがいに異なる電位をとらなければなら
ないし、またＣＴＤの転送電極とも電気的に独立してい
なければならない。このため電圧印加用母線の数が多く
なるが、さらに各光電変換素子の各行につき１系統ずつ
付属するゲート電極および転送電極の相互接続のための
配線が必要となるため配線層のパターンが大幅に複雑化
し、多くの場合上記相互接続用配線が電極と立体交叉す
るようになる。こうなると製作工程が大幅に繁雑化する
にとどまらず、パルスを伝送する配線が電極と立体交叉
すれば該電極にパルスが誘導されて、装置の動作に悪影
響を及ぼすという問題点がある。とくに入力ゲート電極
は充分に安定した電位に保たれていなければならないた
め、上述のようなパルス誘導は極力防止しなければなら
ない。
そこで入力ゲート電極と配線との交叉を無くしようとす
ると配線層パターンに無理が生じ、また交叉させてもそ
の影響を極力少なくしようとして入力ゲート電極の形状
をあまりに細密化すると該電極の伝達コンダクタンスが
低下して見掛け上量子効率が低下したかのごとくなると
いうような問題を生ずる。本発明は前述の問題を解決し
たもので、転送電極の少なくとも一部とその前段のゲー
ト電極とを常に同電位に保ちながら電荷堰の形状および
電極下の基板表層の電位制御によつて正常な読み出し動
作を行うことを可能とした新規な電荷結合装置を提供せ
んとするものである。
ると配線層パターンに無理が生じ、また交叉させてもそ
の影響を極力少なくしようとして入力ゲート電極の形状
をあまりに細密化すると該電極の伝達コンダクタンスが
低下して見掛け上量子効率が低下したかのごとくなると
いうような問題を生ずる。本発明は前述の問題を解決し
たもので、転送電極の少なくとも一部とその前段のゲー
ト電極とを常に同電位に保ちながら電荷堰の形状および
電極下の基板表層の電位制御によつて正常な読み出し動
作を行うことを可能とした新規な電荷結合装置を提供せ
んとするものである。
以下図面を用いて本発明の一実施例について詳細に説明
する。
する。
第１図は本発明の一実施例における不純物ドープ層の平
面的パターンを示したもので、便宜上基板はｐ型シリコ
ンであるとする。
面的パターンを示したもので、便宜上基板はｐ型シリコ
ンであるとする。
理解し易くするため本図において不純物ドープがなされ
た部位に斜線を施し、後述する電極等は除去した状態を
示した。なお第１図においては装置の一部だけを示して
いるが、図からも明らかなようにパターンはすべてＸ，
ｙ両方向に周期性を有しているから、任意の面積に亘つ
て同一パターンを周期的に配列することができ、単位パ
ターンの数に格別の制限はない。第１図において小さい
正方形領域１，２，３，・・・・・・９は基板と逆の導
電型（すなわちｎ型）の島状領域で、信号電荷を発生す
る部分である。
た部位に斜線を施し、後述する電極等は除去した状態を
示した。なお第１図においては装置の一部だけを示して
いるが、図からも明らかなようにパターンはすべてＸ，
ｙ両方向に周期性を有しているから、任意の面積に亘つ
て同一パターンを周期的に配列することができ、単位パ
ターンの数に格別の制限はない。第１図において小さい
正方形領域１，２，３，・・・・・・９は基板と逆の導
電型（すなわちｎ型）の島状領域で、信号電荷を発生す
る部分である。
ゆえに従来の電荷結合装置と同様に上記逆導電型領域１
〜９をソース領域と呼ぶ。上記各ソース領域以外の不純
物ドープ領域はすべて基板と同一導電型であつて、ドナ
ーイオンをイオン注入法でドープすることにより形成さ
れたものである。
〜９をソース領域と呼ぶ。上記各ソース領域以外の不純
物ドープ領域はすべて基板と同一導電型であつて、ドナ
ーイオンをイオン注入法でドープすることにより形成さ
れたものである。
また細幅の部分１１，１２，１３はチヤンネルストツプ
（ＣｈａｎｎｅｌｓｔＯｐ）であつて、以下電荷堰と言
う。各電荷堰は文字“ｈ゛を縦方向に連結したものに類
似した形状を有している。そしてその垂直部分から逆Ｌ
字状に延びる鉤型電荷堰の中にソース領域１〜９が位置
していて入力部が区画されていることは図を一見すれば
明らかである。上記中間領域内にある不純物ドーブ層２
１，２２，２３，・・・・・・２６は電荷堰および基板
に比べて低い不純物濃度を有する領域で、以下一時蓄積
領域と呼．８０また電荷堰１１と１２との間、および電
荷堰１２と１３との間にある不純物ドープ層３１，３２
，３３，・・・・・・３８は電荷転送の方向を決めるた
めに設けられたものであるから以下案内層と呼メち後述
するように各列において電荷は上記案内層を番号順にた
どるように転送される。これら各案内層３１〜３８もま
た電荷堰１１〜１３に比し低不純物濃度である。つぎに
第２図に本実施例による電荷転送装置の電極形状を含め
た平面構成を示す。この第２図において前述の不純物ド
ープ領域は斜線を付して示されている。第２図から一層
明らかなように、垂直方向の帯状電荷堰１１，１２，１
３の間に列チヤンネルが定められ、各列チヤンネルの中
には、前述のソース領域１，２・・・９を逆Ｌ字状に囲
む鉤型電荷堰１１ａ，１２ａ，１３ａによつて入力部１
１ｂ，１２ｂ，１３ｂが区画されている。
（ＣｈａｎｎｅｌｓｔＯｐ）であつて、以下電荷堰と言
う。各電荷堰は文字“ｈ゛を縦方向に連結したものに類
似した形状を有している。そしてその垂直部分から逆Ｌ
字状に延びる鉤型電荷堰の中にソース領域１〜９が位置
していて入力部が区画されていることは図を一見すれば
明らかである。上記中間領域内にある不純物ドーブ層２
１，２２，２３，・・・・・・２６は電荷堰および基板
に比べて低い不純物濃度を有する領域で、以下一時蓄積
領域と呼．８０また電荷堰１１と１２との間、および電
荷堰１２と１３との間にある不純物ドープ層３１，３２
，３３，・・・・・・３８は電荷転送の方向を決めるた
めに設けられたものであるから以下案内層と呼メち後述
するように各列において電荷は上記案内層を番号順にた
どるように転送される。これら各案内層３１〜３８もま
た電荷堰１１〜１３に比し低不純物濃度である。つぎに
第２図に本実施例による電荷転送装置の電極形状を含め
た平面構成を示す。この第２図において前述の不純物ド
ープ領域は斜線を付して示されている。第２図から一層
明らかなように、垂直方向の帯状電荷堰１１，１２，１
３の間に列チヤンネルが定められ、各列チヤンネルの中
には、前述のソース領域１，２・・・９を逆Ｌ字状に囲
む鉤型電荷堰１１ａ，１２ａ，１３ａによつて入力部１
１ｂ，１２ｂ，１３ｂが区画されている。
従つて各列チヤンネル中これら入力部を除く領域が垂直
転送部となる。一方本実施例において基板上に設けられ
る電極はすべて基板と絶縁され、水平方向に細長い帯状
をなしている。
転送部となる。一方本実施例において基板上に設けられ
る電極はすべて基板と絶縁され、水平方向に細長い帯状
をなしている。
すなわち各行の鉤型電荷堰の下部開放端に隣接して入力
部と転送部を連通するよう水平方向に延びる第１のゲー
ト電極１０１が設けられ、さらに各行の第１ゲート電極
間には同じく水平方向に延びる第２〜第５のゲート電極
が順次配設されている。各ゲート電極は入力部と転送部
を共通にカバーし、転送部においては第２および第４ゲ
ート電極１０２，１０４の下に前述の不純物ドープ領域
が対応し、かつ各電極幅は略等しく設定されている。ま
た入力部においては、第３ゲート電極１０３ａの下に不
純物ドープ領域が対応するようその電極幅が広げられ、
その分第２ゲート電極１０２ａの幅がせばめられている
。第４ゲート電極１０４ａは入力部のソース領域と第３
ゲート電極との間に延びており、第５ゲート電極１０５
ａはソース領域を避けるパターンで水平方向に配列され
ている。便宜上、入力部に対応した電極部分には副号ａ
を添えて示す。各行５本ずつのゲート電極は、同順位の
もの同志共通に接続してそれぞれ端子Ｚｌ，（／Ｔ，Ｓ
Ｇ，Ｇ，Ｚ２に導出されている。さて以上の構成におい
て、第３および第４ゲート電極１０３，１０４には端子
ＳＧ，ＩＧを通して常時所定の直流電圧を印加し、入力
部においては第４ゲート電極１０４ａ下よりも不純物を
ドープした第３ゲート電極１０３ａ下に深い井戸ができ
、転送部においては第３ゲート電極下よりも不純物をド
ープした第４ゲート電極下に深い井戸ができるようにし
てある。よつて各ソース領域４等で発生した電荷は入力
部の第４ゲート電極１０４ａ下の井戸を介して第３ゲー
ト電極１０３ａ下の井戸に一時蓄積されることになる。
所定の蓄積時間終了後上記第３ゲート電極下の井戸に溜
まつた電荷を各列チヤンネル転送部に移すのであるが、
これには第２ゲート電極１０２に端子Ｚｔから電圧を印
加してその下に深い井戸が生ずるょうにし、っいで第１
ゲート電極１旧にも端子Ｚ１から電圧を印加すれば、信
号電荷は入力部における第２ゲート電極１０２ａ下を通
つて第１ゲート電極１０１下の井戸内に移転する。
部と転送部を連通するよう水平方向に延びる第１のゲー
ト電極１０１が設けられ、さらに各行の第１ゲート電極
間には同じく水平方向に延びる第２〜第５のゲート電極
が順次配設されている。各ゲート電極は入力部と転送部
を共通にカバーし、転送部においては第２および第４ゲ
ート電極１０２，１０４の下に前述の不純物ドープ領域
が対応し、かつ各電極幅は略等しく設定されている。ま
た入力部においては、第３ゲート電極１０３ａの下に不
純物ドープ領域が対応するようその電極幅が広げられ、
その分第２ゲート電極１０２ａの幅がせばめられている
。第４ゲート電極１０４ａは入力部のソース領域と第３
ゲート電極との間に延びており、第５ゲート電極１０５
ａはソース領域を避けるパターンで水平方向に配列され
ている。便宜上、入力部に対応した電極部分には副号ａ
を添えて示す。各行５本ずつのゲート電極は、同順位の
もの同志共通に接続してそれぞれ端子Ｚｌ，（／Ｔ，Ｓ
Ｇ，Ｇ，Ｚ２に導出されている。さて以上の構成におい
て、第３および第４ゲート電極１０３，１０４には端子
ＳＧ，ＩＧを通して常時所定の直流電圧を印加し、入力
部においては第４ゲート電極１０４ａ下よりも不純物を
ドープした第３ゲート電極１０３ａ下に深い井戸ができ
、転送部においては第３ゲート電極下よりも不純物をド
ープした第４ゲート電極下に深い井戸ができるようにし
てある。よつて各ソース領域４等で発生した電荷は入力
部の第４ゲート電極１０４ａ下の井戸を介して第３ゲー
ト電極１０３ａ下の井戸に一時蓄積されることになる。
所定の蓄積時間終了後上記第３ゲート電極下の井戸に溜
まつた電荷を各列チヤンネル転送部に移すのであるが、
これには第２ゲート電極１０２に端子Ｚｔから電圧を印
加してその下に深い井戸が生ずるょうにし、っいで第１
ゲート電極１旧にも端子Ｚ１から電圧を印加すれば、信
号電荷は入力部における第２ゲート電極１０２ａ下を通
つて第１ゲート電極１０１下の井戸内に移転する。
すなわち電極１０２は移転ゲート電極に相当する。しか
るに移転ゲート電極１０２の、転送部の下の基板表面に
はドナーイオン注入による不純物ドープ領域があるため
この箇所に生ずる井戸はきわめて深い。ゆえに第１ゲー
ト電極１０１下に一旦移つた電荷はただちに上記不純物
ドープ領域に対応した移転部の第２ゲート電極下の井戸
に流入し、ここに蓄積される。こうなれば移転ゲート電
極としての第２ゲート電極１０２の井戸は不要であるか
らその電圧を零に戻せば、電荷は第３ゲート電極１０３
下の井戸に移り、次いで不純物ドープ領域に対応した第
４ゲート電極１０４下のより深い井戸に自動的に移る。
るに移転ゲート電極１０２の、転送部の下の基板表面に
はドナーイオン注入による不純物ドープ領域があるため
この箇所に生ずる井戸はきわめて深い。ゆえに第１ゲー
ト電極１０１下に一旦移つた電荷はただちに上記不純物
ドープ領域に対応した移転部の第２ゲート電極下の井戸
に流入し、ここに蓄積される。こうなれば移転ゲート電
極としての第２ゲート電極１０２の井戸は不要であるか
らその電圧を零に戻せば、電荷は第３ゲート電極１０３
下の井戸に移り、次いで不純物ドープ領域に対応した第
４ゲート電極１０４下のより深い井戸に自動的に移る。
次に第５ゲート電極１０５に電圧を印加して、該電極下
に電荷を移す。このようにして電荷は上記電荷堰の間を
電極番号順に、すなわち図の矢印イの方向に転送されて
行く。ここまでの説明から理解されるように、第２図の
各電極は一時蓄積、移転等の役割と、従来これらの役割
を有する電極と分離されていたＣＴＤの転送電極の役割
とを兼ねている。
に電荷を移す。このようにして電荷は上記電荷堰の間を
電極番号順に、すなわち図の矢印イの方向に転送されて
行く。ここまでの説明から理解されるように、第２図の
各電極は一時蓄積、移転等の役割と、従来これらの役割
を有する電極と分離されていたＣＴＤの転送電極の役割
とを兼ねている。
しかも従来光電変換素子の一列または一行ごとに少なく
とも１系統が必要であつたＣＴＤも、すべて本実施例に
おいては区分されていない。換言すれば各電極は各ＣＴ
Ｄの転送電極と、異なる系統のＣＴＤの電極どうしを結
ぶ接続線とを兼ねている。以上の動作と、電極の機能は
すべての電極について電極１０１〜１０５と同様である
。
とも１系統が必要であつたＣＴＤも、すべて本実施例に
おいては区分されていない。換言すれば各電極は各ＣＴ
Ｄの転送電極と、異なる系統のＣＴＤの電極どうしを結
ぶ接続線とを兼ねている。以上の動作と、電極の機能は
すべての電極について電極１０１〜１０５と同様である
。
よつて第２図の実施例が従来の２次元光電変換装置と本
質的に同等の動作をなすことがわかる。しかも電極およ
び配線の形状および構造はきわめて簡単である。すなわ
ち電極どうしの接続線が不要なため電極と接続線との交
叉が実質上皆無となり、さらに入力ゲート電極、一時蓄
積電極、移転ゲート電極等が転送電極と一体化され、結
局全部の電極が、部分的に幅狭い箇所と幅広い箇所とが
あることを別にすれば全体としてほぼ帯状のものだけで
構成され、きわめて簡易な構造となつている。なお以上
は埋込みチヤンネルの場合につき説明したが、表面チヤ
ンネルにも本発明の適用は容易である。
質的に同等の動作をなすことがわかる。しかも電極およ
び配線の形状および構造はきわめて簡単である。すなわ
ち電極どうしの接続線が不要なため電極と接続線との交
叉が実質上皆無となり、さらに入力ゲート電極、一時蓄
積電極、移転ゲート電極等が転送電極と一体化され、結
局全部の電極が、部分的に幅狭い箇所と幅広い箇所とが
あることを別にすれば全体としてほぼ帯状のものだけで
構成され、きわめて簡易な構造となつている。なお以上
は埋込みチヤンネルの場合につき説明したが、表面チヤ
ンネルにも本発明の適用は容易である。
また井戸の深さを調整するには、周知のごとく電極下の
絶縁被膜の厚さの調整によつてもよい。本発明の電荷結
合装置は上述した構造の簡易さに加えて、雑音誘導によ
つて悪影響を受ける入力部の電極に接続線の交叉がない
ため、安定した低雑音動作が可能であり、その他構造の
簡易さに基づく生産コスト低減、歩留まり向上等の多種
の利点を有するもので、撮像装置、信号処理装置等に適
用してきわめて有利である。
絶縁被膜の厚さの調整によつてもよい。本発明の電荷結
合装置は上述した構造の簡易さに加えて、雑音誘導によ
つて悪影響を受ける入力部の電極に接続線の交叉がない
ため、安定した低雑音動作が可能であり、その他構造の
簡易さに基づく生産コスト低減、歩留まり向上等の多種
の利点を有するもので、撮像装置、信号処理装置等に適
用してきわめて有利である。
第１図は本発明の一実施例における電荷堰および不純物
ドープ領域のパターンを示す平面図、第２図は上記実施
例における電極の形状を示す平面図である。 １〜９：ソース領域、１１〜１３：電荷堰、２１〜２６
：ー時蓄積領域、３１〜３８：案内層。
ドープ領域のパターンを示す平面図、第２図は上記実施
例における電極の形状を示す平面図である。 １〜９：ソース領域、１１〜１３：電荷堰、２１〜２６
：ー時蓄積領域、３１〜３８：案内層。
Claims (1)
- １ 半導体基板表面に複数のソース領域を行列状に配列
し、該ソース領域の各行間に垂直方向に延びる帯状電荷
堰を設けて複数の列チャンネルを定め、各列チャンネル
中には一方の帯状電荷堰から水平に延びて上記各ソース
領域を逆Ｌ字状に囲む鉤型電荷堰を形成して下端の開放
した入力部を区画し、各行の入力部の開放端部に隣接し
て各列ごとの入力部と列チャンネルとを連通する第１の
帯状ゲート電極を水平方向に配設し、該第１ゲート電極
と各行のソース領域との間には同じく各列の入力部と列
チャンネルを共通にカバーして水平方向に延びる第２、
第３および第４の帯状ゲート電極を順次隣接配置すると
ともに、該第４のゲート電極と隣接した行の第１ゲート
電極との間には上記ソース領域を避けたパターンで第５
の帯状ゲート電極を水平方向に配設し、さらに上記第２
、第３および第４のゲート電極下に形成される電位の井
戸が、入力部においては第２、第４、第３ゲート電極の
順に深くなり、チャンネル部においては第２、第３、第
４ゲート電極の順に深くなるよう表面電位を設定し、ソ
ース領域から入力部の第４ゲート電極下を経て第３ゲー
ト電極下に蓄積された信号電荷を、第２ゲート電極の制
御により、チャンネル部に連通した第１ゲート電極下の
井戸と当該チャンネル部における第２、第３ゲート電極
下の井戸を介して第４ゲート電極下の井戸まで自動的に
転送するようにしたことを特徴とする電荷結合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55126793A JPS5928067B2 (ja) | 1980-09-11 | 1980-09-11 | 電荷結合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55126793A JPS5928067B2 (ja) | 1980-09-11 | 1980-09-11 | 電荷結合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5750470A JPS5750470A (en) | 1982-03-24 |
| JPS5928067B2 true JPS5928067B2 (ja) | 1984-07-10 |
Family
ID=14944079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55126793A Expired JPS5928067B2 (ja) | 1980-09-11 | 1980-09-11 | 電荷結合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5928067B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0488968A (ja) * | 1990-07-31 | 1992-03-23 | Tatsuo Tokuno | 佃煮 |
-
1980
- 1980-09-11 JP JP55126793A patent/JPS5928067B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5750470A (en) | 1982-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3177514B2 (ja) | 固体イメージセンサ | |
| KR890004983B1 (ko) | 고체 촬상소자 | |
| EP0529417B1 (en) | CCD shift register | |
| US5040038A (en) | Solid-state image sensor | |
| US4831425A (en) | Integrated circuit having improved contact region | |
| EP0435309B1 (en) | Solid state image sensing device and method of manufacturing the same | |
| US5286987A (en) | Charge transfer device | |
| JPS5928067B2 (ja) | 電荷結合装置 | |
| JPS60263459A (ja) | Ｃｃｄ画像感知器 | |
| JP2003332358A (ja) | 電荷転送素子及びその製造方法 | |
| US6781167B2 (en) | Semiconductor device and its manufacture | |
| US4710234A (en) | Process for manufacturing an anti-blooming diode associated with a surface canal | |
| GB1576144A (en) | Methods of manufacturing charge transfer devices | |
| JPH0436469B2 (ja) | ||
| US6383834B1 (en) | Charge coupled device | |
| JPH05267633A (ja) | 固体撮像素子の製造方法 | |
| KR100259064B1 (ko) | Ccd 영상소자 제조방법 | |
| EP0073019A2 (en) | Memory device and process for manufacturing the same | |
| JPH01300561A (ja) | 電荷結合素子 | |
| JPH0412067B2 (ja) | ||
| JPH03259570A (ja) | 電荷転送素子およびその製造方法 | |
| JPS63182857A (ja) | 固体撮像装置及びその製造方法 | |
| JP2980196B2 (ja) | 固体撮像素子 | |
| JP3239934B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH0272637A (ja) | 電荷結合素子 |