JPS5928069B2 - 固体撮像装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、固体撮像装置に関するものである。

従来の固体撮像装置を第１図および第２図に示す。まず
第１図は、ＭＯＳ型撮像装置と呼ばれるものの等価ブロ
ック図で、１はデジタル走査回路、２はホトダイオード
、３は各ホトダイオード２に接続されたＭＯＳスイッチ
、４は多数配列されたホトダイオード２に接続されたＭ
ＯＳスイッチ３のドレインを接続した信号出力線（以下
ビデオラインと呼ぶ）、５はビデオライン容量、６は負
荷抵抗である。この装置の動作は、走査回路１で多数配
列されたホトダイオード２のスイッチ３を順次オンして
いくと、ビデオライン４に各ホトダイオード２の信号が
出力されてくる。

そして、その出力信号電荷を負荷抵抗６で受けて出力電
圧を得ている。この動作の場合、出力電圧は、ビデオラ
イン容量５にほぼ反比例する。よつて、第１図の装置は
、ビデオライン容量５が大きくなると出力電圧が小さく
なつてしまう欠点があつた。また、ホトダイオード２の
数が増えるに従つてビデオライン容量５が増加するので
、多数のホトダイオード２を配列することができない欠
点をもつていた。第２図はＣＣＤ型撮像装置と呼ばれる
もののブロック図で、１１はＣＣＤアナログシフトレジ
スタ（以下ＣＣＤと呼ぶ）、１２は光電変換を行う部分
でホトセルと呼ばれる部分、１３はホトセル１２とＣＣ
ＤＩＩ間に設けたスイッチでトランスファゲートと呼ば
れる部分、１４はＣＣＤＩＩで転送されてきた電荷を電
圧変換するソースホロワ型プリアンプ、１５はＣＣＤＩ
Ｉから転送されてきた電荷をクリアするリセットトラン
ジスタ、１６は負荷抵抗、１１はソースホロワ型プリア
ンプ１４のゲート部分の容量である。

この装置の動作は、多数配列されたホトセル１２の信号
電荷を、各ホトセル１２に対応したＣＣＤＩＩに、トラ
ンスファゲート１３をオンすることで一度に電荷転送す
る。

そして、電荷転送された電荷をＣＣＤク頭ノクパルスで
ＣＣＤＩＩ出力部まで転送し、ソースホロワ型プリアン
プ１４で出力するものである。ソースホロワ型プリアン
プ１４の動作は、プリアンプ１４のゲートの電位が、信
号電荷が送り込まれることによつて変化することによつ
て信号検知を行つている。

プリアンプ１４のゲート容量Ｃｆｓは第１図のビデオラ
イン容量Ｃｖに比較し、１〜２桁小さい容量である。し
たがつて、第２図装置では、出力電圧が大きく感度がよ
くなる。しかし、第２図の装置では、ホトセル１２で蓄
積できる電荷量が、ＣＣＤｌｌで転送できる電荷量で制
限されるために小さな量になつてしまう欠点があつた。
また、内部ポテンシヤル構成をＣＣＤ構成とするために
ブルーミングが生じやすく、かつ、ＣＣＤｌｌ自身が光
を感じるために像のボケなどが発生しやすい欠点をもつ
ていた。この発明は、上記の点に鑑みなされたもので、
感度を高くすることができるとともに、像のボケがなく
、良好な髪へと鮮明な像を得ることができる固体撮像装
置を提供することを目的とする。

以下この発明の実施例を図面を参照して説明する。第３
図はこの発明の第１の実施例の回路プロツク図である。

この図において、２１はＭＯＳ型撮像装置で、デイジタ
ル走査回路２２、ホトダイオード２３、各ホトダイオー
ド２３に接続されたＭＯＳスイツチ２４を有する。２５
はＭＯＳ型撮像装置２１の信号出力線（以下ビデオライ
ンと呼ぶ）で、多数配列されたホトダイオード２３に接
続されたＭＯＳスイツチ２４のドレインに接続されてい
る。

２６の矢印はＣＣＤアナログシフトレジスタ（以下ＣＣ
Ｄと呼ぶ）の部分を示し、２７はＣＣＤの第１ゲート（
入力ゲート）、２８はＣＣＤの次段以降のゲート電極で
ある。

２９はＭＯＳ型撮像装置２１のビデオ？イン２５のバイ
アスをコントロールするラインバイアスゲート（第１の
ゲート）、３０は信号電荷を一時記憶するストレージゲ
ート（第２のゲート）であり、上記ビデオライン２５と
ＣＣＤ間に設けられている。

また、３１，３２はスイツチゲートであつて、スイツチ
ゲート３１（第３のゲート）はラインバイアスゲート２
９とストレージゲート３０間に、スイツチゲート３２（
第４のゲート）はストレージゲート３０とＣＣＤの第１
ゲート２７間に設けられている。

第４図は上記装置の主要部分の断面図で、図中、２５，
２７，２９〜３２は第３図に対応する。

また、３３はＰ型基板、３４はＰ＋チヤネルストツパ、
３５はポテンシヤルを制御するインフラ層、３６は熱酸
化膜、３７はゲート酸化膜、３８はビデオライン２５の
Ｎ＋拡散層、３９はＰＳＧ中間絶縁膜、４０はパツシベ
ーシヨン膜、４１は光しやへい用のＡｔ膜である。この
ように構成された装置の動作は以下のようになる。

すなわち、ＭＯＳ型撮像装置２１は従来通りに動作し、
この時に出力される電荷をＣＣＤに注入し、ＣＣＤの図
示していない出力アンプで信号出力が得られるようにな
る。このような動作となるが、上記装置の主要部分は、
ＭＯＳ型撮像装置２１の出力電荷をＣＣＤに注入する部
分にある。

そこで、その部分の動作を次に詳細に説明する。第５図
はその動作タイミング図であり、ａはＭＯＳ型撮像装置
２１のＭＯＳスイツチ２４のタイミングパルス、ｂはス
イツチゲート３１のタイミングパルス、ｃはスイツチゲ
ート３２のタイミングパルス、ｄはＣＣＤの第１ゲート
２７のタイミングパルスである。

ラインバイアスゲート２９およびストレージゲート３０
には直流電圧を印加している。第６図ａないしｇは第５
図のｔ１〜Ｔ７に対応した内部ポテンシヤル図である。

この第６図において、ａは第５図のｔ１の時間にあたり
、ホトダイオード２３の容量内に光電変換された信号電
荷φが蓄積されている。次に、時間Ｔ２でＭＯＳスイツ
チ２４がオンされると、信号電荷Ｑｓはビデオライン２
５にほとんど注入される。

この場合のビデオライン２５の電位変化はｑ＝ＣＶに従
がい、信号電荷Ｑｓをビデオライン容量Ｃで割つた値と
なる。（第６図ｂ）。そして、時間Ｔ３でＭＯＳスイツ
チ２４がオフされると、ビデオライン２５にほとんどの
信号電荷Ｑｓが転送されている。（第６図ｃ）次に、時
間Ｔ４でスイツチゲート３１がオンされると、ストレー
ジゲート３０下にビデオライン２５から信号電荷Ｑｓが
転送される。

この場合、ビデオライン２５のポテンシヤルはラインバ
イアスゲート２９により決定されているので、一定値に
保たれている。ラインバイアスゲート２９が無い場合は
スイツチゲート３１のポテンシヤルで決定される。（第
６図ｄ）そして、時間Ｔ５でスイツチゲート３１がオフ
されると、ビデオライン２５の信号電荷Ｑｓはストレー
ジゲート３０下に転送されている。

（第６図ｅ）その後、時間Ｔ６でスイツチゲート３２が
オンすると、ストレージゲート３０下からＣＣＤの第１
ゲート２７下に信号電荷Ｑｓが転送される。

蔦６図ｆ）そして、時間Ｔ７でスイツチゲート３２がオ
フすると、信号電荷ＱｓはＣＣＤの第１ゲート２７下に
転送されている。

（第６図ｇ）ＣＣＤの第１ゲート２７下に注入された信
号電荷は、従来のＣＣＤと同様に出力される。

第７図はこの発明の第２の実施例の回路プロツク図であ
つて、第３図の第１の実施例のストレージゲート部分に
不要電荷吸収電極を追加したものである。

第７図において、２１〜３２は第３図と同じである。４
２は不要電荷吸収ゲート（第５のゲート）、４３は不要
電荷吸収ドレインである。

第８図は第２の実施例の主要部分のパターン平面図であ
り、第７図と対応する部分には同一符号を付してある。
また、４４は不要電荷吸収ドレイン４３の金属配線、４
５はＮ＋拡散層３８とビデオライン２５のコンタクト穴
、４６は不要電荷吸収ドレイン４３と金属配線４４のコ
ンタクト穴である。第９図は第８図のＩ−Ｈ−Ｉ線で切
つた断面図である。

各部は第８図および第４図と対応し、第４図および第８
図と同一符号を付してある。このような第２の実施例の
動作のうち、ＭＯＳ型撮像装置２１からＣＣＤへの電荷
注入の方法については第１の実施例と同様である。第１
の実施例との回路動作の相違は、ＭＯＳ型撮像装置２１
から信号を読出す前の時間での動作にある。その動作タ
イミング図を第１０図に示す。第１０図Ｋおいて、ａな
いしｄは、第５図のａないしｄに対応する。第１０図ｅ
は不要電荷吸収ゲート４２のクロツクタイミングである
。時間ｔ１とＴ７の間は第１の実施例と同じ動作になる
。

一方、時間Ｔａではスイツチゲート３１がオン、不要電
荷吸収ゲート４２がオンであるので、ＭＯＳ′型撮像装
置２１のビデオライン２５は、不要電荷吸収ドレイン４
３のバイアス（Ｎチヤネルの場合、４）によつて、ライ
ンバイアスゲート２９下ポテンシヤルＫなつている。

よつて、この状態の時に、光のもれ込みなどで、絵素信
号を取出さないにもかかわらず、電荷がビデオライン２
５に存在しても、不要電荷吸収ドレイン４３に吸収され
、常に不要電荷のない状態を保てる。時間Ｔｂは、ＭＯ
Ｓ型撮像装置２１からの画信号を受け入れる準備を行つ
ている時間で、不要電荷吸収ゲート４２がオフされてい
る。

したがつて、次に電荷がビデオライン２５に注入されて
きても、不要電荷吸収ドレイン４３には吸収されないこ
とになる。そして、時間ｔ１〜Ｔ７でＭＯＳ型撮像装置
２１からＣＣＤに電荷が注入し終る。その後、時間ＴＯ
では、再び、ビデオライン２５に注入されてくる不要電
荷を吸収するために、不要電荷吸収ゲート４２がオンさ
れる。

このタイミングのくり返えしで、光電変換を行つている
。

第１１図はこの発明の第３の実施例であり、スイツチゲ
ート３１の後は拡散層であつてもよいことを示すもので
、スイツチゲート３１とストレージゲート３０の間に拡
散層４７が入つている。

第１２図は第３の実施例のパターン平面図、第１３図は
第１２図のｌ−Ｈ−ｌ線の断面図、第１４図は第１２図
のＩ−一線の断面図である。このような第３の実施例の
動作は、第２の実施例と同様となる。

以上説明したように、この発明の固体撮像装置は、ＭＯ
Ｓ型撮像装置とＣＣＤアナログシフトレジスタを備える
とともに、このＭＯＳ型撮像装置の信号出力線とＣＣＤ
アナログシJャgレジスタの間に、信号出力線のポテンシ
ヤルを形成する第１のゲート、一時信号を記憶する第２
のゲート、第１のゲートと第２のゲートの間に位置して
電荷の転送を制御する第３のゲート、第２のゲートとＣ
ＣＤアナログシフトレジスタの入力ゲート間に位置して
電荷の転送を制御する第４のゲートを有するものである
。

したがつて、ＭＯＳ型撮像装置からの信号電荷を損うこ
となくＣＣＤアナログシフトレジスタに注入でき、ＣＣ
Ｄアナログシフトレジスタ出力として出力されるので、
ＭＯＳ型撮像装置の久点である感度小を１〜２桁よくす
ることができる。

また、ＣＣＤアナログシフトレジスタのみの場合の像の
ボケを、ＣＣＤアナログシJャgレジスタには光を当てな
いこと、および絵素部のポテンシヤルをＭＯＳ型系に構
成できることにより、なくすことができる。そして、そ
れらの結果、良好な髪へと、鮮明な画像を得ることがで
きる。また、ＭＯＳ型撮像装置の信号出力線のポテンシ
ヤルを第１のゲートで決定しているので、ＣＣＤアナロ
グシフトレジスタへの電荷注入を容易に完全に行える利
点をもつている。さらに、第１のゲートで信号出力線の
ポテンシヤルを形成する方法、換言すれば第１のゲート
で信号出力線を一定バイアスにする方法によれば、バイ
アス電圧の揺らぎがないので、動作が安定する。さらに
、信号出力線のバイアスを直流的に設定する方法によれ
ば、第３のゲートに印加するパルス波高値の動作マージ
ンも拡大できるし、バイアス電圧印加回路も抵抗分圧な
どで容易に作成することができる。また、この発明の装
置は、従米に比較し、小さなチツプ面積で実現できるも
のである。（また、第２の実施例においては、信号出力
線を常に初期状態に維持できることにより、信号出力線
に注入される不要電荷を吸収できるので、ブルーミング
などがほとんどない固体撮像装置を得られる利点がある
。

【図面の簡単な説明】

第１図は従来の固体撮像装置のうちＭＯＳ型撮像装置を
示す等価プロツク図、第２図は従来の固体撮像装置のう
ちＣＣＤ型撮像装置を示すプロツク図、第３図はこの発
明の固体撮像装置の第１の実施例を示す回路プロツク図
、第４図は第１の実施例の主要部分の断面図、第５図は
第１の実施例の動作を説明するためのタイミング図、第
６図は同じく動作を説明するための内部ポテンシヤル図
、第７図はこの発明の第２の実施例を示す回路プロツク
図、第８図は第２の実施例の主要部分のパターン平面図
、第９図は第８図のｌ−ト１線で切つた断面図、第１０
図は第２の実施例の動作を説明するためのタイミング図
、第１１図はこの発明の第３の実施例の回路プロツク図
、第１２図は第３の実施例のパターン平面図、第１３図
は第１２図のＩ−ー線の断面図、第１４図は第１２図の
Ｉ−一線の断面図である。 ２１・・・・・・ＭＯＳ型撮像装置、２２・・・・・・
信号出力線、２７・・・・・・第１ゲート、２９・・・
・・・ラインバイアスゲート、３０・・・・・・ストレ
ージゲート、３１，３２・・・・・・スイツチゲート。

Claims (1)

1. 【特許請求の範囲】 １ ＭＯＳ型撮像装置とＣＣＤアナログシフトレジスタ
   を備えるとともに、このＭＯＳ型撮像装置の信号出力線
   とＣＣＤアナログシフトレジスタの間に、信号出力線の
   ポテンシャルを形成する第１のゲート、一時信号を記憶
   する第２のゲート、第１のゲートと第２のゲートの間に
   位置して電荷の転送を制御する第３のゲート、第２のゲ
   ートとＣＣＤアナログシフトレジスタの入力ゲート間に
   位置して電荷の転送を制御する第４のゲートを有するこ
   とを特徴とする固体撮像装置。 ２ 第２のゲート部分に接続して第５のゲートを形成し
   、第５のゲートに接続された拡散層により不要電荷を吸
   収することを特徴とする特許請求の範囲第１項記載の固
   体撮像装置。