JPS592862A - フアイア・チエツク方式 - Google Patents
フアイア・チエツク方式Info
- Publication number
- JPS592862A JPS592862A JP57113568A JP11356882A JPS592862A JP S592862 A JPS592862 A JP S592862A JP 57113568 A JP57113568 A JP 57113568A JP 11356882 A JP11356882 A JP 11356882A JP S592862 A JPS592862 A JP S592862A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- driver
- fire
- output
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J9/00—Hammer-impression mechanisms
- B41J9/44—Control for hammer-impression mechanisms
- B41J9/52—Control for hammer-impression mechanisms for checking the operation of print hammers
Landscapes
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は例えばドツトマトリクスプリンタのマグネット
等のドライバが誤動作していることを検出するファイア
・チェック方式に関する。
等のドライバが誤動作していることを検出するファイア
・チェック方式に関する。
（２）従来技術と問題点
例えばドツトマトリクスプリンタではドツトビンをマグ
ネットにより駆動することによりドツトプリントを行っ
ている。したがってその動作時にそのマグネットをドラ
イブするヘッドマグネット・ドライブ系に異常があれば
、正確なドツトプリント制御を行うことができないため
にヘッドマグネット・ドライブ系の異常検出を行ってい
る。
ネットにより駆動することによりドツトプリントを行っ
ている。したがってその動作時にそのマグネットをドラ
イブするヘッドマグネット・ドライブ系に異常があれば
、正確なドツトプリント制御を行うことができないため
にヘッドマグネット・ドライブ系の異常検出を行ってい
る。
従来どの異常検出を行う場合、ドライバの出力−電圧を
検出し、本来その出力電圧がノ・イ・レベルのときにそ
れが四−・レベ°ルであるかどうかを検出することによ
りドライバが正常であるか否かをチェックするファイア
チェックを行っていた。
検出し、本来その出力電圧がノ・イ・レベルのときにそ
れが四−・レベ°ルであるかどうかを検出することによ
りドライバが正常であるか否かをチェックするファイア
チェックを行っていた。
すなわち、ドライバが正常に動作している場合にはその
ドライバ出力Ｖｃ は、第２図（Ｃ１に示す如く、ハイ
拳レベルとロー・レベル状態カ交互に繰返されており、
これがファイア・チェック回路に入力されるので、同図
（ｄ）に示すよ５にこれに応じてファイアφチェック回
路の出力もノ・イ・レベルとロー・レベル状態を繰り返
すものである。ところが第２図（ｉ）に示す時刻Ｔｏ
にドライバに障害が発生すればその出力は一定レベル
、例えばローのレベルの状態を持続する。したがって第
２図（ｂ）に示すドツトパルスに応じて定められる、同
図（ｅ）のサンプリング期間にプロセッサがこのファイ
ア・チェック回路の出力状態をチェックして、それが正
常ならばハイ・レベルのときにロー拳レベルであれば、
同図（ｆ）の如（Ｔｏ でファイア・チェック・アラ
ームを出力してこのドライバの異常を報告している。
ドライバ出力Ｖｃ は、第２図（Ｃ１に示す如く、ハイ
拳レベルとロー・レベル状態カ交互に繰返されており、
これがファイア・チェック回路に入力されるので、同図
（ｄ）に示すよ５にこれに応じてファイアφチェック回
路の出力もノ・イ・レベルとロー・レベル状態を繰り返
すものである。ところが第２図（ｉ）に示す時刻Ｔｏ
にドライバに障害が発生すればその出力は一定レベル
、例えばローのレベルの状態を持続する。したがって第
２図（ｂ）に示すドツトパルスに応じて定められる、同
図（ｅ）のサンプリング期間にプロセッサがこのファイ
ア・チェック回路の出力状態をチェックして、それが正
常ならばハイ・レベルのときにロー拳レベルであれば、
同図（ｆ）の如（Ｔｏ でファイア・チェック・アラ
ームを出力してこのドライバの異常を報告している。
ところでこのようにプロセッサがこのサンプリング期間
中に何度もファイア・チェック回路の出力をチェックし
ていたので、プロセッサはこのための負担が大きくなり
、他のデータ処理がおそくなるという欠点があった。
中に何度もファイア・チェック回路の出力をチェックし
ていたので、プロセッサはこのための負担が大きくなり
、他のデータ処理がおそくなるという欠点があった。
（３）発明の目的
本発明の目的はこのような欠点を改善して、ファイアー
チ１２２回路の出力を監視するための機構を設けてプロ
セッサの負担を低減するようにしたファイア・チェック
方式を提供することである。
チ１２２回路の出力を監視するための機構を設けてプロ
セッサの負担を低減するようにしたファイア・チェック
方式を提供することである。
（４）発明の構成
この目的を達成するために本発明のファイア・チェック
方式では、ドツトマトリクスを制御するマグネットを駆
動するドライバの動作状態を監視するファイアーチ１２
２回路において、ドライバの動作状態をチェックタイミ
ング毎に計数するカウンタ手段と、そのカウンタの計数
値が規定値に達したかどうかを判定する判定ｉ段を設け
、ドライバの異常がある期間継続されたときアラームを
発生するようにしたことを特徴とする。
方式では、ドツトマトリクスを制御するマグネットを駆
動するドライバの動作状態を監視するファイアーチ１２
２回路において、ドライバの動作状態をチェックタイミ
ング毎に計数するカウンタ手段と、そのカウンタの計数
値が規定値に達したかどうかを判定する判定ｉ段を設け
、ドライバの異常がある期間継続されたときアラームを
発生するようにしたことを特徴とする。
（５）発明の実施例
本発明の一実施例を第１図により説明する。
第１図（イ）は本発明の一実施例構成図であり、同仲）
はそのファイア・チェック回路の構成図である。
はそのファイア・チェック回路の構成図である。
図中、１はファイア・チェック回路、２は人力ボート、
３は監視部、４はカウンタ、５はインバータ、６は゛比
較器、７はＯＰアンプ、Ｍｇｉはマグネット、Ｔｒｉμ
スイッチング用トランジスタである。
３は監視部、４はカウンタ、５はインバータ、６は゛比
較器、７はＯＰアンプ、Ｍｇｉはマグネット、Ｔｒｉμ
スイッチング用トランジスタである。
マグネットＭｇ１ｌｄドツトマトリクスを構成するドツ
トピンを駆動するものであり、各ドツトピンの数だけ設
けられ、そのマグネッ）Ｍｇｉにはスイッチング用トラ
ンジスタＴｒｉがそれぞれ接続されている。そしてこの
スイッチング用トランジスタＴｒｉにドライバＶを経由
して選択的に制御信号が伝達されたときオン状態となり
そのマグネットＭｇｉに駆動電流が流れ、それによりド
ツトピンが駆動されドツトプリントするものである。こ
のときスイッチング用トランジスタＴｒｉのコレクタ端
子にほぼ接地電圧に近いものとなり、この端子を検出す
ることによりマグネットＭｇｉ、スイッチング用トラン
ジスタＴｒｉ（ｉ＝０〜ｎ）により構成されるドライバ
部が正常に動作しているか否か判別できる。
トピンを駆動するものであり、各ドツトピンの数だけ設
けられ、そのマグネッ）Ｍｇｉにはスイッチング用トラ
ンジスタＴｒｉがそれぞれ接続されている。そしてこの
スイッチング用トランジスタＴｒｉにドライバＶを経由
して選択的に制御信号が伝達されたときオン状態となり
そのマグネットＭｇｉに駆動電流が流れ、それによりド
ツトピンが駆動されドツトプリントするものである。こ
のときスイッチング用トランジスタＴｒｉのコレクタ端
子にほぼ接地電圧に近いものとなり、この端子を検出す
ることによりマグネットＭｇｉ、スイッチング用トラン
ジスタＴｒｉ（ｉ＝０〜ｎ）により構成されるドライバ
部が正常に動作しているか否か判別できる。
実際Ｆｌｊドツトピンの数をｎ＋１とすればマグネット
＃ＳｔＭｇｏ −Ｍｇｎまであり、これらのマグネット
にそれぞれスイッチング用トランジスタ’ｌ’ｒｏ〜Ｔ
ｒｎが接続されているので、第１図（ロ）に示す如く、
各スイッチング用トランジスタＴｒｏ〜Ｔｒｎをダイオ
ードＤＯ〜Ｄｎ、Ｄｘ を介してダイオードｌ）ｏ〜
Ｄｎの共通部分の電圧をオペアンプ７で検出し、オペア
ンプの入力端子のの電圧が基準端子Ｅｏ の電圧より
低いときＶＬ が、高いときにＶＨが出力される。そし
てドライバ部が正常に動作するときは、第２図（Ｃ）に
示す如く、オペアンプへの入力端子への入力電圧がサイ
クリックにＶＬ 、 ＶＨ状態になる。
＃ＳｔＭｇｏ −Ｍｇｎまであり、これらのマグネット
にそれぞれスイッチング用トランジスタ’ｌ’ｒｏ〜Ｔ
ｒｎが接続されているので、第１図（ロ）に示す如く、
各スイッチング用トランジスタＴｒｏ〜Ｔｒｎをダイオ
ードＤＯ〜Ｄｎ、Ｄｘ を介してダイオードｌ）ｏ〜
Ｄｎの共通部分の電圧をオペアンプ７で検出し、オペア
ンプの入力端子のの電圧が基準端子Ｅｏ の電圧より
低いときＶＬ が、高いときにＶＨが出力される。そし
てドライバ部が正常に動作するときは、第２図（Ｃ）に
示す如く、オペアンプへの入力端子への入力電圧がサイ
クリックにＶＬ 、 ＶＨ状態になる。
そしてとのＶＨ状態はドツトパルス（ｂ）に対応してい
るので、サンプリング期間（ｅ） においてそのオペア
ンプ７゛の出力がＶＨであれば正常でありＶＬ であ
れば異常であること音検出できる。
るので、サンプリング期間（ｅ） においてそのオペア
ンプ７゛の出力がＶＨであれば正常でありＶＬ であ
れば異常であること音検出できる。
したがって本発明では、カウンタ４に、第２図（ｇ）で
示す如く、サンプリング期間（ｅ）に対応したサンプリ
ングクロック５ＣＬＫを印加して、そのときにファイア
・チェック回路１の出力つまりオペアンプ７がＶＬ
を出力しているか否かをチェックする。したがって、第
２図のＴｏ に示す如く、異常が発生すれば、ファイ
ア・チェック回路１の出力は第２図（ｄ）に示す如（常
時ＶＬ となるので、これを入力ポート２を経由して
インバータ５に伝達し、カウンタ４に印加する。これに
よりカウンタ４はサンプリングクロック５ＣＬＫをカウ
ントし、比較器６に出力する。キャラクタパルスＣＰが
この比較器６に伝達されたとき、比較器６はそのときの
カウンタ４のカウント値を閾値Ｈと比較する。この閾値
Ｈｆｌ、ドライバがノイズ等により誤動作したときの状
態をエラーと判別しないように設定されており、例えば
「３」と定められている。このときこのカウンタ４のカ
ウント値は「４」を示し閾値より大きいので、ファイア
・チェックφ７２−人が比較器６より出力され、異常状
態であることが報告されることになる。
示す如く、サンプリング期間（ｅ）に対応したサンプリ
ングクロック５ＣＬＫを印加して、そのときにファイア
・チェック回路１の出力つまりオペアンプ７がＶＬ
を出力しているか否かをチェックする。したがって、第
２図のＴｏ に示す如く、異常が発生すれば、ファイ
ア・チェック回路１の出力は第２図（ｄ）に示す如（常
時ＶＬ となるので、これを入力ポート２を経由して
インバータ５に伝達し、カウンタ４に印加する。これに
よりカウンタ４はサンプリングクロック５ＣＬＫをカウ
ントし、比較器６に出力する。キャラクタパルスＣＰが
この比較器６に伝達されたとき、比較器６はそのときの
カウンタ４のカウント値を閾値Ｈと比較する。この閾値
Ｈｆｌ、ドライバがノイズ等により誤動作したときの状
態をエラーと判別しないように設定されており、例えば
「３」と定められている。このときこのカウンタ４のカ
ウント値は「４」を示し閾値より大きいので、ファイア
・チェックφ７２−人が比較器６より出力され、異常状
態であることが報告されることになる。
したがって、これによれば従来のようにＣＰ’Ｕが何回
かサンプリングしていた時間を他の処理に使用すること
ができる。
かサンプリングしていた時間を他の処理に使用すること
ができる。
（６）発明の効果
本発明によれば、ＣＰＵがドツトパルス毎にファイア・
チェックする信号を何回かサンプリングしてその都度異
常を判別して第２図（ｆ）のようにファイア・チェック
・アラームを出力していたものに比較して、監視部を設
けてこれで監視させるようにしたのでＣＰＵの負担が減
少するのみならず、簡″単な構成の監視部で、正確にフ
ァイア・チェックを行うことができる。
チェックする信号を何回かサンプリングしてその都度異
常を判別して第２図（ｆ）のようにファイア・チェック
・アラームを出力していたものに比較して、監視部を設
けてこれで監視させるようにしたのでＣＰＵの負担が減
少するのみならず、簡″単な構成の監視部で、正確にフ
ァイア・チェックを行うことができる。
又、監視部をＣＰＵで行なっても従来よりに負担を大巾
に軽減できる。
に軽減できる。
第１図（イ）ｒｉ本発明の一実施例構成図、同（ロ）は
ファイア・チェック回路の説明図、第２図は従来および
本発明のファイア・チェック動作状態説明図である。 図中、１はファイア番チェック回路、２は人力ボート、
３は監視部、４はカウンタ、５はインバータ、６に比較
器、７にオペアンプを示す。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 栄
ファイア・チェック回路の説明図、第２図は従来および
本発明のファイア・チェック動作状態説明図である。 図中、１はファイア番チェック回路、２は人力ボート、
３は監視部、４はカウンタ、５はインバータ、６に比較
器、７にオペアンプを示す。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 栄
Claims (1)
- （１） ドツトマトリクスを制御するマグネットを駆
動するドライバの動作状態を監視するファイア・チェッ
ク回路を有する装置において、該ドライバの駆動タイミ
ングに基づく所定のタイミングでドライバの動作状態を
計数するカウンタ手段と、そのカウンタの計数値が規定
値に達したかどうかを判定する判定手段を設け、ドライ
バの異常がある期間継続されたときアラームを発生する
ようにしたことを％徴とするファイア・チェック方式。 ′
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113568A JPS592862A (ja) | 1982-06-30 | 1982-06-30 | フアイア・チエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113568A JPS592862A (ja) | 1982-06-30 | 1982-06-30 | フアイア・チエツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592862A true JPS592862A (ja) | 1984-01-09 |
Family
ID=14615546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113568A Pending JPS592862A (ja) | 1982-06-30 | 1982-06-30 | フアイア・チエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592862A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0499649A (ja) * | 1990-08-17 | 1992-03-31 | Tokyo Electric Co Ltd | ドットプリンタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS471403A (ja) * | 1970-06-29 | 1972-01-24 |
-
1982
- 1982-06-30 JP JP57113568A patent/JPS592862A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS471403A (ja) * | 1970-06-29 | 1972-01-24 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0499649A (ja) * | 1990-08-17 | 1992-03-31 | Tokyo Electric Co Ltd | ドットプリンタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311138A (en) | Device for monitoring the functon of an electric load, its drive and the associated connections | |
| US6845469B2 (en) | Method for managing an uncorrectable, unrecoverable data error (UE) as the UE passes through a plurality of devices in a central electronics complex | |
| EP3916406B1 (en) | Integrity monitoring for input/output (io) circuits of a sytsem on a chip (soc) | |
| US9720024B2 (en) | Sensor circuit, vehicle and method therefor | |
| JP2003248022A (ja) | コンパレータの異常検出装置 | |
| CA1314599C (en) | System for the input and/or output of signals of a digital control system | |
| JP4868980B2 (ja) | シングルイベント機能割込み検出システム | |
| KR940002273B1 (ko) | 퍼스널 컴퓨터 패리티 체크 시스템 | |
| JPH0348720Y2 (ja) | ||
| US10837990B2 (en) | Semiconductor device | |
| JP2512325B2 (ja) | ファン故障検出装置 | |
| JPH04283840A (ja) | 情報処理装置の診断方法 | |
| US12216177B2 (en) | Motor control device and fault diagnosis method using same | |
| JP3163904B2 (ja) | 暴走監視機能付きｃｐｕ装置 | |
| JP2671132B2 (ja) | パワードライバｉｃ | |
| JPS61247980A (ja) | 電源電圧検出装置 | |
| JP2876677B2 (ja) | 車輪速パルスのチエック方法 | |
| SU1756892A1 (ru) | Устройство дл обнаружени ошибок в регистре сдвига | |
| JPH04172515A (ja) | データ読み取り装置 | |
| US10671027B2 (en) | Electronic component monitoring method and apparatus | |
| JP2707591B2 (ja) | 印字ヘッドの異常検出装置 | |
| SU1141414A1 (ru) | Устройство дл контрол цифровых узлов | |
| KR200280669Y1 (ko) | 오류검출기능이 구비된 인터럽트 장치 | |
| JPH03123945A (ja) | 情報処理装置 | |
| SU1559364A2 (ru) | Устройство дл оценки профессиональной пригодности операторов |