JPS592943B2 - マルチプロセツサシステム障害処理方式 - Google Patents
マルチプロセツサシステム障害処理方式Info
- Publication number
- JPS592943B2 JPS592943B2 JP53110314A JP11031478A JPS592943B2 JP S592943 B2 JPS592943 B2 JP S592943B2 JP 53110314 A JP53110314 A JP 53110314A JP 11031478 A JP11031478 A JP 11031478A JP S592943 B2 JPS592943 B2 JP S592943B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- signal
- fault
- control device
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
本発明は、マルチプロセツサシステム障害処理方式、特
に例えば実時間処理を行う電子交換システムなどの如き
システムにおけるマルチプロセツサシステムにおいて、
いずれか少なくとも１つのプロセツサＣＰの障害発生時
に障害信号を受信して他の健全なプロセツサに対して障
害処理を行なわせるよう指示するいわばワイヤド・ロジ
ツク構成の障害制御装置ＦＣＵを設け、該障害制御装置
経由で障害処理を実行するようにしたマルチプロセツサ
システム障害処理方式に関するものである。
に例えば実時間処理を行う電子交換システムなどの如き
システムにおけるマルチプロセツサシステムにおいて、
いずれか少なくとも１つのプロセツサＣＰの障害発生時
に障害信号を受信して他の健全なプロセツサに対して障
害処理を行なわせるよう指示するいわばワイヤド・ロジ
ツク構成の障害制御装置ＦＣＵを設け、該障害制御装置
経由で障害処理を実行するようにしたマルチプロセツサ
システム障害処理方式に関するものである。
従来のマルチプロセツサシステムにおいては、少なくと
も１つのプロセツサＣＰに障害が発生した場合、該障害
プロセツサは障害のまま放置されるか、またはシステム
から切離されるかされていた。しかし実時間処理を要求
されるシステムおよびオンライン処理を行うシステムで
は、障害発生後速やかに他の健全なるプロセツサによつ
て障害処理が行なわれることが望まれる。ここで言う障
害処理とは、（：）障害プロセツサが処理中であつたジ
ヨブを異常終了させるかまたは健全なプロセツサに引継
ぐこと、（１）障害プロセツサが使用していたメモリエ
リアを開放する処理を行うこと、（１１１）障害プロセ
ツサが使用中であつた入出力装置を開放する処理を行う
こと、などの処理がある。上記健全なプロセツサによつ
て障害処理を行なわせるに当つては、各プロセツサの障
害を監視し、上記障害処理を指示するなどの装置が必要
となるが、一方該装置自身に障害が発生するとかえつて
システムダウンを誘発することになりかねない。
も１つのプロセツサＣＰに障害が発生した場合、該障害
プロセツサは障害のまま放置されるか、またはシステム
から切離されるかされていた。しかし実時間処理を要求
されるシステムおよびオンライン処理を行うシステムで
は、障害発生後速やかに他の健全なるプロセツサによつ
て障害処理が行なわれることが望まれる。ここで言う障
害処理とは、（：）障害プロセツサが処理中であつたジ
ヨブを異常終了させるかまたは健全なプロセツサに引継
ぐこと、（１）障害プロセツサが使用していたメモリエ
リアを開放する処理を行うこと、（１１１）障害プロセ
ツサが使用中であつた入出力装置を開放する処理を行う
こと、などの処理がある。上記健全なプロセツサによつ
て障害処理を行なわせるに当つては、各プロセツサの障
害を監視し、上記障害処理を指示するなどの装置が必要
となるが、一方該装置自身に障害が発生するとかえつて
システムダウンを誘発することになりかねない。
この為には、自身での障害を極力少なくしたワイヤド・
ロジツク構成のこの種の装置を設け、しかも構成を簡単
化して障害発生の可能性を一段と少なくすることが望ま
れる。本発明のマルチプロセツサシステム障害処理方式
は、上記の点を解決することを目的としており、複数個
のプロセツサを結合して構成するマルチプロセツサシス
テムにおいて、上記各プロセツサが自己の障害発生を検
出する障害発生検出機能をそなえると共に、当該各プロ
セツサからの障害信号を受信して他プロセツサに対して
障害処理を指示する障害制御装置がもうけられてなり、
上記各プロセツサは上記障害制御装置に対して自己の障
害発生を示す障害信号を送信する手段を備えると共に、
上記障害制御装置は上記プロセツサからの障害信号を受
信すると、該障害信号を送信したプロセツサ以外の少な
くとも１つのプロセツサを選択し、該選択されたプロセ
ツサに対して障害処理を指示する割込信号を送出するこ
とを特徴としている。
ロジツク構成のこの種の装置を設け、しかも構成を簡単
化して障害発生の可能性を一段と少なくすることが望ま
れる。本発明のマルチプロセツサシステム障害処理方式
は、上記の点を解決することを目的としており、複数個
のプロセツサを結合して構成するマルチプロセツサシス
テムにおいて、上記各プロセツサが自己の障害発生を検
出する障害発生検出機能をそなえると共に、当該各プロ
セツサからの障害信号を受信して他プロセツサに対して
障害処理を指示する障害制御装置がもうけられてなり、
上記各プロセツサは上記障害制御装置に対して自己の障
害発生を示す障害信号を送信する手段を備えると共に、
上記障害制御装置は上記プロセツサからの障害信号を受
信すると、該障害信号を送信したプロセツサ以外の少な
くとも１つのプロセツサを選択し、該選択されたプロセ
ツサに対して障害処理を指示する割込信号を送出するこ
とを特徴としている。
以下図面を参照しつつ説明する。
第１図は、本発明が適用されるマルチプロセツサ方式の
電子交換システムの一実施例、第２図は各プロセツサと
本発明にいう障害制御装置ＦＣＵとの接続を示す接続図
、第３図は障害制御装置ＦＣＵから各プロセツサＣＰへ
送出する障害情報送出線ＦＳＬの信号内容の詳細図、第
４図は、本発明にいう障害制御装置ＦＣＵの動作例を示
すフローチヤート、第５図Ａ，Ｂ，Ｃは、本発明の障害
処理におけるプロセツサ側の動作例を示すフローチヤー
ト、第６図は、障害制御装置ＦＣＵの一実施例構成、第
７図は、プロセツサＣＰの一実施例構成、第８図は、第
７図に示す個別障害制御回路１ＦＣの一実施例構成、第
９−１図〜第９−７図は、第６図に示す障害制御装置Ｆ
ＣＵの各部の一実施例構成、第１０図は、第１図に示す
ＳＰバスコントローラの一実施例構成、第１１図は、第
１図に示す通話路装置ＳＰＵと異常監視装置ＥＳＥとの
一実施例構成を示す。
電子交換システムの一実施例、第２図は各プロセツサと
本発明にいう障害制御装置ＦＣＵとの接続を示す接続図
、第３図は障害制御装置ＦＣＵから各プロセツサＣＰへ
送出する障害情報送出線ＦＳＬの信号内容の詳細図、第
４図は、本発明にいう障害制御装置ＦＣＵの動作例を示
すフローチヤート、第５図Ａ，Ｂ，Ｃは、本発明の障害
処理におけるプロセツサ側の動作例を示すフローチヤー
ト、第６図は、障害制御装置ＦＣＵの一実施例構成、第
７図は、プロセツサＣＰの一実施例構成、第８図は、第
７図に示す個別障害制御回路１ＦＣの一実施例構成、第
９−１図〜第９−７図は、第６図に示す障害制御装置Ｆ
ＣＵの各部の一実施例構成、第１０図は、第１図に示す
ＳＰバスコントローラの一実施例構成、第１１図は、第
１図に示す通話路装置ＳＰＵと異常監視装置ＥＳＥとの
一実施例構成を示す。
第１図において、１−１ないし１−ｎは、それぞれプロ
セツサＣＰ，２−１ないし２−ｎはそれぞれ中央制御装
置ＣＣ，３−１ないし３−ｎはそれぞれ個別メモリ、４
は本発明にいう障害制御装置ＦＣＵ，５−１ないし５−
ｊは、通話路装置ＳＰＵ，６は通話路バス、７は通話路
バスコントローラＳＰＢＣ，８は共通メモリ装置ＣＭ，
９は共通メモリバス、１０は共通メモリバスコントロー
ラＣＭＢＣ，ｌｌはチヤネル装置ＣＨ，ｌ２はチヤネル
バス，１３はチヤネルバスコントローラＣＨＢＣ，ｌ４
は入出力装置バス、１５は磁気ドラム装置１）Ｒ，ｌ６
は磁気テープ装置ＭＴ，ｌ７はタイプライタ装置ＴＹＰ
，ｌ８は異常監視装置ＥＳＥを表わしている。
セツサＣＰ，２−１ないし２−ｎはそれぞれ中央制御装
置ＣＣ，３−１ないし３−ｎはそれぞれ個別メモリ、４
は本発明にいう障害制御装置ＦＣＵ，５−１ないし５−
ｊは、通話路装置ＳＰＵ，６は通話路バス、７は通話路
バスコントローラＳＰＢＣ，８は共通メモリ装置ＣＭ，
９は共通メモリバス、１０は共通メモリバスコントロー
ラＣＭＢＣ，ｌｌはチヤネル装置ＣＨ，ｌ２はチヤネル
バス，１３はチヤネルバスコントローラＣＨＢＣ，ｌ４
は入出力装置バス、１５は磁気ドラム装置１）Ｒ，ｌ６
は磁気テープ装置ＭＴ，ｌ７はタイプライタ装置ＴＹＰ
，ｌ８は異常監視装置ＥＳＥを表わしている。
各プロセツサ１−１は、共通メモリ装置８およびそれぞ
れの個別メモリ３−１をアクセスしつつ処理を実行し、
通話路装置５を制御する。各プロセツサ１−１は、障害
制御装置４に接続されて障害通知を行う。第２図は、障
害制御装置ＦＣＵと接続のある各装置との関係を示して
いる。
れの個別メモリ３−１をアクセスしつつ処理を実行し、
通話路装置５を制御する。各プロセツサ１−１は、障害
制御装置４に接続されて障害通知を行う。第２図は、障
害制御装置ＦＣＵと接続のある各装置との関係を示して
いる。
図中の符号１−１ないし１−Ｎ，４，７，ｌＯ，ｌ３お
よび１８は、第１図に対応している。また２０−１ない
し２０一ｎはそれぞれ障害信号線ＣＰＤ，２ｌ−１ない
し２１−ｎはオフライン中表示線０ＦＬ，２２−１ない
し２２−ｎは、割込信号線ＦＩＬ，２３−１ないし２３
−ｎは初期設定起動線１ＳＬ，２４は障害処理終了通知
線ＦＰＥ，２５−１ないし２５−ｎは障害復旧通知線Ｆ
ＲＳＴ，２６は障害情報送出線ＦＳＬ，２ｒはクリア信
号線ＣＬＲ，２８はシステムダウン検出信号線ＳＹＤ，
２９ｌないし２９−ｎは障害プロセツサ表示線ＦＩＤを
表わしている。第３図は、第２図の障害情報送出線ＦＳ
Ｌの詳細を示すものでありＦＳＬは各プロセツサの障害
表示ＦＣＰＮ，ないしＦＣＰＮｎおよび障害ステート番
号を示すｍ本のＦＳＴＴ情報線のｎ＋ｍ本の信号線で構
成される。
よび１８は、第１図に対応している。また２０−１ない
し２０一ｎはそれぞれ障害信号線ＣＰＤ，２ｌ−１ない
し２１−ｎはオフライン中表示線０ＦＬ，２２−１ない
し２２−ｎは、割込信号線ＦＩＬ，２３−１ないし２３
−ｎは初期設定起動線１ＳＬ，２４は障害処理終了通知
線ＦＰＥ，２５−１ないし２５−ｎは障害復旧通知線Ｆ
ＲＳＴ，２６は障害情報送出線ＦＳＬ，２ｒはクリア信
号線ＣＬＲ，２８はシステムダウン検出信号線ＳＹＤ，
２９ｌないし２９−ｎは障害プロセツサ表示線ＦＩＤを
表わしている。第３図は、第２図の障害情報送出線ＦＳ
Ｌの詳細を示すものでありＦＳＬは各プロセツサの障害
表示ＦＣＰＮ，ないしＦＣＰＮｎおよび障害ステート番
号を示すｍ本のＦＳＴＴ情報線のｎ＋ｍ本の信号線で構
成される。
第４図は、本発明のいう障害制御装置ＦＣＵの動作例を
説明するフローチヤートであり、第５図は、本発明の障
害処理におけるプロセツサ側の動作例を示すフローチヤ
ートである。
説明するフローチヤートであり、第５図は、本発明の障
害処理におけるプロセツサ側の動作例を示すフローチヤ
ートである。
第４図、第５図に従つて第１図、第２図、第３図を参照
しつつ本発明の障害処理動作の一例を説明する。
しつつ本発明の障害処理動作の一例を説明する。
今＋ＩＣＰｌ−１ に電源断等の障害が発生すると該Ｃ
Ｐｌ−１は≠ＩＣＰＤ２Ｏ−１ によつて障害発生をＦ
ＣＵ４へ通知する。
Ｐｌ−１は≠ＩＣＰＤ２Ｏ−１ によつて障害発生をＦ
ＣＵ４へ通知する。
ＦＣＵ４は、≠１ＣＰＤ２０−１により障害ＣＰ表示Ｆ
ＣＰＮｉおよび≠ＩＦＩＤ２９−１をセツトする。続い
て≠１ＣＰＤ２０−１ により障害ＣＰ番号と後述する
マスターＣＰ表示とを比較する。もし◆ＩＣＰが今迄マ
スターＣＰであるならば新らたにマスターＣＰに≠ＪＣ
Ｐを選択し直しもしマスターＣＰ表示がΦＩＣＰでなく
≠ＪＣＰであればマスターＣＰ表示の変更は行わず、◆
ＪＣＰへ割込信号ＦＩＬ２２−ｊを送出し、同時にタイ
マーを起動する。◆ＪＣＰは、ＦＩＬを受信すると、本
ＣＰがマイクロプログラム制御のプロセツサであれば割
込処理のマイクロプログラムアドレスを発生し割込処理
を行わしめる（第５図Ｂ参照）。割込処理では、現在処
理中の動作を中断し、処理中状態を一時１Ｍへ格納し、
割込原因を解析した後に障害処理プログラムを起動する
。障害処理プログラムでは、ＦＳＬ２６の情報をもとに
障害処理を行い、処理終了後、障害処理終了通知線ＦＰ
Ｅ２４をＦＣＵ４へ返送する。ＦＣＵ４は、ＦＰＥ２４
を検出するとタイマーをりセツトして制御を終了する。
もし＋ＪＣＰが障害処理を正常に終了出来ない場合はタ
イマーがオーバフローすることになる。
ＣＰＮｉおよび≠ＩＦＩＤ２９−１をセツトする。続い
て≠１ＣＰＤ２０−１ により障害ＣＰ番号と後述する
マスターＣＰ表示とを比較する。もし◆ＩＣＰが今迄マ
スターＣＰであるならば新らたにマスターＣＰに≠ＪＣ
Ｐを選択し直しもしマスターＣＰ表示がΦＩＣＰでなく
≠ＪＣＰであればマスターＣＰ表示の変更は行わず、◆
ＪＣＰへ割込信号ＦＩＬ２２−ｊを送出し、同時にタイ
マーを起動する。◆ＪＣＰは、ＦＩＬを受信すると、本
ＣＰがマイクロプログラム制御のプロセツサであれば割
込処理のマイクロプログラムアドレスを発生し割込処理
を行わしめる（第５図Ｂ参照）。割込処理では、現在処
理中の動作を中断し、処理中状態を一時１Ｍへ格納し、
割込原因を解析した後に障害処理プログラムを起動する
。障害処理プログラムでは、ＦＳＬ２６の情報をもとに
障害処理を行い、処理終了後、障害処理終了通知線ＦＰ
Ｅ２４をＦＣＵ４へ返送する。ＦＣＵ４は、ＦＰＥ２４
を検出するとタイマーをりセツトして制御を終了する。
もし＋ＪＣＰが障害処理を正常に終了出来ない場合はタ
イマーがオーバフローすることになる。
ＦＣＵ４は、タイマーがオーバフローすると＋ＪＣＰが
障害であると判断し、＋ＪＣＰの障害ＣＰ表示ＦＣＰＮ
』および≠ＪＦＩＤ２９−ｊをセツトし、再び新らたな
ＣＰをマスターＣＰとして選択し直して上記の制御を繰
り返えす。更に、全ＣＰが障害信号を送出するかまたは
全ＣＰの障害表示がセツトされると、ＦＣＵ４は、障害
ステート番号ＦＳＴＴを更新し、ＦＳＴＴの番号からＣ
Ｐ例えば≠ＫＣＰを選択し、全ＣＰへ初期設定を指示す
るＣＬＲ信号２７を送出後＋ＫＣＰへ初期設定起動を指
示するＩＳＬ信号２６一ｋを送出すると共にタイマーを
起動する。
障害であると判断し、＋ＪＣＰの障害ＣＰ表示ＦＣＰＮ
』および≠ＪＦＩＤ２９−ｊをセツトし、再び新らたな
ＣＰをマスターＣＰとして選択し直して上記の制御を繰
り返えす。更に、全ＣＰが障害信号を送出するかまたは
全ＣＰの障害表示がセツトされると、ＦＣＵ４は、障害
ステート番号ＦＳＴＴを更新し、ＦＳＴＴの番号からＣ
Ｐ例えば≠ＫＣＰを選択し、全ＣＰへ初期設定を指示す
るＣＬＲ信号２７を送出後＋ＫＣＰへ初期設定起動を指
示するＩＳＬ信号２６一ｋを送出すると共にタイマーを
起動する。
ΦＫＣＰは、ＩＳＬ信号２６−ｋを受信すると第５図Ｃ
図示の如く初期設定起動処理のマイクロプログラムアド
レスを発生し、マイクロプログラム制御により磁気テー
プ装置１６からシステム立土げ用プログラムを読出し、
ＩＭ３−ｋへ格納し、読出し終了後にプログラムの先頭
番地からスタートする。システム立土げ用プログラムは
、ＦＳＬ情報２６のＦＳＴＴを元にしてシステム全体の
初期設定と正常処理の運行が可能がシステムの再構成処
理とを行い、処理終了時にＦＰＥ２４および≠ＫＣＰの
障害復旧通知信号２５−ｋをＦＣＵ４へ返送する。ＦＣ
Ｕ４は、ＦＰＥ２４を検出するとタイマーをりセツトし
て制御を終了する。もし＋ＫＣＰがシステム立上げ処理
を正常に終了出来ない場合はタイマーがオーバフローし
、ＦＳＴＴを更新して上記動作を繰り返えす。またＦＣ
Ｕ４は、ＥＳＥｌ８からシステムダウン検出信号ＳＹＤ
２８を受信した場合も全ＣＰの障害表示を検出したとき
と同様の制御を行う。第６図は、本発明のいう障害制御
装置ＦＣＵ４の一構成例を示す。
図示の如く初期設定起動処理のマイクロプログラムアド
レスを発生し、マイクロプログラム制御により磁気テー
プ装置１６からシステム立土げ用プログラムを読出し、
ＩＭ３−ｋへ格納し、読出し終了後にプログラムの先頭
番地からスタートする。システム立土げ用プログラムは
、ＦＳＬ情報２６のＦＳＴＴを元にしてシステム全体の
初期設定と正常処理の運行が可能がシステムの再構成処
理とを行い、処理終了時にＦＰＥ２４および≠ＫＣＰの
障害復旧通知信号２５−ｋをＦＣＵ４へ返送する。ＦＣ
Ｕ４は、ＦＰＥ２４を検出するとタイマーをりセツトし
て制御を終了する。もし＋ＫＣＰがシステム立上げ処理
を正常に終了出来ない場合はタイマーがオーバフローし
、ＦＳＴＴを更新して上記動作を繰り返えす。またＦＣ
Ｕ４は、ＥＳＥｌ８からシステムダウン検出信号ＳＹＤ
２８を受信した場合も全ＣＰの障害表示を検出したとき
と同様の制御を行う。第６図は、本発明のいう障害制御
装置ＦＣＵ４の一構成例を示す。
なお、図においては理解を容易とする為にＣＰｌ−１〜
１−ｎを重複して図示している。図中の符号１−１〜１
−Ｎ，４，７，ｌＯ，ｌ３，ｌ８，２Ｏ−１ないし２０
−Ｎ，２ｌｌないし２１−Ｎ，２２−１ないし２２−Ｎ
，２３−１ないし２３−Ｎ，２４，２５−１ないし２５
−Ｎ，２６，２７，２８，２９−１〜２９−ｎは、それ
ぞれ第１図、第２図に対応している。ＦＣＵ４は、ＣＰ
ｌ−１〜１−ｎからのＣＰＤ信号２０−１〜２０−ｎお
よび０ＦＬ信号２１１〜２１−ｎを検出し、ＣＰ対応の
障害表示を行う障害ＣＰ検出回路ＦＣＰＤＥＴｌＯＯ，
ＥＳＥｌ８からのＳＹＤ信号２８の検出と全ＣＰ障害と
を検出するシステムダウン検出回路ＳＹＤＤＥＴｌＯｌ
、障害処理およびシステム立上げ処理を指示するＣＰを
決定するマスターＣＰ選択回路ＭＣＰＳＥＬｌＯ２，Ｆ
ＣＵ４の制御タイミングを作成するタイミング回路ＴＭ
ＧｌＯ３、計時回路ＴＩＭＥＲｌＯ４、システムダウン
回数を計数する障害ステートカウンタ回路ＦＳＴＣｌＯ
５、各ＣＰへＦＩＬ信号２２−１〜２２−ｎやＩＳＬ信
号２３−１〜２３ｎやＣＬＲ信号２７を送出する起動信
号送出回路１ＤＶ１０６、各ＣＰへＦＳＬ情報２６をま
たＳＰＢＣ７やＣＭＢＣｌＯやＣＨＢＣｌ３へＦＩＤ２
９−１〜２９−ｎを送出する障害情報送出回路ＦＤＶｌ
Ｏ７の各回路から構成される。ＦＣＵ４の各回路の詳細
および内容信号線については、第９−１図〜第９−７図
において後述する。
１−ｎを重複して図示している。図中の符号１−１〜１
−Ｎ，４，７，ｌＯ，ｌ３，ｌ８，２Ｏ−１ないし２０
−Ｎ，２ｌｌないし２１−Ｎ，２２−１ないし２２−Ｎ
，２３−１ないし２３−Ｎ，２４，２５−１ないし２５
−Ｎ，２６，２７，２８，２９−１〜２９−ｎは、それ
ぞれ第１図、第２図に対応している。ＦＣＵ４は、ＣＰ
ｌ−１〜１−ｎからのＣＰＤ信号２０−１〜２０−ｎお
よび０ＦＬ信号２１１〜２１−ｎを検出し、ＣＰ対応の
障害表示を行う障害ＣＰ検出回路ＦＣＰＤＥＴｌＯＯ，
ＥＳＥｌ８からのＳＹＤ信号２８の検出と全ＣＰ障害と
を検出するシステムダウン検出回路ＳＹＤＤＥＴｌＯｌ
、障害処理およびシステム立上げ処理を指示するＣＰを
決定するマスターＣＰ選択回路ＭＣＰＳＥＬｌＯ２，Ｆ
ＣＵ４の制御タイミングを作成するタイミング回路ＴＭ
ＧｌＯ３、計時回路ＴＩＭＥＲｌＯ４、システムダウン
回数を計数する障害ステートカウンタ回路ＦＳＴＣｌＯ
５、各ＣＰへＦＩＬ信号２２−１〜２２−ｎやＩＳＬ信
号２３−１〜２３ｎやＣＬＲ信号２７を送出する起動信
号送出回路１ＤＶ１０６、各ＣＰへＦＳＬ情報２６をま
たＳＰＢＣ７やＣＭＢＣｌＯやＣＨＢＣｌ３へＦＩＤ２
９−１〜２９−ｎを送出する障害情報送出回路ＦＤＶｌ
Ｏ７の各回路から構成される。ＦＣＵ４の各回路の詳細
および内容信号線については、第９−１図〜第９−７図
において後述する。
第７図は、本発明に適用されるプロセツサ≠ＩＣＰｌ−
１の一構成としてマイクロプログラム制御のプロセツサ
の構成を示す。
１の一構成としてマイクロプログラム制御のプロセツサ
の構成を示す。
図中、符号１−１，２−Ｉ，３−１，６，７，１０，１
２，１３，１９は、それぞれ第１図と対応している。中
央制御装置ＣＣは、構成要素として、Ｌ８−１から読み
出した命令を格納する命令レジスタＲ２ＯＯ、マイクロ
プログラムアドレスを発生するマイクロプログラムアド
レス発生回路ＭＰＡＧＮ２Ｏｌ、マイクロプログラムア
ドレスを格納するマイクロプログラムアドレスレジスタ
ＭＰＡＲ２Ｏ２、マイクロプログラムを格納するマイク
ロプログラムメモリＭＰＭ２Ｏ３，ＭＰＭ２Ｏ３から読
出したマイクロプログラムの１ステツプであるマイク口
命令を格納するマイクロ命令レジスタＭＩＲ２Ｏ４，Ｍ
ＩＲの情報解読しＣＣ全体の制御信号を作成送出するデ
コーダＤＥＣ２Ｏ５，ＭＩＲの情報をもとにマイクロプ
ログラム実行を制御するマイクロプログラム実行制御回
路ＭＰＣ２Ｏ６，ＩＭに格納される命令のアドレス情報
を格納する命令アドレスレジスタＩＡＲ２Ｏ７，ＩＡＲ
を＋１歩進させる加算回路＋１ＡＤＤＥＲ２０８、プロ
グラムで使用する汎用レジスタＲＥＧ２Ｏ９、演算回路
ＡＬＵ２ｌＯ，ＳＰＵ５−１〜５−ｊとの情報送受を行
うＳＰＢＵＦ２ｌｌ，ＳＰＢＵＳ６アクセスの為にＳＰ
バスコントローラＳＰＢＣ７との間でＳＰバス使用要求
信号ＳＰＲＱ２ｌ２の送出とＳＰバス使用０Ｋ信号ＳＰ
ＡＯＫ２ｌ３の受信とを制御するＳＰバスアクセスコン
トローラＳＰＡＣ２ｌ４，ＣＭＢＵＳｌ９アクセスの為
にＣＭバスコントローラＣＭＢＣｌＯとの間でＣＭバス
使用要求信号ＣＭＲＱ２ｌ５の送出とＣＭバス使用０Ｋ
信号ＣＭＡＯＫ２ｌ６の受信とを制御するＣＭバスアク
セスコントローラＣＭＡＣ２ｌ７，ＣＭ８との情報授受
を行うＣＭＢＵＦ２ｌ８，ＣＨｌｌとの情報授受を行う
ＣＨＢＵＦ２ｌ９，ＣＨＢＵＳｌ２アクセスの為にＣＨ
バスコントローラＣＨＢＣｌ３との間でＣＨバス使用要
求信号ＣＨＲＱ２２Ｏの送出とＣＨバス使用０Ｋ信号Ｃ
ＨＡＯＫ２２ｌの受信とを制御するＣＨバスアクセスコ
ントローラＣＨＡＣ２２２，ＩＭ３−１およびＣＣ内各
バツフア・レジスタやＡＬＵ等を結合するプロセツサバ
スＰＲＢ２２３、各種割込原因を表示しＭＰＡＧＮ２Ｏ
ｌへ割込を通知する割込原因表示回路１ＳＦ２２４およ
びＦＣＵ４との間の信号授受やＣＰｌｉの障害検出を行
う個別障害制御回路ＩＦＣ３ＯＯからなる。
２，１３，１９は、それぞれ第１図と対応している。中
央制御装置ＣＣは、構成要素として、Ｌ８−１から読み
出した命令を格納する命令レジスタＲ２ＯＯ、マイクロ
プログラムアドレスを発生するマイクロプログラムアド
レス発生回路ＭＰＡＧＮ２Ｏｌ、マイクロプログラムア
ドレスを格納するマイクロプログラムアドレスレジスタ
ＭＰＡＲ２Ｏ２、マイクロプログラムを格納するマイク
ロプログラムメモリＭＰＭ２Ｏ３，ＭＰＭ２Ｏ３から読
出したマイクロプログラムの１ステツプであるマイク口
命令を格納するマイクロ命令レジスタＭＩＲ２Ｏ４，Ｍ
ＩＲの情報解読しＣＣ全体の制御信号を作成送出するデ
コーダＤＥＣ２Ｏ５，ＭＩＲの情報をもとにマイクロプ
ログラム実行を制御するマイクロプログラム実行制御回
路ＭＰＣ２Ｏ６，ＩＭに格納される命令のアドレス情報
を格納する命令アドレスレジスタＩＡＲ２Ｏ７，ＩＡＲ
を＋１歩進させる加算回路＋１ＡＤＤＥＲ２０８、プロ
グラムで使用する汎用レジスタＲＥＧ２Ｏ９、演算回路
ＡＬＵ２ｌＯ，ＳＰＵ５−１〜５−ｊとの情報送受を行
うＳＰＢＵＦ２ｌｌ，ＳＰＢＵＳ６アクセスの為にＳＰ
バスコントローラＳＰＢＣ７との間でＳＰバス使用要求
信号ＳＰＲＱ２ｌ２の送出とＳＰバス使用０Ｋ信号ＳＰ
ＡＯＫ２ｌ３の受信とを制御するＳＰバスアクセスコン
トローラＳＰＡＣ２ｌ４，ＣＭＢＵＳｌ９アクセスの為
にＣＭバスコントローラＣＭＢＣｌＯとの間でＣＭバス
使用要求信号ＣＭＲＱ２ｌ５の送出とＣＭバス使用０Ｋ
信号ＣＭＡＯＫ２ｌ６の受信とを制御するＣＭバスアク
セスコントローラＣＭＡＣ２ｌ７，ＣＭ８との情報授受
を行うＣＭＢＵＦ２ｌ８，ＣＨｌｌとの情報授受を行う
ＣＨＢＵＦ２ｌ９，ＣＨＢＵＳｌ２アクセスの為にＣＨ
バスコントローラＣＨＢＣｌ３との間でＣＨバス使用要
求信号ＣＨＲＱ２２Ｏの送出とＣＨバス使用０Ｋ信号Ｃ
ＨＡＯＫ２２ｌの受信とを制御するＣＨバスアクセスコ
ントローラＣＨＡＣ２２２，ＩＭ３−１およびＣＣ内各
バツフア・レジスタやＡＬＵ等を結合するプロセツサバ
スＰＲＢ２２３、各種割込原因を表示しＭＰＡＧＮ２Ｏ
ｌへ割込を通知する割込原因表示回路１ＳＦ２２４およ
びＦＣＵ４との間の信号授受やＣＰｌｉの障害検出を行
う個別障害制御回路ＩＦＣ３ＯＯからなる。
ＣＣ２−１の内部動作の詳細は、本発明とは直接係わり
がないので省略する。
がないので省略する。
ＣＣの内部構成のうち本発明の一部を構成する個別障害
制御回路１ＦＣ３００の詳細を第８図に示す。
制御回路１ＦＣ３００の詳細を第８図に示す。
第８図で図中の符号４，２０−１，２１−１，２２−１
，２３−１，２４，２５−１，２６，２７，２０１，２
０４，２２３，２２４，３００はそれぞれ第１図、第２
図、第７図に対応している。
，２３−１，２４，２５−１，２６，２７，２０１，２
０４，２２３，２２４，３００はそれぞれ第１図、第２
図、第７図に対応している。
ＩＦＣ３ＯＯは、ＭＩＲ２Ｏ４からのマイク口命令の制
御情報の一部をマイクロ制御線３０１により受け、本制
御線をデコーダＤＥＣ３Ｏ２で解読する。そしてレシー
バ３１０で受信するＦＣＵ４からのＦＳＬ情報２６をＰ
ＲＢ２２３へ送出するゲート３１１の開閉を制御する信
号ＦＳＩＲ３Ｏ３，ＦＣＵ４へＦＰＥ信号２４をドライ
バ３１２を介して送出を指示するＳＦＰＥ信号３０４、
同じくドライバ３１３を介してＦＲＳＴ信号２５−１の
送出を指示するＳＦＲＳＴ信号３０５、ドライバ３１４
を介して０ＦＬ信号２１−１の送出のセツト・りセツト
を指示する０ＦＬＳ信号３０６，０ＦＬＲ信号３０７、
一定時間を計数するＴＦカウンタＴＦ３Ｏ８のりセツト
信号ＴＦＲＳＴ３Ｏ９などを作成する。またＩＦＣ３Ｏ
Ｏは、クロツク発振器ＣＰＧ３ｌ５を有し、＋ＩＣＰｌ
−１内へクロツクを供給する。
御情報の一部をマイクロ制御線３０１により受け、本制
御線をデコーダＤＥＣ３Ｏ２で解読する。そしてレシー
バ３１０で受信するＦＣＵ４からのＦＳＬ情報２６をＰ
ＲＢ２２３へ送出するゲート３１１の開閉を制御する信
号ＦＳＩＲ３Ｏ３，ＦＣＵ４へＦＰＥ信号２４をドライ
バ３１２を介して送出を指示するＳＦＰＥ信号３０４、
同じくドライバ３１３を介してＦＲＳＴ信号２５−１の
送出を指示するＳＦＲＳＴ信号３０５、ドライバ３１４
を介して０ＦＬ信号２１−１の送出のセツト・りセツト
を指示する０ＦＬＳ信号３０６，０ＦＬＲ信号３０７、
一定時間を計数するＴＦカウンタＴＦ３Ｏ８のりセツト
信号ＴＦＲＳＴ３Ｏ９などを作成する。またＩＦＣ３Ｏ
Ｏは、クロツク発振器ＣＰＧ３ｌ５を有し、＋ＩＣＰｌ
−１内へクロツクを供給する。
ＣＤＤ３ｌ６は、ＣＰＧ３ｌ５の発振断を検出するクロ
ツク停止検出回路であり、本検出信号３１８は、ＴＦ３
Ｏ８のオーバフロー信号３１７との論理和をゲ一゜卜３
１９でとられ、ドライバ３２０を介してＦＣＵ４へＣＰ
障害信号ＣＰＤ２Ｏｌを介して通知される。一方１ＦＣ
３００は、ＦＣＵ４からの信号に対しては、ＣＬＲ信号
２７をレシーバ３２１で受信してＣＰ内へ初期設定を指
示し、ＦＩＬ信号２２−１をレシーバ３２２を受信して
障害割込線ＦＩＲ３２３を介してＩＳＦ２２４をセツト
し、ＩＳＬ信号２３−１をレシーバ３２４で受信してＭ
ＰＡＧＮ２Ｏｌへ初期設定起動をＩＰＬ信号３２５を介
して指示する。なおＴＦ３Ｏ８はＣＰのプログラム動作
の正常性を確認するものであり、正常時にはプログラム
が一定周期毎にＴＦ３Ｏ８をりセツトしており、プログ
ラムの暴走等の異常時にはりセツトが行われずＴＦ３Ｏ
８がオーバーフローしてＣＰの異常を検出する。第９−
１図から第９−７図は、ＦＣＵ４の詳細図であり、以下
まとめて説明する。
ツク停止検出回路であり、本検出信号３１８は、ＴＦ３
Ｏ８のオーバフロー信号３１７との論理和をゲ一゜卜３
１９でとられ、ドライバ３２０を介してＦＣＵ４へＣＰ
障害信号ＣＰＤ２Ｏｌを介して通知される。一方１ＦＣ
３００は、ＦＣＵ４からの信号に対しては、ＣＬＲ信号
２７をレシーバ３２１で受信してＣＰ内へ初期設定を指
示し、ＦＩＬ信号２２−１をレシーバ３２２を受信して
障害割込線ＦＩＲ３２３を介してＩＳＦ２２４をセツト
し、ＩＳＬ信号２３−１をレシーバ３２４で受信してＭ
ＰＡＧＮ２Ｏｌへ初期設定起動をＩＰＬ信号３２５を介
して指示する。なおＴＦ３Ｏ８はＣＰのプログラム動作
の正常性を確認するものであり、正常時にはプログラム
が一定周期毎にＴＦ３Ｏ８をりセツトしており、プログ
ラムの暴走等の異常時にはりセツトが行われずＴＦ３Ｏ
８がオーバーフローしてＣＰの異常を検出する。第９−
１図から第９−７図は、ＦＣＵ４の詳細図であり、以下
まとめて説明する。
第９−１図はＦＣＵ４の障害ＣＰ検出回路ＦＣＰＤＥＴ
ｌＯＯの詳細を示すものであり、該回路はレシーバ４０
１−１ないし４０１−ｎでＣＰの障害信号２０−１ない
し２０−ｎを受信する。
ｌＯＯの詳細を示すものであり、該回路はレシーバ４０
１−１ないし４０１−ｎでＣＰの障害信号２０−１ない
し２０−ｎを受信する。
４０１−１の出力は、そ孔ぞれオアゲ゛一ト４０２−１
ないし４０２−ｎを通してＣＰ障害中表示ＦＦ４Ｏ３−
１ないし４０３−ｎをセツトする。
ないし４０２−ｎを通してＣＰ障害中表示ＦＦ４Ｏ３−
１ないし４０３−ｎをセツトする。
４０３−１ないし４０３−ｎの出力は各ＣＰの障害中表
示≠１ＦＣＰないし≠ＮＦＣＰＩ４Ｏ４−１ないし４０
４−ｎとしてＦＣＵ４の他の回路へ伝達される。
示≠１ＦＣＰないし≠ＮＦＣＰＩ４Ｏ４−１ないし４０
４−ｎとしてＦＣＵ４の他の回路へ伝達される。
また４０１−１の出力はそれぞれ４０１丁１信号の立土
がりを検出しパルスを出力するエツジトリガパルス発生
器ＥＴＧ４Ｏ５−１ないし４０５−ｎでパルス出力とな
りオアゲート４０６を通してＣＰ障害検出信号ＣＰＦＤ
４Ｏ７を発する。ＣＰ障害中表示ＦＦ４Ｏ３−１ないし
４０３−ｎはそれぞれ対応するＣＰからのＦＲＳＴ信号
２５１ないし２５−ｎをレシーバ４０８−１ないし４０
８−ｎで受信するとりセツトされる。
がりを検出しパルスを出力するエツジトリガパルス発生
器ＥＴＧ４Ｏ５−１ないし４０５−ｎでパルス出力とな
りオアゲート４０６を通してＣＰ障害検出信号ＣＰＦＤ
４Ｏ７を発する。ＣＰ障害中表示ＦＦ４Ｏ３−１ないし
４０３−ｎはそれぞれ対応するＣＰからのＦＲＳＴ信号
２５１ないし２５−ｎをレシーバ４０８−１ないし４０
８−ｎで受信するとりセツトされる。
また各ＣＰからオフライン中表示信号０ＦＬ２１−１な
いし２１−ｎは、レシーバそれぞれ４０９−１ないし４
０９−ｎで受信し、対応するＣＰ障害中表示ＦＦ４Ｏ３
−１ないし４０３−ｎをセツトする。更にＣＰ障害中表
示ＦＦ４Ｏ３は、マスターＣＰ表示信号ＭＣＰｌ５６５
−１ないし５６５−ｎと計時回路ＴＩＭＥＲｌＯ４のオ
ーバフロー信号０ＶＦ５０１とを、それぞれアンドゲー
ト４０８一１ないし４０８−ｎで論理積をとつた出力に
よつてもオアゲート４０２−１ないし４０２−ｎを通し
てセツトされ、障害処理を指示されたＣＰが障害処理を
正常に行えなかつた場合、該ＣＰを障害として表示する
。第９−２図は、システムダウン検出回路１０１であり
、レシーバ４５０は、ＥＳＥｌ８からのＳＹＤ信号２８
を受信するとエツジトリガパルス発生器ＥＴＧ４５ｌで
システムダウン検出信号ＳＹＤＤ４５２パルスを発生す
る。
いし２１−ｎは、レシーバそれぞれ４０９−１ないし４
０９−ｎで受信し、対応するＣＰ障害中表示ＦＦ４Ｏ３
−１ないし４０３−ｎをセツトする。更にＣＰ障害中表
示ＦＦ４Ｏ３は、マスターＣＰ表示信号ＭＣＰｌ５６５
−１ないし５６５−ｎと計時回路ＴＩＭＥＲｌＯ４のオ
ーバフロー信号０ＶＦ５０１とを、それぞれアンドゲー
ト４０８一１ないし４０８−ｎで論理積をとつた出力に
よつてもオアゲート４０２−１ないし４０２−ｎを通し
てセツトされ、障害処理を指示されたＣＰが障害処理を
正常に行えなかつた場合、該ＣＰを障害として表示する
。第９−２図は、システムダウン検出回路１０１であり
、レシーバ４５０は、ＥＳＥｌ８からのＳＹＤ信号２８
を受信するとエツジトリガパルス発生器ＥＴＧ４５ｌで
システムダウン検出信号ＳＹＤＤ４５２パルスを発生す
る。
また、ＦＣＰＤＥＴｌＯＯからＣＰ障害中表示信号４０
４１ないし４０４−ｎを受信し、それらをアンドゲート
４５３で論理積をとり全ＣＰの障害中表示を検出する。
４１ないし４０４−ｎを受信し、それらをアンドゲート
４５３で論理積をとり全ＣＰの障害中表示を検出する。
レシーバ４５０とゲート４５３との出力は、オアゲート
４５４を通してシステムダウン中表示ＳＹＤＩ４５５を
送出する。第９−３図はＦＣＵ４の制御タイミングを作
成するタイミング回路ＴＭＧｌＯ３であり、オアゲーー
ト５００はＣＰ障害検出信号ＣＰＦＤ４Ｏ７、システム
ダウン検出信号ＳＹＤＤ４５２あるいは計時回路ＴＩＭ
ＥＲｌＯ４からのタイムアツプ信号０ＶＦ５０１のいず
れかの信号によりタイミング発生器ＴＧＮ５Ｏ２を起動
する。
４５４を通してシステムダウン中表示ＳＹＤＩ４５５を
送出する。第９−３図はＦＣＵ４の制御タイミングを作
成するタイミング回路ＴＭＧｌＯ３であり、オアゲーー
ト５００はＣＰ障害検出信号ＣＰＦＤ４Ｏ７、システム
ダウン検出信号ＳＹＤＤ４５２あるいは計時回路ＴＩＭ
ＥＲｌＯ４からのタイムアツプ信号０ＶＦ５０１のいず
れかの信号によりタイミング発生器ＴＧＮ５Ｏ２を起動
する。
ＴＧＮ５Ｏ２は、制御タイミングＴｌ，Ｔ２，Ｔ３，Ｔ
４を時間経緯と共に順次発生し、Ｔ１においてＭＣＰＳ
ＥＬｌＯ２へのマスタＣＰ選択タイミング信号ＭＳＬ５
Ｏ３を発し、またシステムダウン中表示ＳＹＤＩ４５５
とアンドゲート５０４で論理積をとりＦＳＴＣｌＯ５へ
ステート更新タイミング信号ＣＨＧ５Ｏ５を発し、Ｔ２
においてアンドゲート５０６でＳＹＤＩ４５５と論理積
をとりクリア信号送出タイミング信号ＳＣＬＲ５Ｏ７を
発し、Ｔ３においてアンドゲート５０８でＳＹＤＩ４５
５の否定信号と論理積をとりＣＰ割込信号送出タイミン
グ信号ＳＦＩ５Ｏ９を発し、またアンドゲート５１０で
ＳＹＤＩと論理積をとりＣＰへの初期設定起動信号送出
タイミング信号ＳＩＳ５ｌｌを発し、Ｔ４において計時
回路ＴＩＭＥＲｌＯ４の計時開始を指示する信号ＴＳ５
ｌ２を発する。第９−４図は、マスターＣＰ選択回路Ｍ
ＣＰＳＥＬｌＯ２の詳細を示すものである。
４を時間経緯と共に順次発生し、Ｔ１においてＭＣＰＳ
ＥＬｌＯ２へのマスタＣＰ選択タイミング信号ＭＳＬ５
Ｏ３を発し、またシステムダウン中表示ＳＹＤＩ４５５
とアンドゲート５０４で論理積をとりＦＳＴＣｌＯ５へ
ステート更新タイミング信号ＣＨＧ５Ｏ５を発し、Ｔ２
においてアンドゲート５０６でＳＹＤＩ４５５と論理積
をとりクリア信号送出タイミング信号ＳＣＬＲ５Ｏ７を
発し、Ｔ３においてアンドゲート５０８でＳＹＤＩ４５
５の否定信号と論理積をとりＣＰ割込信号送出タイミン
グ信号ＳＦＩ５Ｏ９を発し、またアンドゲート５１０で
ＳＹＤＩと論理積をとりＣＰへの初期設定起動信号送出
タイミング信号ＳＩＳ５ｌｌを発し、Ｔ４において計時
回路ＴＩＭＥＲｌＯ４の計時開始を指示する信号ＴＳ５
ｌ２を発する。第９−４図は、マスターＣＰ選択回路Ｍ
ＣＰＳＥＬｌＯ２の詳細を示すものである。
ＭＣＰＳＥＬｌＯ２は障害検出時に障害処理を行わせる
ＣＰを選択表示するものである。フリツプフロツプ（Ｆ
Ｆ）のＭＣＰＦｌ５５Ｏ−１ないしＭＣＰＦｎ５５Ｏ−
ｎは、ＣＰ障害検出時に障害処理を行うべきＣＰ（これ
をマスターＣＰと呼ぶ）を表示するマスターＣＰ表示Ｆ
Ｆｌナンドゲート５５１−１ないし５５１−ｎは、ＣＰ
障害表示信号ＦＣＰｌ４Ｏ４−１ないし４０４−ｎを受
信してインバートするゲートを表わす。更に破線で囲つ
た回路は優先選択回路ＰＳＬ５５２であつて入力５５１
−１ないし５５１−ｎで信号があるもののうち１〉２〉
・・・・・・〉ｎの順位で１つだけ信号を選択する働き
をする。すなわちゲート５５１−１の出力が″′１″の
とき、ゲート５５３でインバートし、アンドゲート５５
４−１に接続されてゲート５５１−２からの出力を阻止
し、またノアゲート５５５に接続されゲート５５５の出
力をＳＯＩにしてアンドゲート５５４−２に接続してゲ
ート５５１−３からの出力を阻止し、このようにしてア
ンドゲ゛一ト５５４一ｎはゲート５５１−ｎを除く５５
１−１のゲート全てが′０Ｉ′のとき初めて開くことに
なり、障害表示のないＣＰの１つを選択しゲート５５４
一１ないし５５４−ｎの１つの出力をゞ１″とする。ア
ンドゲート５５６−１ないし５５６−ｎは、各各ＣＰ障
害表示信号ＦＣＰＩ４Ｏ４−１ないし４０４−ｎとマス
ターＣＰ表示ＦＦ出力ＭＣＰＦｌ〜Ｎ５５Ｏ−１ないし
５５０−ｎとの論理積をとる。現マスターＣＰ表示のＣ
Ｐが障害表示されたか否かを検出するオアゲート５５７
は、５５６一１ないし５５６ｎのいずれかが′１″とな
るとゞ１″を出力し、アンドゲ゛一ト５５８でマスター
ＣＰ選択タイミング信号ＭＳＬ５Ｏ３と論理積をとり新
らたにマスターＣＰを選択し直す信号を発する。ゲート
５５８の出力は、ＰＳＬの出力５５４一１ないし５５４
−ｎとアンドゲート５５９−１ないし５５９−ｎとで論
理積をとり、オアゲート５６０−１ないし５６０−ｎを
通してＦＦ５５Ｏ一１ないし５５０−ｎの１つをセツト
し他をりセツトする。なおＦＦ５５Ｏ−１ないし５５０
−ｎはセツトとりセツトとが同時に入力した場合セツト
されるＦＦである。オアゲート５６０−１ないし５６０
−ｎの１方の入力は、システムダウン検出信号ＳＹＤＤ
４５２により、システムダウン検出時に強制的にＭＣＰ
Ｆｌ５５Ｏ−１のみをセツトし他をりセツトするもので
ある。デコーダＤＥＣ５６ｌは、システムダウン回数を
表示するステート表示ＳＴＩ５６２を解読し、ＤＥＣ５
６ｌ出力５６３−１ないし５６３−ｎのうちシステムダ
ウン回数に対応する出力にのみ信号Ｓ１″を出力する。
ＣＰを選択表示するものである。フリツプフロツプ（Ｆ
Ｆ）のＭＣＰＦｌ５５Ｏ−１ないしＭＣＰＦｎ５５Ｏ−
ｎは、ＣＰ障害検出時に障害処理を行うべきＣＰ（これ
をマスターＣＰと呼ぶ）を表示するマスターＣＰ表示Ｆ
Ｆｌナンドゲート５５１−１ないし５５１−ｎは、ＣＰ
障害表示信号ＦＣＰｌ４Ｏ４−１ないし４０４−ｎを受
信してインバートするゲートを表わす。更に破線で囲つ
た回路は優先選択回路ＰＳＬ５５２であつて入力５５１
−１ないし５５１−ｎで信号があるもののうち１〉２〉
・・・・・・〉ｎの順位で１つだけ信号を選択する働き
をする。すなわちゲート５５１−１の出力が″′１″の
とき、ゲート５５３でインバートし、アンドゲート５５
４−１に接続されてゲート５５１−２からの出力を阻止
し、またノアゲート５５５に接続されゲート５５５の出
力をＳＯＩにしてアンドゲート５５４−２に接続してゲ
ート５５１−３からの出力を阻止し、このようにしてア
ンドゲ゛一ト５５４一ｎはゲート５５１−ｎを除く５５
１−１のゲート全てが′０Ｉ′のとき初めて開くことに
なり、障害表示のないＣＰの１つを選択しゲート５５４
一１ないし５５４−ｎの１つの出力をゞ１″とする。ア
ンドゲート５５６−１ないし５５６−ｎは、各各ＣＰ障
害表示信号ＦＣＰＩ４Ｏ４−１ないし４０４−ｎとマス
ターＣＰ表示ＦＦ出力ＭＣＰＦｌ〜Ｎ５５Ｏ−１ないし
５５０−ｎとの論理積をとる。現マスターＣＰ表示のＣ
Ｐが障害表示されたか否かを検出するオアゲート５５７
は、５５６一１ないし５５６ｎのいずれかが′１″とな
るとゞ１″を出力し、アンドゲ゛一ト５５８でマスター
ＣＰ選択タイミング信号ＭＳＬ５Ｏ３と論理積をとり新
らたにマスターＣＰを選択し直す信号を発する。ゲート
５５８の出力は、ＰＳＬの出力５５４一１ないし５５４
−ｎとアンドゲート５５９−１ないし５５９−ｎとで論
理積をとり、オアゲート５６０−１ないし５６０−ｎを
通してＦＦ５５Ｏ一１ないし５５０−ｎの１つをセツト
し他をりセツトする。なおＦＦ５５Ｏ−１ないし５５０
−ｎはセツトとりセツトとが同時に入力した場合セツト
されるＦＦである。オアゲート５６０−１ないし５６０
−ｎの１方の入力は、システムダウン検出信号ＳＹＤＤ
４５２により、システムダウン検出時に強制的にＭＣＰ
Ｆｌ５５Ｏ−１のみをセツトし他をりセツトするもので
ある。デコーダＤＥＣ５６ｌは、システムダウン回数を
表示するステート表示ＳＴＩ５６２を解読し、ＤＥＣ５
６ｌ出力５６３−１ないし５６３−ｎのうちシステムダ
ウン回数に対応する出力にのみ信号Ｓ１″を出力する。
アンドオアゲート５６４−１ないし５６４−ｎは、シス
テムダウン表示信号ＳＹＤＩでマスターＣＰ表示ＦＦ出
力５５０−１ないし５５０−ｎまたはＤＥＣ５６ｌの出
力５６３−１ないし５６３−ｎを選択し、すなわちシス
テムダウン表示がセツトされているときはＤＥＣ５６ｌ
出力を選択しセツトされていないときはマスターＣＰ表
示５５０出力を選択し、該選択された信号をマスターＣ
Ｐ表示信号として＋１ＭＣＰＩ５６５１ないし＋ＮＭＣ
ＰＩ５６５−ｎを出力する。第９−５図は、システムダ
ウン回数を計数する障害ステートカウンタ回路ＦＳＴＣ
ｌＯ５の詳細であり、ｍビツトのステート情報を記憶す
る障害ステートレジスタＦＳＴＲ６ＯＯとＦＳＴＲ６Ｏ
Ｏの出力を＋１加算する＋１ＡＤＤＥＲ６０１とからな
り、ＴＭＧｌＯ３からの出力ＣＨＧ５Ｏ５発生タイミン
グで＋１ＡＤＤＥＲ６０１の出力をＦＳＴＲ６ＯＯへセ
ツトしてステートを更新する。該ステートはＳＴＩＯな
いしＳＴＩｍ信号６０２−１ないし６０２−ｍとして他
の回路へ出力される。第９−６図は、ＣＰへ起動信号を
送出する起動信号送出回路１ＤＶ１０６の詳細であり、
ＴＭＧｌＯ３からのクリア信号送出タイミング信号ＳＣ
ＬＲ５Ｏ７をドライバ６５０で各ＣＰへクリア信号２７
を送出し、ＴＭＧｌＯ３からのＣＰ割込信号送出タイミ
ングＳＦＩ５Ｏ９をドライバ６５１−１ないし６５１−
ｎでＭＣＰＳＥＬｌＯ２からのマスターＣＰ表示信号Ｍ
ＣＰＩ５６５−１ないし５６５−ｎとそれぞれ論理積を
とり各ＣＰへ割込信号２２−１ないし２２−ｎを送出す
る。
テムダウン表示信号ＳＹＤＩでマスターＣＰ表示ＦＦ出
力５５０−１ないし５５０−ｎまたはＤＥＣ５６ｌの出
力５６３−１ないし５６３−ｎを選択し、すなわちシス
テムダウン表示がセツトされているときはＤＥＣ５６ｌ
出力を選択しセツトされていないときはマスターＣＰ表
示５５０出力を選択し、該選択された信号をマスターＣ
Ｐ表示信号として＋１ＭＣＰＩ５６５１ないし＋ＮＭＣ
ＰＩ５６５−ｎを出力する。第９−５図は、システムダ
ウン回数を計数する障害ステートカウンタ回路ＦＳＴＣ
ｌＯ５の詳細であり、ｍビツトのステート情報を記憶す
る障害ステートレジスタＦＳＴＲ６ＯＯとＦＳＴＲ６Ｏ
Ｏの出力を＋１加算する＋１ＡＤＤＥＲ６０１とからな
り、ＴＭＧｌＯ３からの出力ＣＨＧ５Ｏ５発生タイミン
グで＋１ＡＤＤＥＲ６０１の出力をＦＳＴＲ６ＯＯへセ
ツトしてステートを更新する。該ステートはＳＴＩＯな
いしＳＴＩｍ信号６０２−１ないし６０２−ｍとして他
の回路へ出力される。第９−６図は、ＣＰへ起動信号を
送出する起動信号送出回路１ＤＶ１０６の詳細であり、
ＴＭＧｌＯ３からのクリア信号送出タイミング信号ＳＣ
ＬＲ５Ｏ７をドライバ６５０で各ＣＰへクリア信号２７
を送出し、ＴＭＧｌＯ３からのＣＰ割込信号送出タイミ
ングＳＦＩ５Ｏ９をドライバ６５１−１ないし６５１−
ｎでＭＣＰＳＥＬｌＯ２からのマスターＣＰ表示信号Ｍ
ＣＰＩ５６５−１ないし５６５−ｎとそれぞれ論理積を
とり各ＣＰへ割込信号２２−１ないし２２−ｎを送出す
る。
同様にＴＭＧｌＯ３からの初期設定起動信号送出タイミ
ング信号ＳＩＳ５ｌｌをドライバ６５２−１ないし６５
２−ｎでＭＣＰＩ５６５−１ないし５６５−ｎとそれぞ
れ論理積をとり各ＣＰへ初期設定起動信号２３−１ない
し２３−ｎを送出する。第９−７図は障害情報送出回路
ＦＤＶｌＯ７の詳細を示すものであり、ＦＳＴＣｌＯ５
からのステート情報ＳＴｌ６Ｏ２−１ないし６０２−ｍ
をドライバ７００−１ないし７００−ｍにより各ＣＰへ
障害情報送出線ＦＳＬ２６の一部として障害ステート番
号ＦＳＴＴＯないしＦＳＴＴｍを送出する。またドライ
バ７０１−１ないし７０１−ｎは、ＦＣＰＤＥＴｌＯＯ
からのＦＣＰＩ４Ｏ４−１ないし４０４−ｎとＭＣＰＳ
ＥＬｌＯ２からのＭＣＰｌ５６５−１ないし５６５−ｎ
の否定信号とのそれぞれ論理積をとり、障害ＣＰ表示の
あるもののうちマスターＣＰ表示の立つていないものに
ついてＣＰ障害表示ＦＣＰＮｌないしＦＣＰＮｎを各Ｃ
Ｐへ障害情報送出線ＦＳＬ２６の一部として送出する。
更にドライバ７０１−１ないし７０１ｎの出力は、障害
プロセツサ表示線ＦＩＤ２９ｌないし２９−ｎとしてＳ
ＰＢＣ７，ＣＭＢＣｌＯ，ＣＨＢＣｌ３へ送出される。
計時回路ＴｌＭＥＲｌＯ４（第６図）は、ＴＭＧｌＯ３
から計時開始を指示する信号ＴＳ５ｌ２を受信すると一
定時間後にオーバーフロー信号αＴ５Ｏｌを出力し、も
しオーバフロー前にＲＥＳＥＴ入力があれば計時をクリ
アする回路である。
ング信号ＳＩＳ５ｌｌをドライバ６５２−１ないし６５
２−ｎでＭＣＰＩ５６５−１ないし５６５−ｎとそれぞ
れ論理積をとり各ＣＰへ初期設定起動信号２３−１ない
し２３−ｎを送出する。第９−７図は障害情報送出回路
ＦＤＶｌＯ７の詳細を示すものであり、ＦＳＴＣｌＯ５
からのステート情報ＳＴｌ６Ｏ２−１ないし６０２−ｍ
をドライバ７００−１ないし７００−ｍにより各ＣＰへ
障害情報送出線ＦＳＬ２６の一部として障害ステート番
号ＦＳＴＴＯないしＦＳＴＴｍを送出する。またドライ
バ７０１−１ないし７０１−ｎは、ＦＣＰＤＥＴｌＯＯ
からのＦＣＰＩ４Ｏ４−１ないし４０４−ｎとＭＣＰＳ
ＥＬｌＯ２からのＭＣＰｌ５６５−１ないし５６５−ｎ
の否定信号とのそれぞれ論理積をとり、障害ＣＰ表示の
あるもののうちマスターＣＰ表示の立つていないものに
ついてＣＰ障害表示ＦＣＰＮｌないしＦＣＰＮｎを各Ｃ
Ｐへ障害情報送出線ＦＳＬ２６の一部として送出する。
更にドライバ７０１−１ないし７０１ｎの出力は、障害
プロセツサ表示線ＦＩＤ２９ｌないし２９−ｎとしてＳ
ＰＢＣ７，ＣＭＢＣｌＯ，ＣＨＢＣｌ３へ送出される。
計時回路ＴｌＭＥＲｌＯ４（第６図）は、ＴＭＧｌＯ３
から計時開始を指示する信号ＴＳ５ｌ２を受信すると一
定時間後にオーバーフロー信号αＴ５Ｏｌを出力し、も
しオーバフロー前にＲＥＳＥＴ入力があれば計時をクリ
アする回路である。
計時回路ＴＩＭＥＲｌＯ４のＲＥＳＥＴ入力は、ＣＰか
らの障害処理終了信号ＦＰＥ２４に接続され、ＦＰＥ信
号検出時ＴＩＭＥＲｌＯ４をクリアし、障害制御装置Ｆ
ＣＵ４の制御を終了する。第１０図は、本発明の特徴の
１つである各プロセツサからアクセス可能な被制御装置
に対し障害プロセツサからアクセスされるのを抑止する
手段を説明するものである。
らの障害処理終了信号ＦＰＥ２４に接続され、ＦＰＥ信
号検出時ＴＩＭＥＲｌＯ４をクリアし、障害制御装置Ｆ
ＣＵ４の制御を終了する。第１０図は、本発明の特徴の
１つである各プロセツサからアクセス可能な被制御装置
に対し障害プロセツサからアクセスされるのを抑止する
手段を説明するものである。
第１０図は、ＳＰバスコントローラＳＰＢＣ７を例にし
ているがＣＭＢＣｌＯ，ＣＨＢＣｌ３も同様な手段を有
する。ＳＰＢＣ７は、各ＣＰよりＳＰバス使用要求信号
ＳＰＲＱ２ｌ２−１ないし２１２−ｎをアンドゲート８
００−１ないし８００−ｎで受信し第９−４図の優先選
択回路ＰＳＬ５２２と同じ構成の回路ＰＳＬ′８０１で
同時に唯１つのみ選択出力し、ドライバ８０２−１ない
し８０２−ｎでＣＰへＳＰバス使用０Ｋ信号ＳＰＡＯＫ
２ｌ３−１ないし２１３−ｎを送出する。ここでＦＣＵ
４から障害プロセツサ表示線ＦＩＤ２９−１ないし２９
ｎをレシーバ８０３−１ないし８０３−ｎで受信すると
、ＦＩＤ信号をインバートしアンドゲート８００−１な
いし８００−ｎのもう一方の入力にそれぞれ接続し、障
害プロセツサ表示のあるＣＰからのＳＰＲＱ２ｌ２−１
信号を抑止し、該障害プロセツサからのバスアクセスを
抑止する。第１１図は通話路装置ＳＰＵと異常監視装置
ＥＳＥの一実施例構成を示し、本発明の別の特徴を説明
するものである。９００−１ないし９００−２は他局と
接続する回線ＬＩＮＥを示す。
ているがＣＭＢＣｌＯ，ＣＨＢＣｌ３も同様な手段を有
する。ＳＰＢＣ７は、各ＣＰよりＳＰバス使用要求信号
ＳＰＲＱ２ｌ２−１ないし２１２−ｎをアンドゲート８
００−１ないし８００−ｎで受信し第９−４図の優先選
択回路ＰＳＬ５２２と同じ構成の回路ＰＳＬ′８０１で
同時に唯１つのみ選択出力し、ドライバ８０２−１ない
し８０２−ｎでＣＰへＳＰバス使用０Ｋ信号ＳＰＡＯＫ
２ｌ３−１ないし２１３−ｎを送出する。ここでＦＣＵ
４から障害プロセツサ表示線ＦＩＤ２９−１ないし２９
ｎをレシーバ８０３−１ないし８０３−ｎで受信すると
、ＦＩＤ信号をインバートしアンドゲート８００−１な
いし８００−ｎのもう一方の入力にそれぞれ接続し、障
害プロセツサ表示のあるＣＰからのＳＰＲＱ２ｌ２−１
信号を抑止し、該障害プロセツサからのバスアクセスを
抑止する。第１１図は通話路装置ＳＰＵと異常監視装置
ＥＳＥの一実施例構成を示し、本発明の別の特徴を説明
するものである。９００−１ないし９００−２は他局と
接続する回線ＬＩＮＥを示す。
通話路装置ＳＰＵ≠Ｉ５−１は、ＬＩＮＥ９ＯＯ−１な
いし９００−２の接続を行うネツトワークＮＷ９Ｏｌ，
ＮＷ９Ｏｌの接続を制御するネツトワークコントローラ
ＮＷＣ９Ｏ２、ダイヤル信号等各種信号を送受信するト
ランクＴＲＫ９Ｏ３−１ないし９０３−Ｐ，ＴＲＫ９Ｏ
３を制御するトランクコントローラＴＲＫＣ９Ｏ４、お
よび≠ＩＣＰｌ−１からの制御信号をＳＰＢＵＳ６を経
由して受信しＮＷＣ９Ｏ２，ＴＲＫＣ９Ｏ４へ分配、ま
たＮＷＣ９Ｏ２，ＴＲＫＣ９Ｏ４からの応答情報を≠Ｉ
ＣＰｌ−１へ返送する信号受信分配回路ＳＲＤ９Ｏ５か
ら構成される。異常監視装置ＥＳＥｌ８は、一定周期毎
にＳＥＮＤパルス９１２を発生するインターバルタイマ
ＩＴＭ９Ｏ６、監視信号ＳＳ９Ｏ７を送出する監視信号
送出器ＳＳＴ９Ｏ８、応答信号ＳＲ９Ｏ９を受信してり
セツト信号ＲＳＴ９ｌＯを発する応答信号受信器９１１
，ＴＭ９０６からのＳＥＮＤパルス９１１で起動し一定
時間を計数し一定時間経過後システムダウン信号ＳＹＤ
２８を発しまた一定時間経過以前にＲＳＴ信号９１０を
受信すると計時を停止し初期設定するエラー検出タイマ
一ＥＤＴＭ９ｌ３からなる。
いし９００−２の接続を行うネツトワークＮＷ９Ｏｌ，
ＮＷ９Ｏｌの接続を制御するネツトワークコントローラ
ＮＷＣ９Ｏ２、ダイヤル信号等各種信号を送受信するト
ランクＴＲＫ９Ｏ３−１ないし９０３−Ｐ，ＴＲＫ９Ｏ
３を制御するトランクコントローラＴＲＫＣ９Ｏ４、お
よび≠ＩＣＰｌ−１からの制御信号をＳＰＢＵＳ６を経
由して受信しＮＷＣ９Ｏ２，ＴＲＫＣ９Ｏ４へ分配、ま
たＮＷＣ９Ｏ２，ＴＲＫＣ９Ｏ４からの応答情報を≠Ｉ
ＣＰｌ−１へ返送する信号受信分配回路ＳＲＤ９Ｏ５か
ら構成される。異常監視装置ＥＳＥｌ８は、一定周期毎
にＳＥＮＤパルス９１２を発生するインターバルタイマ
ＩＴＭ９Ｏ６、監視信号ＳＳ９Ｏ７を送出する監視信号
送出器ＳＳＴ９Ｏ８、応答信号ＳＲ９Ｏ９を受信してり
セツト信号ＲＳＴ９ｌＯを発する応答信号受信器９１１
，ＴＭ９０６からのＳＥＮＤパルス９１１で起動し一定
時間を計数し一定時間経過後システムダウン信号ＳＹＤ
２８を発しまた一定時間経過以前にＲＳＴ信号９１０を
受信すると計時を停止し初期設定するエラー検出タイマ
一ＥＤＴＭ９ｌ３からなる。
ＩＴＭ９Ｏ６は、一定周期でＳＥＮＤシぐルス９１２を
発し、ＳＳＴ９Ｏ８はそれによりＳＳ線９０７へ信号を
送出する。
発し、ＳＳＴ９Ｏ８はそれによりＳＳ線９０７へ信号を
送出する。
ＳＳ線９０７は、ＮＷ９Ｏｌを経由してＴＲＫ９Ｏ３−
ｊに接続される。また同時にＳＥＮＤパルス９１２によ
りＥＤＴＭ９ｌ３は、計時を開始する。一方≠ＩＣＰｌ
−ｉは、一定時間毎にＳＲＤ９Ｏ５を経由してＴＲＫＣ
９Ｏ４へ制御情報を送出しＴＲＫ９Ｏ３の信号受信状況
を調べる。◆ＩＣＰｌ−１が正常であればＴＲＫ９Ｏ３
−ｊに信号変化を検出し、応答信号を送出すべく制御情
報をＴＲＫＣ９Ｏ４へ送出しＴＲＫ９Ｏ３−ｋよりＮＷ
９Ｏｌを経由してＳＲ線９０９へ応答信号を送出する。
ＳＲＴ９ｌｌでは、応答信号を受信するとＲＳＴ９ｌＯ
をＥＤＴＭへ発し、計時を停止させる。ここで全ＣＰが
障害になると更にＣＰ障害信号を発しない場合、このケ
ースはプログラムバグで生じるものであるが、前のＴＦ
は、正しくリセツトするのが実質的な処理を行わなくな
つたとき、ＳＳＴ９Ｏ８からのＳＳ線信号９０７に対し
て応答がなくなり、ＥＩｙＩ′Ｍ９ｌ３はオーバフロー
にしてＦＣＵ４へシステムダウン信号ＳＹＤ２８を送出
する。
ｊに接続される。また同時にＳＥＮＤパルス９１２によ
りＥＤＴＭ９ｌ３は、計時を開始する。一方≠ＩＣＰｌ
−ｉは、一定時間毎にＳＲＤ９Ｏ５を経由してＴＲＫＣ
９Ｏ４へ制御情報を送出しＴＲＫ９Ｏ３の信号受信状況
を調べる。◆ＩＣＰｌ−１が正常であればＴＲＫ９Ｏ３
−ｊに信号変化を検出し、応答信号を送出すべく制御情
報をＴＲＫＣ９Ｏ４へ送出しＴＲＫ９Ｏ３−ｋよりＮＷ
９Ｏｌを経由してＳＲ線９０９へ応答信号を送出する。
ＳＲＴ９ｌｌでは、応答信号を受信するとＲＳＴ９ｌＯ
をＥＤＴＭへ発し、計時を停止させる。ここで全ＣＰが
障害になると更にＣＰ障害信号を発しない場合、このケ
ースはプログラムバグで生じるものであるが、前のＴＦ
は、正しくリセツトするのが実質的な処理を行わなくな
つたとき、ＳＳＴ９Ｏ８からのＳＳ線信号９０７に対し
て応答がなくなり、ＥＩｙＩ′Ｍ９ｌ３はオーバフロー
にしてＦＣＵ４へシステムダウン信号ＳＹＤ２８を送出
する。
すなわち、ＥＳＥｌ８は、本システムが正常に機能して
いるかを検出する最終手段であり、本装置での障害検出
によつてもＦＣＵ４を起動することによつて障害からの
復旧を行いシステムのアベイラビリテイを向土するもの
である。以上、説明した如く、本発明によれば、いわば
ワイアードロジックで構成され最小限構成を簡単化して
それ自体の障害発生を極力抑えた障害制御装置ＦＣＵを
もうけ、少なくとも１つのプロセツサにおける障害発生
時に他のプロセツサに対して障害処理のための割込をか
けて障害処理を行わせ、また全プロセツサ障害時には初
期設定を行いプロセツサを繰り返し選択し初期設定起動
を行わしめて可能な限り障害復旧およびシステム立上げ
を計ることができ、システムの有効性を向上することが
できる。
いるかを検出する最終手段であり、本装置での障害検出
によつてもＦＣＵ４を起動することによつて障害からの
復旧を行いシステムのアベイラビリテイを向土するもの
である。以上、説明した如く、本発明によれば、いわば
ワイアードロジックで構成され最小限構成を簡単化して
それ自体の障害発生を極力抑えた障害制御装置ＦＣＵを
もうけ、少なくとも１つのプロセツサにおける障害発生
時に他のプロセツサに対して障害処理のための割込をか
けて障害処理を行わせ、また全プロセツサ障害時には初
期設定を行いプロセツサを繰り返し選択し初期設定起動
を行わしめて可能な限り障害復旧およびシステム立上げ
を計ることができ、システムの有効性を向上することが
できる。
第１図は、本発明が適用されるマルチプロセツサ方式の
電子交換システムの一実施例、第２図は、各プロセツサ
と本発明のいう障害制御装置ＦＣＵとの接続を示す接続
図、第３図は、障害制御装置ＦＣＵから各プロセツサＣ
Ｐへ送出する障害情報送出線ＦＳＬの信号内容の詳細図
、第４図は、本発明にいう障害制御装置ＦＣＵの動作例
を示すフローチヤート、第５図は、本発明の障害処理に
おけるプロセツサ側の動作例を示すフローチヤート、第
６図は障害制御装置ＦＣＵの一実施例構成、第７図はプ
ロセツサＣＰの一実施例構成、第８図は第７図に示す個
別障害制御回路１ＦＣの一実施例構成、第９−１図〜第
９−７図は第６図に示す障害制御装置ＦＣＵの各部の一
実施例構成、第１０図は、第１図に示すＳＰバスコント
ローラの一実施例構成、第１１図は第１図に示す通話路
装置ＳＰＵと異常監視装置ＥＳＥの一実施例構成を示す
。 図中、１−１はプロセツサ、４は障害制御装置、５は通
話路装置、８は共通メモリ、１８は異常監視装置、１０
０は障害ＣＰ検出回路、１０１はシステムダウン検出回
路、１０２はマスタＣＰ選択回路、１０３はタイミング
回路、１０４は計時回路、１０５は障害ステートカウン
タ回路、１０６は起動信号送出回路、１０７は障害情報
送出回路を表わす。
電子交換システムの一実施例、第２図は、各プロセツサ
と本発明のいう障害制御装置ＦＣＵとの接続を示す接続
図、第３図は、障害制御装置ＦＣＵから各プロセツサＣ
Ｐへ送出する障害情報送出線ＦＳＬの信号内容の詳細図
、第４図は、本発明にいう障害制御装置ＦＣＵの動作例
を示すフローチヤート、第５図は、本発明の障害処理に
おけるプロセツサ側の動作例を示すフローチヤート、第
６図は障害制御装置ＦＣＵの一実施例構成、第７図はプ
ロセツサＣＰの一実施例構成、第８図は第７図に示す個
別障害制御回路１ＦＣの一実施例構成、第９−１図〜第
９−７図は第６図に示す障害制御装置ＦＣＵの各部の一
実施例構成、第１０図は、第１図に示すＳＰバスコント
ローラの一実施例構成、第１１図は第１図に示す通話路
装置ＳＰＵと異常監視装置ＥＳＥの一実施例構成を示す
。 図中、１−１はプロセツサ、４は障害制御装置、５は通
話路装置、８は共通メモリ、１８は異常監視装置、１０
０は障害ＣＰ検出回路、１０１はシステムダウン検出回
路、１０２はマスタＣＰ選択回路、１０３はタイミング
回路、１０４は計時回路、１０５は障害ステートカウン
タ回路、１０６は起動信号送出回路、１０７は障害情報
送出回路を表わす。
Claims (1)
- 【特許請求の範囲】 １ 複数個のプロセッサを結合して構成するマルチプロ
セッサシステムにおいて上記各プロセッサが自己の障害
発生を検出する障害発生検出機能をそなえると共に、当
該各プロセッサからの障害信号を受信して他プロセッサ
に対して障害処理を指示する障害制御装置がもうけられ
てなり、上記各プロセッサは上記障害制御装置に対して
自己の障害発生を示す障害信号を送信する手段を備える
と共に、上記障害制御装置は上記プロセッサからの障害
信号を受信すると、該障害信号を送出したプロセッサ以
外の少なくとも１つのプロセッサを選択し、該選択され
たプロセッサに対して障害処理を指示する割込信号を送
出することを特徴とするマルチプロセッサシステム障害
処理方式。 ２ 上記各プロセッサは、上記障害制御装置に対してオ
フライン中であることを通知するオフライン信号送出手
段を備え、上記障害制御装置は上記プロセッサからの障
害信号を受信すると、障害信号およびオフライン信号を
受信していないプロセッサの１つを選択し、該プロセッ
サに対して割込信号を送出することを特徴とする特許請
求の範囲第１項記載のマルチプロセッサシステム障害処
理方式。 ３ 上記障害制御装置は上記選択されたプロセツサに対
して割込信号を送出する際に上記障害信号を送出した障
害プロセッサ機番を該選択されたプロセッサに通知する
ことを特徴とする特許請求の範囲第１項記載のマルチプ
ロセッサシステム障害処理方式。 ４ 上記障害制御装置は、上記割込信号を送出するプロ
セッサとして１つのマスタプロセッサを予め選定してお
り、上記障害プロセッサからの障害信号を受信した際に
当該障害プロセッサが上記マスタプロセッサであつた場
合、上記マスタプロセッサを選定し直して当該選定し直
されたマスタプロセッサをして上記割込信号を送るプロ
セッサとして該マスタプロセッサに対して上記割込信号
をもしくは割込信号および障害プロセッサ機番情報を送
出することを特徴とする特許請求の範囲第１項記載のマ
ルチプロセッサシステム障害処理方式。 ５ 上記障害制御装置は、上記プロセッサに対して上記
割込信号を発した際に計時するカウンタを備え、該カウ
ンタがタイムアップしたとき新しくプロセッサを選定し
直して改めて上記割込信号を送出することを特徴とする
特許請求の範囲第１項記載のマルチプロセッサシステム
障害処理方式。 ６ 上記障害制御装置は、全プロセッサが障害信号を送
出していることを検出する回路を備え、該検出時に１つ
のプロセッサに対し初期設定起動信号を送出し、該プロ
セッサは初期設定用プログラムを実行する手段を備える
ことを特徴とする特許請求の範囲第１項または第２項記
載のマルチプロセッサシステム障害処理方式。 ７ 上記障害制御装置は、上記全プロセッサが障害信号
を送出していることを検出する回路が全プロセッサの障
害を検出するごとに上記初期設定起動信号を送出すべき
プロセッサを選択し直す手段を備えることを特徴とする
特許請求の範囲第６項記載のマルチプロセッサシステム
障害処理方式。 ８ 上記障害制御装置は、上記全プロセッサが障害信号
を送出していることを検出する回路が全プロセッサの障
害を検出するごとに検出回数を計数する手段を備え、該
回数を上記初期設定起動信号送出時に該プロセッサに通
知する手段を備えることを特徴とする特許請求の範囲第
７項記載のマルチプロセッサシステム障害処理方式。 ９ 上記障害制御装置は、１部のプロセッサがオフライ
ンジョブを実行しているときに送出するオフライン信号
を障害信号とみなす手段を備え、全プロセッサが障害信
号を発するとき前記特許請求の範囲第６項動作を行うこ
とを特徴とする特許請求の範囲第６項記載のマルチプロ
セッサシステム障害処理方式。 １０ 上記マルチプロセッサシステムは、各プロセッサ
からアクセス可能な被制御装置を有し、上記障害制御装
置は、該被制御装置に対して上記障害プロセッサ機番情
報を送出する手段を備え、該被制御装置は上記障害プロ
セッサ機番に対応するプロセッサからのアクセスを抑止
する手段を備えることを特徴とする特許請求の範囲第３
項記載のマルチプロセッサシステム障害処理方式。 １１ 上記マルチプロセッサシステムは一定時間毎に処
理要求を発する異常監視装置を備え、該異常監視装置は
処理要求を発した後システムからの応答を監視し、応答
が検出されない場合上記障害制御装置に対してシステム
ダウン信号を発する手段を備え上記障害制御装置は該シ
ステムダウン信号を受信すると１つのプロセッサに対し
て上記初期設定起動信号を送出することを特徴とする特
許請求の範囲第６項記載のマルチプロセッサシステム障
害処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53110314A JPS592943B2 (ja) | 1978-09-08 | 1978-09-08 | マルチプロセツサシステム障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53110314A JPS592943B2 (ja) | 1978-09-08 | 1978-09-08 | マルチプロセツサシステム障害処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5537643A JPS5537643A (en) | 1980-03-15 |
| JPS592943B2 true JPS592943B2 (ja) | 1984-01-21 |
Family
ID=14532563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53110314A Expired JPS592943B2 (ja) | 1978-09-08 | 1978-09-08 | マルチプロセツサシステム障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592943B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5748858A (en) * | 1980-09-09 | 1982-03-20 | Nec Corp | Manual exchanging system |
| JPS57101954A (en) * | 1980-12-18 | 1982-06-24 | Nec Corp | Error information system of logical device |
| JPS57116492A (en) * | 1981-01-10 | 1982-07-20 | Nec Corp | Decentralized control type switching system |
| JPS57209558A (en) * | 1981-06-19 | 1982-12-22 | Hitachi Ltd | Emergency information system between processors |
| JPS62202239A (ja) * | 1986-03-03 | 1987-09-05 | Hitachi Ltd | オンラインプログラムのホツトスタンバイ処理方法 |
| CN107835990A (zh) * | 2016-03-22 | 2018-03-23 | 株式会社东芝 | 控制装置 |
-
1978
- 1978-09-08 JP JP53110314A patent/JPS592943B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5537643A (en) | 1980-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371746A (en) | Program debugging system for a distributed data processing system | |
| US3810121A (en) | Timing generator circuit for central data processor of digital communication system | |
| US20020120884A1 (en) | Multi-computer fault detection system | |
| US4127845A (en) | Communications system | |
| JPH0746322B2 (ja) | 障害装置特定システム | |
| CN104079454A (zh) | 一种设备异常检测方法和设备 | |
| EP1525689A1 (en) | Software fault tolerance between nodes | |
| JPS592943B2 (ja) | マルチプロセツサシステム障害処理方式 | |
| JP2562701B2 (ja) | データ伝送システムのエラー表示装置 | |
| KR920004413B1 (ko) | 마스터 슬래이브형 제어 시스템 | |
| US5128943A (en) | Independent backup mode transfer and mechanism for digital control computers | |
| CN109889411A (zh) | 一种数据传输的方法及装置 | |
| EP0265366B1 (en) | An independent backup mode transfer method and mechanism for digital control computers | |
| CA1151743A (en) | Serial data bus communication system | |
| JPS5917467B2 (ja) | 制御用計算機のバツクアツプ方式 | |
| JPH0523456B2 (ja) | ||
| JP3058972B2 (ja) | Ｃｐｕ間通信データ履歴の蓄積方式 | |
| JPH10143393A (ja) | 診断処理装置 | |
| JPH02216931A (ja) | 障害情報通知方式 | |
| JP3374075B2 (ja) | 二重化計算機システム | |
| JP3637510B2 (ja) | 障害監視方法とその回路 | |
| Soi et al. | Computer-communication network reliability: Trends and issues | |
| CA1222828A (en) | Synchronous decentralized processing system | |
| JPH03163657A (ja) | マルチプロセッサシステム | |
| CN117478492A (zh) | 一种时钟系统的故障诊断方法、装置及时钟系统 |