JPS5929444A - テ−プキヤリア - Google Patents
テ−プキヤリアInfo
- Publication number
- JPS5929444A JPS5929444A JP57139535A JP13953582A JPS5929444A JP S5929444 A JPS5929444 A JP S5929444A JP 57139535 A JP57139535 A JP 57139535A JP 13953582 A JP13953582 A JP 13953582A JP S5929444 A JPS5929444 A JP S5929444A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- pattern
- patterns
- gland
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ザーマルヘッド、電卓１時計その他の電子機
器にＩＣ（ＳＳ１．ＭＳＩ−ＬＳＩなどの集積回路）チ
ップを実装するのに使用されるテープキャリアに関する
。
器にＩＣ（ＳＳ１．ＭＳＩ−ＬＳＩなどの集積回路）チ
ップを実装するのに使用されるテープキャリアに関する
。
ＩＣチップを実装する方法の１つにテープキャリア方式
がある。テープキャリア方式はフィルムキャリア方式あ
るいは１’ＡＢ方式とも呼ばれ、テープキャリアはポリ
イミドなどからなるテープ基材の表面に導体からなるリ
ードパターンを有している。この方式でＩＣチップを実
装するには、テープ基月に穿設されたデバイス穴にＩＣ
チップを設置して、そのデバイス穴に突出したリードパ
ターンの先端（インナーリード）とＩＣチップのパッド
上のバンプとの間でボンディング（インナーリードボン
ディング）を殉じ、テープキャリアを所定形状に打ち抜
いた後、リードパターンの他端（アウターリード）と電
子機器の導線パターンとの間でボンディング（アウター
リードボンディング）を施す。このテープキャリア方コ
（は、インナーリードボンディングもアウターリードボ
ンディングも共に高精度に、しかも一括ボンデイングで
行なうことができるので１組立工程の高能出化、低コス
ト化及び高密度実装化を同時に実現できる利点を有する
。
がある。テープキャリア方式はフィルムキャリア方式あ
るいは１’ＡＢ方式とも呼ばれ、テープキャリアはポリ
イミドなどからなるテープ基材の表面に導体からなるリ
ードパターンを有している。この方式でＩＣチップを実
装するには、テープ基月に穿設されたデバイス穴にＩＣ
チップを設置して、そのデバイス穴に突出したリードパ
ターンの先端（インナーリード）とＩＣチップのパッド
上のバンプとの間でボンディング（インナーリードボン
ディング）を殉じ、テープキャリアを所定形状に打ち抜
いた後、リードパターンの他端（アウターリード）と電
子機器の導線パターンとの間でボンディング（アウター
リードボンディング）を施す。このテープキャリア方コ
（は、インナーリードボンディングもアウターリードボ
ンディングも共に高精度に、しかも一括ボンデイングで
行なうことができるので１組立工程の高能出化、低コス
ト化及び高密度実装化を同時に実現できる利点を有する
。
ところで、サーマルヘッドには、長手方向に沿って配列
された発熱抵抗体に沿って駆１１回路としてのＩＣチッ
プを配列したものがある。そのような■ＣＣチップ１個
の回路構成の一例としては、第１図に示されるように、
クロック端子ＣＬ ＯＣＫからのクロック信−号のタイ
ミングでデータ入力端子ＤＡＴＡ ＩＮからデータを
入力して歩進させるシフトレジスタ１と、ロー、ド端子
ＬＯＡＤからのロード信号によりシフトレジスタ１から
信号全入力し、保持するラッチ回路２と、ラッチ回路２
に保持きれた信号に基づいて発熱抵抗体（図示せず）を
駆すυｊし低電力１」熱させる出力トランジスク３と、
ス１−ロープ嬬子Ｓ ＴＲＯＢ Ｅからのス１−ローブ
信号により出力１−ランｉスク３が動作するタイミンク
を制省（１するゲー１−４とを備えたものがある。
された発熱抵抗体に沿って駆１１回路としてのＩＣチッ
プを配列したものがある。そのような■ＣＣチップ１個
の回路構成の一例としては、第１図に示されるように、
クロック端子ＣＬ ＯＣＫからのクロック信−号のタイ
ミングでデータ入力端子ＤＡＴＡ ＩＮからデータを
入力して歩進させるシフトレジスタ１と、ロー、ド端子
ＬＯＡＤからのロード信号によりシフトレジスタ１から
信号全入力し、保持するラッチ回路２と、ラッチ回路２
に保持きれた信号に基づいて発熱抵抗体（図示せず）を
駆すυｊし低電力１」熱させる出力トランジスク３と、
ス１−ロープ嬬子Ｓ ＴＲＯＢ Ｅからのス１−ローブ
信号により出力１−ランｉスク３が動作するタイミンク
を制省（１するゲー１−４とを備えたものがある。
このＩＣはチップ当り３２個の発熱抵抗体を１躯頓する
ものであって、シフトレジスタ１及びラッチ回路２は共
に３２ビットの容量を有し、出力）・ランシスタ３及び
ゲート４けそれぞれ３２個づつ設ケラれ、、１１（力１
−ランジスタ３のコレクタにつながり発熱抵抗体に接続
される駆動出力用パッドも３２個（０１〜０．２）設け
られている。出力ｌ・ランジスタ３のエミッタは全て共
通のグランドラインに接続され、１個のグランド端子Ｇ
ＮＤとして外部にノ々ツドが取り出されている。なお、
端子ＣＬＥＡＲはシフトレジスターのクリア用９１′Ｍ
子、☆：ｆｎ 子ＶＨ）０７Ｊｌ−ひ■、ＳばＩＣチッ
プ自イ木をＨＢ １ＩＬＩｌするためのｔｂ、’ ｄｆ
嬬子及びグランド端子である。このようなＩＣチップは
発熱抵抗体の数に応じて必′双な数だけ設けられる。
ものであって、シフトレジスタ１及びラッチ回路２は共
に３２ビットの容量を有し、出力）・ランシスタ３及び
ゲート４けそれぞれ３２個づつ設ケラれ、、１１（力１
−ランジスタ３のコレクタにつながり発熱抵抗体に接続
される駆動出力用パッドも３２個（０１〜０．２）設け
られている。出力ｌ・ランジスタ３のエミッタは全て共
通のグランドラインに接続され、１個のグランド端子Ｇ
ＮＤとして外部にノ々ツドが取り出されている。なお、
端子ＣＬＥＡＲはシフトレジスターのクリア用９１′Ｍ
子、☆：ｆｎ 子ＶＨ）０７Ｊｌ−ひ■、ＳばＩＣチッ
プ自イ木をＨＢ １ＩＬＩｌするためのｔｂ、’ ｄｆ
嬬子及びグランド端子である。このようなＩＣチップは
発熱抵抗体の数に応じて必′双な数だけ設けられる。
を
するテープキャリアとしては、第２図に示されるように
テープハロ１０上の全てのリードパターン１１が同じ幅
に形成さね、たものが考えられる。なお、第２図及び以
下の図において、テープキャリアは所定形状に打ち抜か
れた後の状態を表わしている。１２はテープハロ１０に
穿設されたデバイス穴で、そのデバイス穴１２内にはリ
ードパターン１１の−ψＩＭがインナーリード１３とし
て突出し。
テープハロ１０上の全てのリードパターン１１が同じ幅
に形成さね、たものが考えられる。なお、第２図及び以
下の図において、テープキャリアは所定形状に打ち抜か
れた後の状態を表わしている。１２はテープハロ１０に
穿設されたデバイス穴で、そのデバイス穴１２内にはリ
ードパターン１１の−ψＩＭがインナーリード１３とし
て突出し。
テープ基材１０の外側にはリードパターン１１の（’Ｊ
Ｌ Ｖｉｌ！がアラクーリード１４．１５として突出し
ている。テープキャリアが打ち抜かれた状態ではデバイ
ス穴１２においてＩＣチップ１６がインナーリードボン
ディングにょシ搭載されている。したがって、アラクー
リード１４及び１５をそり、ぞれ発熱抵抗体の電極パタ
ーン及びプリント配置線板の配線パターンにアウターリ
ードボンディングによりボンディングすればＩＣチ、ツ
ブの実装が完了する。
Ｌ Ｖｉｌ！がアラクーリード１４．１５として突出し
ている。テープキャリアが打ち抜かれた状態ではデバイ
ス穴１２においてＩＣチップ１６がインナーリードボン
ディングにょシ搭載されている。したがって、アラクー
リード１４及び１５をそり、ぞれ発熱抵抗体の電極パタ
ーン及びプリント配置線板の配線パターンにアウターリ
ードボンディングによりボンディングすればＩＣチ、ツ
ブの実装が完了する。
しかしながら、グランド用リードには大電流が流ｉする
にも拘らず他のリードと同じく幅が狭いため、グランド
用リードには発熱の外、ノイズが混入しやずくなる問題
がある。寸た、ｖＤＤ” ＶＳ２ ’ＩＦのリードにも
大電流が流れ、ノイズが混入しゃす安定になる。
にも拘らず他のリードと同じく幅が狭いため、グランド
用リードには発熱の外、ノイズが混入しやずくなる問題
がある。寸た、ｖＤＤ” ＶＳ２ ’ＩＦのリードにも
大電流が流れ、ノイズが混入しゃす安定になる。
本発明は、上記問題を解決するテープキャリアを提供す
ることを目的とするものであって、グランド用リードパ
ターン、Ｖ５５用リードパターン及びＶＤｌ）用リード
パターンのいずれも、又は少なくともそれらのいずれか
のパターンの而Ｘｆ？あるいけ幅を他のリードパターン
の面積あるいは幅よりも大きくすることにより、ノイズ
に対して安定にすると共に放熱効果も高め、もって」二
記１］的を達成ぜんとするものである。
ることを目的とするものであって、グランド用リードパ
ターン、Ｖ５５用リードパターン及びＶＤｌ）用リード
パターンのいずれも、又は少なくともそれらのいずれか
のパターンの而Ｘｆ？あるいけ幅を他のリードパターン
の面積あるいは幅よりも大きくすることにより、ノイズ
に対して安定にすると共に放熱効果も高め、もって」二
記１］的を達成ぜんとするものである。
以下に本発明の実施例について説明する。
第３図は第２図のテープキャリアに対応した実施例を示
し、テープ’Ｍ’；ＡＡ’ １０上でのクランド用リー
ドパターン２０．Ｖｓ、用リードパターン２１及びＶＤ
Ｄ用リードパターン２２の幅を他のリードパターン２３
の約３倍にして面積が大きくなるように構成したもので
ある。寸だ、テープハロ１０上でのこれらのリードパタ
ーン２０，２１及Ｑ：２２の幅をそルらのリードのアラ
ターリ−１゛の幅と同じに構成しである。
し、テープ’Ｍ’；ＡＡ’ １０上でのクランド用リー
ドパターン２０．Ｖｓ、用リードパターン２１及びＶＤ
Ｄ用リードパターン２２の幅を他のリードパターン２３
の約３倍にして面積が大きくなるように構成したもので
ある。寸だ、テープハロ１０上でのこれらのリードパタ
ーン２０，２１及Ｑ：２２の幅をそルらのリードのアラ
ターリ−１゛の幅と同じに構成しである。
木実症例によれば、グランド−ｖｓｓ及びＶｌ、、Ｄに
大電流が流れても発熱が少なく２かつノイズの混入が少
なくなってＩＣの動作が安定化する。また。
大電流が流れても発熱が少なく２かつノイズの混入が少
なくなってＩＣの動作が安定化する。また。
グランド、 ｖ、５及びＶＤＤのパターン幅は、テープ
基材１０上でもアウターリード部でも等しいので、リー
ドパターンの設計が容易になる利点も有する。
基材１０上でもアウターリード部でも等しいので、リー
ドパターンの設計が容易になる利点も有する。
第４図にグランド用リードパターンの他の実姉例を示す
。木実症例に使用されるＩＣチップ２５は、第２図、第
３図で使用さノ１．たＩＣチップ１６とはグランド用パ
ッドの構成及び位置が異なっている。このＩＣチップ２
５では第１図の共通のグー２ ：、／ｌ’−５イツから
８個のパッドが則り出され、第４図の上側の辺に沿ッテ
４１１１！１ｊ２ Ｇ−２９、下側の辺に沿って４個３
０〜３３が配置され、パッド１個当りの１ｑ ７１ｉ
計を減少させると共に、グランド用パッドのインナーリ
ードボンディングに刀する歩留りを向−１ニさせている
。
。木実症例に使用されるＩＣチップ２５は、第２図、第
３図で使用さノ１．たＩＣチップ１６とはグランド用パ
ッドの構成及び位置が異なっている。このＩＣチップ２
５では第１図の共通のグー２ ：、／ｌ’−５イツから
８個のパッドが則り出され、第４図の上側の辺に沿ッテ
４１１１！１ｊ２ Ｇ−２９、下側の辺に沿って４個３
０〜３３が配置され、パッド１個当りの１ｑ ７１ｉ
計を減少させると共に、グランド用パッドのインナーリ
ードボンディングに刀する歩留りを向−１ニさせている
。
第４図のグランド用リードパターンは、ＩＣチップ２５
のグランド用パッド２６〜３３に対応して、」二側に４
本３４〜３７．下側に４本３８〜４１が設けられ、それ
らのグランド用す−１′パターン３４〜４１はテープ基
材１０上で途中から幅が広くなっている。また、パター
ン３４．３７，３８及び４１にはそノｔぞれ放熱用にさ
らにパターン４２゜４３−４４及び４５が形成されてい
る。グランド用す−ドパターン以夕Ｉのリードパターン
は第４図の右側及び左側に第２又は第３図と同様に形成
されているが１図示は省略した。
のグランド用パッド２６〜３３に対応して、」二側に４
本３４〜３７．下側に４本３８〜４１が設けられ、それ
らのグランド用す−１′パターン３４〜４１はテープ基
材１０上で途中から幅が広くなっている。また、パター
ン３４．３７，３８及び４１にはそノｔぞれ放熱用にさ
らにパターン４２゜４３−４４及び４５が形成されてい
る。グランド用す−ドパターン以夕Ｉのリードパターン
は第４図の右側及び左側に第２又は第３図と同様に形成
されているが１図示は省略した。
木実す面倒によれば、グランドの放熱効果が一層向」ニ
すると共にノイズにも強くなる。
すると共にノイズにも強くなる。
第５図は第４図で使用」したのと同じＩＣチップ２５を
使用するテープキャリアの他の実症例にン一けるグラン
ド用リードパターンを示す図であり、その上側のリード
パターン４６は第４図の４木のリードパターン３４〜３
７ （！： ｈ舶用パターン４２゜４３を一体化し、１
だ、下側のリードパターン４７ハ同じく第４図の４木の
リードパターン３８〜４１と放熱用パターン４４及び４
５を一体化し、そオＬぞり、のり一ドパターンからテー
プハロ１０の夕）へ突出する部分、すなわちアウターリ
ードがそれぞ２１１個になるようにしたものに相当する
。
使用するテープキャリアの他の実症例にン一けるグラン
ド用リードパターンを示す図であり、その上側のリード
パターン４６は第４図の４木のリードパターン３４〜３
７ （！： ｈ舶用パターン４２゜４３を一体化し、１
だ、下側のリードパターン４７ハ同じく第４図の４木の
リードパターン３８〜４１と放熱用パターン４４及び４
５を一体化し、そオＬぞり、のり一ドパターンからテー
プハロ１０の夕）へ突出する部分、すなわちアウターリ
ードがそれぞ２１１個になるようにしたものに相当する
。
木実〆１例ではアウターリードの数が減少するので、ア
ウターリードボンディングが簡略化さノする利点を有す
る外は、放熱及びノイズにジ・１してはイ。
ウターリードボンディングが簡略化さノする利点を有す
る外は、放熱及びノイズにジ・１してはイ。
４図の実栴例と同じ利点を備えている。
以」ニのように１本発明のテープキャリアは、リードパ
ターンのうち電流が多く楕れるグランド。
ターンのうち電流が多く楕れるグランド。
ｖ５．及び■Ｉ）］）用のリードパターンの少なくトモ
１個については、他のリードパターンより面積あるいは
幅が大きくなるように構成されているので、放熱効果が
大きい」二に、ノイズにｉｊシてもＩＣを安定にＩＩＵ
ｒ作させうる効果を発１揮することができる。
１個については、他のリードパターンより面積あるいは
幅が大きくなるように構成されているので、放熱効果が
大きい」二に、ノイズにｉｊシてもＩＣを安定にＩＩＵ
ｒ作させうる効果を発１揮することができる。
第１図はザーマルヘッドで使用される１個のＩＣチップ
の回路（１η成の一例を示す概略回路図、第２図は第１
図のＩＣチップを実装する従来方式のテープキャリアを
示す概略平面図、第３図は同じく第１図のＩＣチップを
実装する本発明の一実柿例のテープキャリアを示す概略
平面図、第４図及び第５図はそり、それ本発明の他の実
症例を示す概略平面図である。 １０・・・・ テープ基ｔＪ、１２・・・・デバイス穴
。 １３・・・・インナーリード−１４，１５・アウターリ
ード、１６・・・・ ＩＣチップ−２０，３４〜４１゜
４６．４７・・・・・・グランド用リードパターン、２
１・・・・ｖｓｓ用リードパターン、２２・・・・・ｖ
Ｄｌ、用り−ドパターン、４２〜４５・・・・放熱用パ
ターｙ。 ２０３ 第１図 第４図 第５図
の回路（１η成の一例を示す概略回路図、第２図は第１
図のＩＣチップを実装する従来方式のテープキャリアを
示す概略平面図、第３図は同じく第１図のＩＣチップを
実装する本発明の一実柿例のテープキャリアを示す概略
平面図、第４図及び第５図はそり、それ本発明の他の実
症例を示す概略平面図である。 １０・・・・ テープ基ｔＪ、１２・・・・デバイス穴
。 １３・・・・インナーリード−１４，１５・アウターリ
ード、１６・・・・ ＩＣチップ−２０，３４〜４１゜
４６．４７・・・・・・グランド用リードパターン、２
１・・・・ｖｓｓ用リードパターン、２２・・・・・ｖ
Ｄｌ、用り−ドパターン、４２〜４５・・・・放熱用パ
ターｙ。 ２０３ 第１図 第４図 第５図
Claims (1)
- 【特許請求の範囲】 （１１１Ｃチツプをインナーリードボンディングにより
塔載し、アウターリードボンディングにより？［ｙ＋機
器類に実装するテープキャリアにおいて。 グランド用リードパターン、並びにＩＣチップ自体の電
源用リードパターン及びグランド用リードパターンの少
なくともいずれかのパターンの面積を他のリードパター
ンよりも犬きくしたことを特徴とするテープキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57139535A JPS5929444A (ja) | 1982-08-10 | 1982-08-10 | テ−プキヤリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57139535A JPS5929444A (ja) | 1982-08-10 | 1982-08-10 | テ−プキヤリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5929444A true JPS5929444A (ja) | 1984-02-16 |
Family
ID=15247533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57139535A Pending JPS5929444A (ja) | 1982-08-10 | 1982-08-10 | テ−プキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5929444A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241830U (ja) * | 1988-09-16 | 1990-03-22 | ||
| US5388029A (en) * | 1991-11-12 | 1995-02-07 | Nec Corporation | Semiconductor chip carrier capable of stably mounting a semiconductor chip |
| JP2012152984A (ja) * | 2011-01-25 | 2012-08-16 | Canon Inc | 液体吐出ヘッドおよび液体吐出ヘッドの製造方法 |
-
1982
- 1982-08-10 JP JP57139535A patent/JPS5929444A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241830U (ja) * | 1988-09-16 | 1990-03-22 | ||
| US5388029A (en) * | 1991-11-12 | 1995-02-07 | Nec Corporation | Semiconductor chip carrier capable of stably mounting a semiconductor chip |
| JP2012152984A (ja) * | 2011-01-25 | 2012-08-16 | Canon Inc | 液体吐出ヘッドおよび液体吐出ヘッドの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6532162B2 (en) | Reference plane of integrated circuit packages | |
| US20060091521A1 (en) | Stacking system and method | |
| JP4006447B2 (ja) | 半導体装置およびプリント回路板 | |
| EP1034942A4 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME | |
| US5095407A (en) | Double-sided memory board | |
| US20070182601A1 (en) | Impedance matching commonly and independently | |
| JPS5929444A (ja) | テ−プキヤリア | |
| US7210114B2 (en) | Redistribution metal for output driver slew rate control | |
| JPS5927539A (ja) | サーマルヘッド用ｉｃチップのパッド配列方法 | |
| JPH03259561A (ja) | 半導体装置 | |
| JPS6222794B2 (ja) | ||
| JPH03175060A (ja) | Ｉｃチップ | |
| JP2836465B2 (ja) | 半導体装置 | |
| JPH07153844A (ja) | 半導体集積回路装置 | |
| JPS62243347A (ja) | 面付可能な電子部品 | |
| JPS5860561A (ja) | 半導体集積回路装置 | |
| JPS5935461A (ja) | Ｌｓｉの実装方式 | |
| JPS6328618Y2 (ja) | ||
| JPH02295144A (ja) | 集積回路 | |
| JPH10189813A (ja) | 半導体装置および積層型半導体装置並びにこれらの実装構造体 | |
| JPH0221696A (ja) | 多層配線基板 | |
| KR970000088B1 (ko) | 기록헤드 구동장치 | |
| JPS5921041A (ja) | 半導体集積回路 | |
| JPS59165489A (ja) | 印刷配線基板 | |
| JPH05326634A (ja) | プリント配線板 |