JPS5931084B2 - オ−トクリア装置 - Google Patents
オ−トクリア装置Info
- Publication number
- JPS5931084B2 JPS5931084B2 JP51070854A JP7085476A JPS5931084B2 JP S5931084 B2 JPS5931084 B2 JP S5931084B2 JP 51070854 A JP51070854 A JP 51070854A JP 7085476 A JP7085476 A JP 7085476A JP S5931084 B2 JPS5931084 B2 JP S5931084B2
- Authority
- JP
- Japan
- Prior art keywords
- auto
- clear
- power supply
- clear signal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
本発明は電源の投入時に機器の制御部分を初期状態に設
定するためのクリアー信号を発生させるオートクリア装
置に関し、特に電源投入後の使用状態において瞬間的な
停電等により瞬時に電源電圧が降下して制御部分の状態
が変化した場合にも自動的にクリアー信号を発生させて
制御部分を初期状態に設定し得、また当該機器が接続さ
れたバスラインに、電源電圧の降下時に不要な信号が出
力されるのを阻止する手段をも備えたオートクリア装置
を提供するものである。
定するためのクリアー信号を発生させるオートクリア装
置に関し、特に電源投入後の使用状態において瞬間的な
停電等により瞬時に電源電圧が降下して制御部分の状態
が変化した場合にも自動的にクリアー信号を発生させて
制御部分を初期状態に設定し得、また当該機器が接続さ
れたバスラインに、電源電圧の降下時に不要な信号が出
力されるのを阻止する手段をも備えたオートクリア装置
を提供するものである。
従来のオートクリア装置は第１図に示す様に、電源ｖｃ
ｃ投入時に抵抗Ｒ３とコンデンサＣ３の時定数により定
まる時間、トランジスタＴｒｌをオフさせると共にトラ
ンジスタＴｒ２をオン動作させて出力端子Ａからこの端
子のＬＯＷレベルの時オートクリア信号ＡＣＬを発生さ
せていた。
ｃ投入時に抵抗Ｒ３とコンデンサＣ３の時定数により定
まる時間、トランジスタＴｒｌをオフさせると共にトラ
ンジスタＴｒ２をオン動作させて出力端子Ａからこの端
子のＬＯＷレベルの時オートクリア信号ＡＣＬを発生さ
せていた。
ところが、電源投入時に限らず、機器の使用状態におい
て、瞬間的な停電によつて電源Ｖｃｃの電圧が変動した
場合、例えば集積回路（ＩＣ）では５Ｖ（±５％）の範
囲でその動作が保障されているがこの範囲を越えると動
作は保障されなくなる。
て、瞬間的な停電によつて電源Ｖｃｃの電圧が変動した
場合、例えば集積回路（ＩＣ）では５Ｖ（±５％）の範
囲でその動作が保障されているがこの範囲を越えると動
作は保障されなくなる。
つまり、瞬間的な停電によつてＩＣに使用されている５
Ｖ電源が４．５Ｖ迄下り、再び５Ｖ迄上つた場合には機
器に使用されているＩＣのフリップフロップについては
その状態が保障されないものとなつていた。
Ｖ電源が４．５Ｖ迄下り、再び５Ｖ迄上つた場合には機
器に使用されているＩＣのフリップフロップについては
その状態が保障されないものとなつていた。
従つて、この様な場合においてもオートクリア信号を発
生させて機器の制御部分を初期状態に設定してやる必要
があるが、上記従来回路構成のものでは電源投入時に一
度オートクリア信号を発生させた後上記の様な条件でオ
ートクリア信号を発生させることができなかつた。
生させて機器の制御部分を初期状態に設定してやる必要
があるが、上記従来回路構成のものでは電源投入時に一
度オートクリア信号を発生させた後上記の様な条件でオ
ートクリア信号を発生させることができなかつた。
それはコンデンサＣ３のチャージされた電荷をＲ３、Ｃ
３の時定数で放電してやる必要があり、Ｃ３のレベルが
瞬間的にトランジスタＴｒｌをオフ動作させる迄下らな
いからである。
３の時定数で放電してやる必要があり、Ｃ３のレベルが
瞬間的にトランジスタＴｒｌをオフ動作させる迄下らな
いからである。
この様に、従来のオートクリア装置にあつては電源投入
後の機器の使用状態において、電源電圧の降下が制御部
分の保障範囲を越えた場合について何等対処することが
できないものとなつていた。
後の機器の使用状態において、電源電圧の降下が制御部
分の保障範囲を越えた場合について何等対処することが
できないものとなつていた。
本発明は上記の点に鑑み電源投入後の機器の使用状態に
おいて、電源電圧の降下が制御部分の保障範囲を越えた
場合に、これを検出して瞬時にコンデンサにチャージさ
れた電荷を放電させてオートクリア信号を発生させ、制
御部分を初期状態に設定できるものとなしたオートクリ
ア装置にある。以下本発明を第２図の回路構成について
説明する。第２図においてプロツク１はクリアー信号発
生回路であつて第１図と同構成であり、同一部分を同符
号で示している。
おいて、電源電圧の降下が制御部分の保障範囲を越えた
場合に、これを検出して瞬時にコンデンサにチャージさ
れた電荷を放電させてオートクリア信号を発生させ、制
御部分を初期状態に設定できるものとなしたオートクリ
ア装置にある。以下本発明を第２図の回路構成について
説明する。第２図においてプロツク１はクリアー信号発
生回路であつて第１図と同構成であり、同一部分を同符
号で示している。
そして、電源Ｖｃｃは例えば＋５Ｖ電源に設定されてい
る。Ｖｔは電源Ｖｃｃより高い今一つの電源であり、例
えば＋１２Ｖ１＋２４Ｖ等に設定されてなる。
る。Ｖｔは電源Ｖｃｃより高い今一つの電源であり、例
えば＋１２Ｖ１＋２４Ｖ等に設定されてなる。
ＣＯＭＰは低電圧電源で動作するコンパレータ（比較器
）であり、この非反転端子（イ）に電源Ｖｃｃから入力
保護抵抗Ｒ２を介して接続されてなりまた反転端子←）
にポリユームＶＲが接続されてな岱このコンパレータＣ
ＯＭＰの電源電圧として電源ＶｔからダイオードＤ１、
抵抗Ｒ１、コンデンサＣ１、ツエナーダイオードＺＤの
回路構成によつてコンパレータＣＯＭＰが動作可能な低
い電圧ＶＲＥｆを作成して導人してなる。またこのコン
パレータＣＯＭＰの出力端はダイオードＤ２を介してク
リア信号発生回路１の抵抗Ｒ３とコンデンサＣ３との間
に接続されてなる。上記ダイオードＤ１はコンデンサＣ
１の放電時阻止用であり、コンデンサＣ１の放電時定数
は略Ｃ１×ＶＲによつて決まり、この両者の値を大きく
選ぶことによつて停電時等における電圧降下時間を大き
くすることができる。
）であり、この非反転端子（イ）に電源Ｖｃｃから入力
保護抵抗Ｒ２を介して接続されてなりまた反転端子←）
にポリユームＶＲが接続されてな岱このコンパレータＣ
ＯＭＰの電源電圧として電源ＶｔからダイオードＤ１、
抵抗Ｒ１、コンデンサＣ１、ツエナーダイオードＺＤの
回路構成によつてコンパレータＣＯＭＰが動作可能な低
い電圧ＶＲＥｆを作成して導人してなる。またこのコン
パレータＣＯＭＰの出力端はダイオードＤ２を介してク
リア信号発生回路１の抵抗Ｒ３とコンデンサＣ３との間
に接続されてなる。上記ダイオードＤ１はコンデンサＣ
１の放電時阻止用であり、コンデンサＣ１の放電時定数
は略Ｃ１×ＶＲによつて決まり、この両者の値を大きく
選ぶことによつて停電時等における電圧降下時間を大き
くすることができる。
ダイオードＤ２はコンデンサＣ３への充電電流を阻止す
るためのものである。上記したコンパレータＣＯＭＰは
反転端子（ト）と非反転端子（４）の電圧レベルを比較
して（…側が高ければ出力に略コンパレータの電源電圧
に近い電圧がまた（へ）側が高ければグランドレベルに
近い電圧が出るように動作するものである。
るためのものである。上記したコンパレータＣＯＭＰは
反転端子（ト）と非反転端子（４）の電圧レベルを比較
して（…側が高ければ出力に略コンパレータの電源電圧
に近い電圧がまた（へ）側が高ければグランドレベルに
近い電圧が出るように動作するものである。
従つて、コンパレータＣＯＭＰの（へ）側に接続されて
いるポリユームＶＲの設定をＩＣの電源電圧の最低保障
レベル（４．７５Ｖ）にする。
いるポリユームＶＲの設定をＩＣの電源電圧の最低保障
レベル（４．７５Ｖ）にする。
この第２図の回路動作について第３図のタイムチヤート
と共に説明すると、電源投入時にクリア信号発生回路１
はコンデンサＣ３と抵抗Ｒ３で定まる時間、トランジス
タＴｒｌをオフしまたトランジスタＴｒ２をオンさせて
出力端子ＡをＬＯＷレベルにし、オートクリア信号ＡＣ
Ｌを発生させて制御部を初期状態に設定する。
と共に説明すると、電源投入時にクリア信号発生回路１
はコンデンサＣ３と抵抗Ｒ３で定まる時間、トランジス
タＴｒｌをオフしまたトランジスタＴｒ２をオンさせて
出力端子ＡをＬＯＷレベルにし、オートクリア信号ＡＣ
Ｌを発生させて制御部を初期状態に設定する。
オートクリア信号ＡＣＬの発生後において通常の電源が
供給されている状態ではコンパレータＣＯＭＰｆ）（イ
）側端子が（ハ）側に比して高いのでこの出力はコンパ
レータＣＯＭＰの電源電圧ＶＲＥｆに近い電圧となり、
トランジスタＴｒｌがオン、トランジスタＴｒ２がオフ
となつてオートクリア信号ができいものとなつている。
供給されている状態ではコンパレータＣＯＭＰｆ）（イ
）側端子が（ハ）側に比して高いのでこの出力はコンパ
レータＣＯＭＰの電源電圧ＶＲＥｆに近い電圧となり、
トランジスタＴｒｌがオン、トランジスタＴｒ２がオフ
となつてオートクリア信号ができいものとなつている。
今、停電が起ると電源ＣｃとＲＥｆが降下するが、コン
デンサＣ１のチャージによりコンパレータＣＯＭＰの（
へ）側の電圧降下が遅く設定されているので電源Ｖｃｃ
の方が早く降下し、従つてコンパレータＣＯＭＰの（へ
）端子力′（−ｌ−）端子より高いレベルになつて該コ
ンパレータＣＯＭＰの出力はグランドレベル近くなる。
デンサＣ１のチャージによりコンパレータＣＯＭＰの（
へ）側の電圧降下が遅く設定されているので電源Ｖｃｃ
の方が早く降下し、従つてコンパレータＣＯＭＰの（へ
）端子力′（−ｌ−）端子より高いレベルになつて該コ
ンパレータＣＯＭＰの出力はグランドレベル近くなる。
すると、コンデンサＣ３にチヤージされた電荷がダイオ
ードＤ２を介して直に放電され、これによつてトランジ
スタＴｒｌがオフとなり、トランジスタＴｒ２がオンと
なつて出力端子ＡがＬＯＷレベルとなりオートクリア信
号が出力される。その後、直に電源が復帰して電源Ｖｃ
ｃが正常の電源電圧に戻るとコンパレータＣＯＭＰの出
力はこの電源電圧ＶＲＥｆに近い電圧となり、コンデン
サＣ３と抵抗Ｒ３の時定数時間遅れてトランジスタＴｒ
，がオンしまたトランジスタＴｒ２がオフとなつてオー
トクリア信号は停止する。
ードＤ２を介して直に放電され、これによつてトランジ
スタＴｒｌがオフとなり、トランジスタＴｒ２がオンと
なつて出力端子ＡがＬＯＷレベルとなりオートクリア信
号が出力される。その後、直に電源が復帰して電源Ｖｃ
ｃが正常の電源電圧に戻るとコンパレータＣＯＭＰの出
力はこの電源電圧ＶＲＥｆに近い電圧となり、コンデン
サＣ３と抵抗Ｒ３の時定数時間遅れてトランジスタＴｒ
，がオンしまたトランジスタＴｒ２がオフとなつてオー
トクリア信号は停止する。
従つて、瞬時の停電等が発生した場合に前記オートクリ
ア信号の発生で制御部分が初期状態に設定される。
ア信号の発生で制御部分が初期状態に設定される。
第４図に示すのは上記オートクリア装置を例えば外部入
出力機器（端末機）等に実施した実施例であり、各端末
機器がφ〜Ｎ台設けられて共通のバスライン４１にそれ
ら機器が接続された状態を示している。
出力機器（端末機）等に実施した実施例であり、各端末
機器がφ〜Ｎ台設けられて共通のバスライン４１にそれ
ら機器が接続された状態を示している。
そして、各端末機器φ〜Ｎに設けられたバスライン４１
への出力ゲート４２・・・・・・・・・・・・・・・の
入力側と機器内に装備された回路素子例えばフリップフ
ロップ４３・・・・・・・・・・・・・・・のりセツト
側に夫々第２図に示す構成となつたオートクリア装置４
４の出力信号を導入させている。従つて、この端末機器
φ〜Ｎの１つに瞬時停電が発生した場合とか電源切断時
等において電源Ｖｃｃ電圧が立下がるとこの立下りの過
渡時には機器内に使用されている各種論理素子が不安定
な状態となるつまり論理素子の状態が保障できないこと
になるので、前記オートクリア装置４４がＩＣの電源電
圧の最低保障レベルに至ったときにオートクリアの信号
ＡＣＬをＬＯＷにして出力ゲ−ト４２，・・・・・・・
・・・・・・・・を直に閉成し、これにより論理素子の
不安定状態時に出力される信号がバスライン４１へ送ら
れるのを阻止する。
への出力ゲート４２・・・・・・・・・・・・・・・の
入力側と機器内に装備された回路素子例えばフリップフ
ロップ４３・・・・・・・・・・・・・・・のりセツト
側に夫々第２図に示す構成となつたオートクリア装置４
４の出力信号を導入させている。従つて、この端末機器
φ〜Ｎの１つに瞬時停電が発生した場合とか電源切断時
等において電源Ｖｃｃ電圧が立下がるとこの立下りの過
渡時には機器内に使用されている各種論理素子が不安定
な状態となるつまり論理素子の状態が保障できないこと
になるので、前記オートクリア装置４４がＩＣの電源電
圧の最低保障レベルに至ったときにオートクリアの信号
ＡＣＬをＬＯＷにして出力ゲ−ト４２，・・・・・・・
・・・・・・・・を直に閉成し、これにより論理素子の
不安定状態時に出力される信号がバスライン４１へ送ら
れるのを阻止する。
即ち、信頼性に乏しい不要な信号がバスライン４１へ出
力されるのを防止できる。また、オートクリア装置４４
からの出力信号を反転させてフリツプフロツプ４３・・
・・・・・・・・・・・・・のりセツト側に入力させて
いるのでこれらフリツプフロップ４３・・・・・・・・
・・・・・・・もりセツトされて初期状態に設定される
。以上の様に本発明のオートクリア装置にあつては瞬間
的な停電等により瞬時に電源電圧が降下して制御部分の
保障範囲を越えた場合にも、それを検出してオートクリ
ア信号を発生させて制御部分を初期状態に設定でき、ま
た前記オートクリア信号発生回路から発生されたオート
クリア信号に応答して閉成動作する開閉手段で該機器と
該機器が接続されたバスラインとの間を遮断させたもの
であるから、この電源電圧降下時に不要な信号がバスラ
イン上に発生されるのを防止し、該バスラインに接続さ
れた他の機器への悪影響をも確実に防止できる等の特徴
を有する。
力されるのを防止できる。また、オートクリア装置４４
からの出力信号を反転させてフリツプフロツプ４３・・
・・・・・・・・・・・・・のりセツト側に入力させて
いるのでこれらフリツプフロップ４３・・・・・・・・
・・・・・・・もりセツトされて初期状態に設定される
。以上の様に本発明のオートクリア装置にあつては瞬間
的な停電等により瞬時に電源電圧が降下して制御部分の
保障範囲を越えた場合にも、それを検出してオートクリ
ア信号を発生させて制御部分を初期状態に設定でき、ま
た前記オートクリア信号発生回路から発生されたオート
クリア信号に応答して閉成動作する開閉手段で該機器と
該機器が接続されたバスラインとの間を遮断させたもの
であるから、この電源電圧降下時に不要な信号がバスラ
イン上に発生されるのを防止し、該バスラインに接続さ
れた他の機器への悪影響をも確実に防止できる等の特徴
を有する。
第１図は従来のオートクリア装置を示す電気回路図、第
２図は本発明のオートクリア装置を示す電気回路図、第
３図は第２図に示す構成のタイムチヤート、第４図は本
発明オートクリア装置を機器に使用した実施例を示すプ
ロツク図である。 １：クリア信号発生回路、Ｃｃ：電源、Ｖｔ：Ｖｃｃよ
り高い電源、Ｃ１及びＣ３：コンデンサ、Ｒ，，Ｒ２，
Ｒ３：抵抗、ＣＯＭＰ：コンパレータ、Ｄｌ，Ｄ２：ダ
イオード、ＺＤ：ツエナーダイオード、Ｔｒｌ，Ｔｒ２
： トランジスター、Ａ：出力端子。
２図は本発明のオートクリア装置を示す電気回路図、第
３図は第２図に示す構成のタイムチヤート、第４図は本
発明オートクリア装置を機器に使用した実施例を示すプ
ロツク図である。 １：クリア信号発生回路、Ｃｃ：電源、Ｖｔ：Ｖｃｃよ
り高い電源、Ｃ１及びＣ３：コンデンサ、Ｒ，，Ｒ２，
Ｒ３：抵抗、ＣＯＭＰ：コンパレータ、Ｄｌ，Ｄ２：ダ
イオード、ＺＤ：ツエナーダイオード、Ｔｒｌ，Ｔｒ２
： トランジスター、Ａ：出力端子。
Claims (1)
- １ 機器の電源投入時にコンデンサと抵抗の時定数で定
まる時間オートクリア信号を当該機器の制御部分へ発生
させるオートクリア信号発生回路と、前記オートクリア
発生回路への電源電圧の変動を検出して所定電圧以下に
なつた時にオートクリア発生回路のコンデンサにチャー
ジされた電荷を放電させる手段と、前記オートクリア信
号発生回路から発生されたオートクリア信号に応答して
該機器と該機器が接続されたバスラインとの間を遮断す
る開閉手段とを備えたオートクリア装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51070854A JPS5931084B2 (ja) | 1976-06-15 | 1976-06-15 | オ−トクリア装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51070854A JPS5931084B2 (ja) | 1976-06-15 | 1976-06-15 | オ−トクリア装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52153351A JPS52153351A (en) | 1977-12-20 |
| JPS5931084B2 true JPS5931084B2 (ja) | 1984-07-31 |
Family
ID=13443558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51070854A Expired JPS5931084B2 (ja) | 1976-06-15 | 1976-06-15 | オ−トクリア装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931084B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54132737U (ja) * | 1978-03-07 | 1979-09-14 | ||
| JPS5597637A (en) * | 1979-01-17 | 1980-07-25 | Hitachi Ltd | Interface circuit for character/pattern display unit |
| JPS5816935U (ja) * | 1981-07-21 | 1983-02-02 | 日本電気株式会社 | リセツト回路 |
| JPS5827218A (ja) * | 1981-08-10 | 1983-02-17 | Nec Corp | 論理装置の電源確定信号発生回路 |
| JPH0628831Y2 (ja) * | 1984-06-04 | 1994-08-03 | ローム株式会社 | 電源オン時リセット回路 |
-
1976
- 1976-06-15 JP JP51070854A patent/JPS5931084B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52153351A (en) | 1977-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12294355B2 (en) | Semiconductor integrated circuit device | |
| US3670246A (en) | Under-voltage monitoring device having time delay means for regulated power supplies | |
| US5357395A (en) | Undervoltage protection circuit, system and method of operating same | |
| EP0662748B1 (en) | Voltage regulator and method therefor | |
| CN114153261A (zh) | 电源用半导体集成电路 | |
| JP5163211B2 (ja) | リセット回路および電源制御用半導体集積回路 | |
| EP1001536B1 (en) | Power-on reset circuit | |
| WO2004095156A1 (ja) | 定電圧電源回路 | |
| CN216052961U (zh) | 一种掉电时序控制电路 | |
| JP2863658B2 (ja) | 特に自動車応用のためのマイクロプロセッサリセット装置 | |
| GB2149984A (en) | Backup power source circuit for control circuit | |
| JP3660210B2 (ja) | 安定化電源装置及びそれを備えた電子機器 | |
| US6320439B1 (en) | Method and circuit of soft start and of power monitor for IC with multiple supplies | |
| JP3082782B2 (ja) | 電圧検知回路 | |
| JPH053635A (ja) | 過放電防止回路 | |
| US7639055B2 (en) | PWM signal generator | |
| JP3285660B2 (ja) | 抵抗計の定電流装置 | |
| JPH0723525A (ja) | 過電流検出回路 | |
| JP3096569B2 (ja) | 電源電圧検出回路 | |
| KR920009361B1 (ko) | 충방전 제어회로 | |
| JPH0312031Y2 (ja) | ||
| JP3291877B2 (ja) | 電源保持回路 | |
| SU1492348A1 (ru) | Стабилизатор посто нного напр жени с защитой | |
| SU1479922A2 (ru) | Стабилизатор посто нного тока | |
| JPH02201618A (ja) | システムリセット回路 |