JPS593115B2 - インバ−タの制御方式 - Google Patents

Description

【発明の詳細な説明】 １０本発明は、自然転流式の直列型インバータ制御装置
に関する。

従来のこの種のインバータはＬＣＲの直列回路の固有振
動数に近い周波数で、駆動され、自然転流に近い状態で
転流するので、転流時におけるサイ１５ リスタの損失
が小さく、非常に安定に動作する特長がある。

更に、駆動周波数を変化させることによつて出力電力が
制御できるので、誘導加熱のように厳密に周波数の変動
を問題にしない分野では非常に便利な交流電源である。
２０しかしながら、この種のインバータの弱点の一つは
、誘導加熱に用いる場合、交流側の回路常数゛が負荷の
温度上昇と共に大きく変化すると、インバータ動作が不
安定になることであり〜又、、駆動周波数を制御して電
力制御を行う場合、電力を増ク５ 加させる為に駆動周
波数を高めて行き、ＬＣＲの共振周波数に近づくと、サ
イリスタのターンオフに必要な転流余裕時間が次第に減
少し、遂には転流失敗をするようになる欠点がある。

本発明は、このような欠点を改善する為になさ３０れた
もので、少なくとも一対のサイリスタを用いて構成され
るインバータの負荷電流零点通過時刻を検出して出力す
る電流検出器回路、該電流検出器回路の出力を受けて上
記サイリスタの所要最小転流時間をパルス巾とする出力
パルスを発生する３５モノマルチパイプレータ、制御入
力に対応して発振周期が増減する主発振器、該主発振器
の出力パルスによりトリガーされる第１のラッチ回路、
土記モノマルチバイブレータの出力パルスの後縁に同期
して出力を発生する第２のラツチ回路、両ラツチ回路の
出力が導かれる論理積回路、上記第１のラツチ回路の出
力の巾に対応する大きさの出力を発生する帰還制御回路
を設け、上記論理積回路の出力により上記２つのラツチ
回路をりセツトすると同時に該出力時点に同期して上記
サイリスタの点弧パルスを交互に発生せしめると共に、
上記帰還制御回路の出力が上記制御入力を超えて増大し
た場合に該出力を用いて上記主発振器を制御せしめる構
成とすることによつて、サイリスタの転流失敗を完全に
無くしてインバータ動作を安定させることができ、負荷
等が大きく変動したり、制御入力が負荷との関係で過大
になつたりしてもインバータ出力が不安定になるのを自
動的に防止することを可能にする自然転流式直列型イン
バータの制御装置を提供することを目的とする。

以下、本発明の一実施例を薗面を参照して説明する。

第１図において、Ｉは自然転流式直列インバータの主回
路であつて、コンデンサＣとインダクタンスＬ及び抵抗
ＲＯＬＣＲ直列回路を有し、サイリスタＳｌ，Ｓ２を交
互に点弧することによつてＬＣＲ直列圃路に交流電力を
発生させ、且っ、帰還ダイオードＤｌ，Ｄ２を備えて、
これに帰還電流が流れることによつてサイリスタに逆に
バイアスカ幼口わる構成となつている。

は電流検出回路であつて、発光ダイオードとフオトトラ
スジスタを組み合わせたフオトカプラ一ＬＶｌ，ＬＶ２
を有し該フオトカプラ一ＬＶｌ，ＬＶ２をインバータの
主回路１の正負極間に挿入して該インバータの主回路と
結合されている。フオトカプラ一ＬＶｌ，ＬＶ２の相互
接続点は電流を制限する為の抵抗ＲＯを介してＬＣＲ直
列回路に接続されると共に点Ａを介してインダクタンス
装置Ｌ。の中点に接続されている０Ｄ１１ＦＤ１２２Ｄ
１３′Ｄｌ４２は発光ダイオード保護用のダイオードで
ある。フオトカプラ一ＬＶｌ，ＬＶ２の出力はコレクタ
抵抗Ｒｌｌ，Ｒ，２を介してトランジスタ１１，，２に
入力され、それぞれのコレクタより論理和回路０Ｒ１を
経て、パルスＰγとして出力され該パルスＰγは第２図
に示すモノマルチバイブレータＦＴにトリガ−パルスと
して入力される。インダクタンス装置Ｌ。は帰還ダイオ
ードＤ，，Ｄ２の接続点とサイリスタＳｌ，Ｓ２の接続
点間に挿入されている。は主発振器であつて、ユニジヤ
ンクシヨントランジスタＶＯ２のスイツチ動作を利用し
て、コンデンサＣＯＯを充放電する弛張発振器で構成さ
れ、コンデンサＣＯＯの充電電流はトランジスタＶＯｌ
のベースが接続されている分割抵抗ＲＯｌとＲＯ２との
接続点ａを入力点とし該ａ点の電位と、エミツタ抵抗Ｒ
Ｏ３の値によつて定まるので、発振周期は接続点ａ点の
電位を変化することによつて制御することができる。

ＲＯ４，ＲＯ５はベース抵抗である。ＬＩは第１のラツ
チ回路であつて、主発振器の出力パルスでセツトされる
Ｒ−Ｓフリツプフロツプで溝成され、Ｓ，とＲはそれぞ
れセツト、りセツト端子、Ｑ，Ｑはそれぞれ肯定出力端
子、否定出力端子を示す。前記モノマルチバイブレータ
ＦＴは電流検出回路Ｈからトリガ−パルスを受けるとそ
の前縁に同期してコンデンサＣγ、抵抗Ｒγにより定ま
る所定の時間巾の出力パルス（負のパルス）を否定出力
端子Ｑから発生する。

この出力パルスの上記時間巾はサイリスタＳｌ，Ｓ２の
所要の最小転流余裕時間に等しくしてある。この出力パ
ルスは微分回路ＤＦＯで微分され、該出力パルスの後縁
の同期して発生する微分回路ＤＦＯの正のパルスが論理
和回路０Ｒ，を通して第２のラツチ回路Ｌのセツト端子
Ｓに人力される。第１のラツチ回路ＬＩと第２のラツチ
回路ＬＨの出力（肯定出力端子Ｑから送出される高電位
即ち１レベルの出力）は論理積回路Ｎ１に入力され、該
論理積回路Ｎ１は両ラツチ回路の出力が共に入力される
と出力して該出力によりトリガーフリツプフロツプ回路
ＦＦをトリカーすると同時に、第１のラツチ回路ＬＩ及
び第２のラツチ回路Ｌのりセツト端子Ｒに出力を与えて
これらをりセツトする。

論理積回路Ｎ１の出力は第１のラツチ回路ＬＩと第２の
ラツチ回路Ｌ…がりセツトされると消滅する。トリガー
フリツプフロツプ回路ＦＦの肯定出力端子Ｑと否定出力
端子Ｑに現れる出力パルスはそれぞれ微分回路ＤＦ，及
びＤＦ２に導かれ、両微分回路ＤＦｌ，ＤＦ２から交互
に出力されるパルスＧｌ，Ｇ２がサイリスタの点弧パル
スとしてサイリスタＳｌ，Ｓ２のゲートにそれぞれ印加
される。は帰還制御回路であつて、トランジスタＶｆを
介して制御電源ＥＯ正負極間に挿入されたコンデンサＣ
ｆを有し、トランジスタＶｆのベースには第１のラツチ
回路ＬＩの否定出力Ｑに現れる電圧が分割抵抗Ｒｆｌ，
Ｒｆ２を介して与れられる。

この為、肯定出力端子Ｑに高電位の出力が発生している
間、否定出力端子Ｑ電位が低電位となるのでトランジス
タＶｆが導通して上記コンデンサＣｆがトランジスタＶ
ｆを通して制御電源ＥＯから充電される。このコンデン
サＣｆの電位はダイオードＤｃＯを介して主発振器の前
記接続点ａに与えられる。ダイオードＤｃＯには電流制
限用の抵抗ＲｃＯが並列に接続されている。Ｖは接合回
路であつて、制御入力端子ＣＯＮｌに与えられる制御入
力を抵抗ＲＣｌとダイオードＤｃ，の並列回路を介し又
制御入力端子ＣＯＮ２に与えられる制御入力を抵抗ＲＣ
２とダイオードＤＣ２の並列回路を介し前記接続点ａに
結合する。は起動回路であつて、スイツチで代表して現
わされており、インバータの起動は該スイツチを開くこ
とによつて行われる。即ちスイツチの閉時には前記接続
点ａの電位が制御電源ＥＯの電位に高められトランジス
タＶＯｌには電流が流れず弛張発振を停止する構成とな
つている。ＦＳは起動用のＲ−Ｓフリツプフロツプ回路
であつて、ソンバータをソフトスタートさせる為に設け
られており、そのセツト端子Ｓには制御電源ＥＯの電位
が起動回路を介して与えられ、肯定出力端子Ｑに現われ
る出力は論理和回路０Ｒ２を介して第２のラツチ回路Ｌ
Ｈのセツト端子Ｓに入力されている。このＲ−Ｓフリツ
プフロツプ回路ＦＳのりセツト端子Ｒには論理積回路Ｎ
１の出力が導かれる。制御入力端子ＣＯＮ，には、例え
ば、インバータの出力電圧と目標電圧の差に対応する電
位の制御入力が与えられ、目標制御量を与える制御入力
端子ＣＯＮ２には、例えば、インバータの交流電力と目
標電力の差に対応する電位の目−標制御量を与える制御
入力が与えられる。

又、インバータの正常運転時には上記制御入力が接合回
路Ｖを介して接続点ａに結合され、後述する非制御運転
時即ち、主発振器の発振周期がインバータ発振周期より
短くなり、サイリスタの所要最小転流時間以内に主発振
器が出力パルスを発生した場合、には帰還制御回路の出
力が接続点ａに対して結合されるように帰還制御回路の
諸定数が定められている。

この構成においては、起動回路の前記スイツチが開始さ
れると、帰還制御回路のコンデンサＣｆの電荷がダイオ
ードＤｃＯと抵抗ＲＯ２を通して放電され、主発振器の
接続点ａの電位が低下していくので弛張発振は周波数の
低い状態から始まり、いわゆるソフトスタートが行われ
る。

主発振器から第１発目の出力パルスが発せられて第１の
ラツチ回路ＬＩがセツトされると、この時、既に第２の
ラツチ回路Ｌはセツトされている為、論理積回路Ｎ１が
出力し、その瞬間にトリガーフリツプフロツプ回路ＦＦ
がトリカーされ、点弧パルスＧ，もしくはＧ２が発生す
る。次に、この装置のインバータ正常運転時の動作を第
３図の動作波形図を参照して説明する。

第３図において、波形１は主発振器におけるコンデンサ
ＣＯＯの端子電圧であつてその充放電周期は接続点ａの
電位で定まる。該接続点ａの電位はインバータの正常運
転時には前記したごとく制御入力端子ＣＯＮｌ，ＣＯＮ
２の電位で制御される。波形２はインバータの交流電流
ｊであつて、この交流電流の零点通過時刻ｔ１に、即ち
、帰還夕゛イオードＤ１またはＤ２に電流が流れ始める
とモノマルチバイブレータＦＴが波形３で示す出力ノ勺
レスを発生する。波形４は第２のラツチ回路Ｌの出力で
あつて、波形３の後縁に同期して時刻Ｔ２で発生し、第
１のラツチ回路ＬＩが主発振器の波形５で示す出力パル
スにより時刻Ｔ３でセツトされて論理積回路Ｎ，が波形
７の出力を発生すると消滅する。波形７の前縁に同期し
て点弧パルスＧ１もしくはＧ２が発生してサイリスタＳ
１もしくはＳ２が点弧し、上記帰還ダイオードＤ，もし
くはＤ２を流れていた電流は点弧したサイリスタに移る
。このように、正常運転時には、サイリスタＳｌ，Ｓ２
の点弧時刻は主発振器の出力パルス５で制御され、第２
のラツチ回路Ｌが出力したことを条件とするので、サイ
リスタの転流失敗が完全に防がれる。

例えば、インバータの交流電力を増加する必要から、制
御入力端子ＣＯＮ２に与えられる制御入力が極端に下げ
られると、主発振器の発振周期がインバータの発振周期
より短くなつてサイリスタＳ１もしくはＳ２の導通帰還
中に主発振器の出力パルス５が発生するようになり、サ
イリスタの点弧時刻を主発振器で制御できない非制御状
態となる。

この極端な場合の動作波形を第４図に示す。この非制御
運転時には、主発振器が出力パルス５を発生しても、そ
の時刻Ｔ。

に第３図に波形４で示した第２のラツチ回路ＬＨの出力
が無いので、論理積回路Ｎ１は出力せず従つてトリガー
フリツプフロツプ回路ＦＦはトリカーされないが、第１
のラツチ回路Ｌｌが波形６で示す出力を発生する。この
出力は、モノマルチバイブレータＦＴが出力パルス３を
発生し、その後縁に同期して第２のラツチ回路Ｌ…がセ
ツトされることにより論理積回路Ｎ１が出力するまで発
生する。この時刻Ｔ２は最小転流余裕時間の経過時であ
るので、サイリスタＳ１もしくはＳ２は転流失敗を起こ
すことなく点弧する。第１のラツチ回路Ｌｌの上記出力
６は論理積回路Ｎｌ７が出力すると同時に消滅するＯこ
のように、第４図に示す運転状態、即ち、インバータの
発振周期に対して主発振器の発振周期が相対的に大巾に
短くなつてサイリスタの導通中（時刻ＴＯ，ｔ９・・・
）に主発振器が出力するような場合でも、サイリスタは
時刻Ｔ。

，ｔ３・・・に関係なく時刻Ｔ２，ｔ５・・・で点弧さ
れるので、インバータの駆動周波数は前記制御入力によ
つては制御されていないが、即ち、制御上からは非正常
であるが、インバータは安定に動作させることができる
。しかし、主発振器の発振周期がインバータの発振周期
に対して相対的に極端に短くなると、両発振周期間にい
わゆる同期外れが生じてインバータの出力電圧変動が激
しくなるので、誘導加熱用電源として用いられるインバ
ータの場合にはワークの加熱品質を低下させることにな
る。

これを防ぐ為に、本実施例では、帰還制御回路を設けて
ある。今、第１のラツチ回路ＬＩの出力の巾が増大して
第４図に示す波形６の如くなつたとすると、帰還制御回
路のコンデンサＣｆの電位が上記出力の巾に対応した高
さまで引き上げられる為、該電位が前記制御入力より大
きくなると、制御入力にかえてコンデンサＣｆの電位が
主発振器の接続点ａに入力され該接続点ａの電位が高め
られる。

この結果、主発振器の発振周期が長くなり、第１のラツ
チ回路ＬＩの出力の巾が直ちに短縮されて前記した同期
外れが防がれる。第５図と第６図は本発明に関する他の
実施例を示す。

第５図のＩは第１図のＩと全く原理を同じくするブリツ
ジ型インバータであるが、逆並列のサイリスタとダイオ
ードが一つの電子デバイスとされている逆導通サイリス
タの場合、すなわちＳ１とＤ１；Ｓ２とＤ２がそれぞれ
逆導通サイリスタの場合には、第１図のような電圧検出
ができないので、電流変成器ＣＴによる電流検出の例を
示している。

第５図１０ＣＴの電流は電流検出回路の全波整流器ＲＥ
Ｃを経て抵抗Ｒ。に電圧として出力される。この出力に
よつて、抵抗Ｒ２ｌを介してトランジスタＶ２Ｏが飽和
するようなベース電流を与えると、トランジスタＶ２Ｏ
のコレクタ電圧は方形波状になり、これをコンデンサＣ
２Ｏと抵抗Ｒ２３で微分すると、第１図の場合と同じよ
うなパルスＰγが得られる。第６図は第２図と同じよう
な作用をし、第６図の主発振器は第２図の主発振器と全
く同一であるから、同じ機能の回路については第２図と
同じ記号を用い、全く同一の回路については説明を省略
する。

第６図の場合、第１、第２のラツチ回路ＬＩ，Ｌ…と起
動用フリツプフロツプ回路ＦＳとしては次表に示すよう
な真理値表をもつＪ−Ｋフリツプフロツプ回路が使われ
ている。真理値表から明かなように、主発振器の出力パ
ルスが高電位から低電位に立ち下がる瞬間、第１のラツ
チ回路の肯定出力端子Ｑの出力は高電位になる。また、
論理積回路Ｎ２によつて、モノマルチバイブレータＦＴ
２の肯定出力端子Ｑの出力が高電位であることを条件に
、モノバルチＱの出力の立下がり、すなわちこの出力パ
ルスの後縁でＬＨの否定力端子ｏの出力は高電位になる
。したがつて、基本的には第２図と全く同じ作用をする
ことが理解されよう。モノマルチバイブレータＦＴ，と
ＦＴ２の出力パルス巾は、それぞれＲγ１，Ｃγ１；Ｒ
γ２，Ｃγ２なる抵抗コンデンサで定まりモノマルチバ
イブレータＦＴｌは論理積回路Ｎ４の論理積出力をパル
ス整形し、次段のトリガーフリツプフロツプ回路ＦＦお
よび第１のラツチ回路ＬＩｌ第２のラツチ回路Ｌ…、Ｒ
−Ｓフリツプフロツプ回路ＦＳｌモノマルチバイブレー
タＦＴ２などのトリカーを確実にするものである。

モノマルチバイブレータＦＴ２は、サイリスタの点弧に
よつて発生する異常電圧でモノマルチバイブレータＦＴ
が再トリカーされても第２のタツチ回路ＬＨに影響をお
よぼさないように、サイリスタの点弧と同時にモノマル
チバイブレータＦＴ２をトリカーし、論理積回路Ｎ２に
に必要時間負のパルスを入力するためのものである。起
動回路の機能は常閉と常開で示され、第．２図の場合と
異なつているが、起動前、第２のラツチ回路ＬＨはりセ
ツトされているので否定出力端子Ｑの出力が高電位に保
たれ、起動時、主発振器からの第１発目のパルスが直ち
にサイリスタを点弧するように動作することは、真理値
表から明かであろう。尚の帰還制御回路、Ｖの接続回路
は第２図と同様の作用をする。以上の如く、本発明によ
れば、負荷電流の零点通過時刻にサイリスタの所要の最
小転流余裕時間を時間巾とするパルスを発生せしめて該
パルスの後縁に同期してセツトされる第２のラツチ回路
を設け、該第２のラツチ回路と、主発振器の出力でセツ
トされる第１のラツチ回路とが出力したことを条件とし
てサイリスタに点弧パルスを与え、更に、第１のラツチ
回路の出力巾に対応して増減する電位を生ぜしめて該電
位と制御入力電位を並列に主発振器へ入力させ、いずれ
か電位の高い入力により該主発振器の周波数が制御され
る構成をとり、上記点弧パルス発生時刻の対応関係が崩
れるたような場合には上記第１のラツチ回路の出力巾に
対応して増減する電位で主発振器を制御するようにした
ので、インバータ負荷が誘導加熱負荷のように時間と共
にそのインダクタンスが変動するような場合でも、転流
失敗を起こすことなく安定に運転制御することができる
上、負荷にとつて好ましくない出力変動を防止すること
ができる。

【図面の簡単な説明】

第１図および第２図は本発明による自然転流式直立型イ
ンバータの制御装置の実施例を示す回路図、第３図及び
第４図は上記実施例の正常運転時、非常運転時における
各部動作波形図である。

Claims (1)

【特許請求の範囲】
1. １ 少なくとも一対のサイリスタを用いて構成されるイ
   ンバータの負荷電流零点通過時刻を検出して出力する電
   流検出回路、該電流検出回路の出力を受けて上記サイリ
   スタの所要最小転流時間をパルス巾とする出力パルスを
   発生するモノマルチバイブレータ、入力点に導かれた入
   力の増減に対応して発振周期が増減する主発振器、該主
   発振器の出力パルスによりトリガーされる第１のラッチ
   回路、上記モノマルチバイブレータの出力パルスの後縁
   に同期して出力を発生する第２のラッチ回路、両ラッチ
   回路の出力が導かれる論理積回路、上記第１のラッチ回
   路の出力時点に同期して該出力の巾に対応する大きさの
   出力を発生する帰還制御回路、上記論理積回路の出力に
   よりトリガーされて上記一対のサイリスタに点弧パルス
   を交互に供給する回路を具え、上記論理積回路の上記出
   力が上記第１及び第２のラッチ回路のリセット端子に入
   力され、上記主発振器の入力点にはインバータの目標制
   御量を与える制御入力と上記帰還制御回路の出力とが並
   列に入力され、該帰還制御回路はインバータ発振周期に
   対する上記主発振器の発振周期が短くなり、サイリスタ
   の所要最小転流時間以内に上記主発振器が出力パルスを
   発生した場合に、その出力が上記制御入力より大になる
   回路であることを特徴とする自然転流式直列型インバー
   タの制御装置。