JPS5931992B2 - 半導体整流装置 - Google Patents
半導体整流装置Info
- Publication number
- JPS5931992B2 JPS5931992B2 JP15200276A JP15200276A JPS5931992B2 JP S5931992 B2 JPS5931992 B2 JP S5931992B2 JP 15200276 A JP15200276 A JP 15200276A JP 15200276 A JP15200276 A JP 15200276A JP S5931992 B2 JPS5931992 B2 JP S5931992B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- layer
- crystal layer
- type
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は順方向電位降下が小さくかつ高速の新規なμｍ
接合ダイオードに関する。
接合ダイオードに関する。
順方向電位降下（以下ＦＶＤと略称する。
）の小さなダイオードは近年、低電圧大電流の整流回路
、例えばスイッチングレギュレータ等の発展に伴つて需
要が高まつている。従来、ＦＶＤの小さなダイオードと
しては金属と半導体の整流性接触を利用したショットキ
ーバリヤダイオードが知られている。
、例えばスイッチングレギュレータ等の発展に伴つて需
要が高まつている。従来、ＦＶＤの小さなダイオードと
しては金属と半導体の整流性接触を利用したショットキ
ーバリヤダイオードが知られている。
このショットキーバリヤダイオードはＦＶＤが従来のＰ
Ｎ接合ダイオードと比べて小さいという利点を有する反
面、大電流を流し得るような大面積の整流性接触が均一
に再現性良く得ることが困難でありかつ高温における逆
方向もれ電流特性が従来のＰＮ接合ダイオードと比べて
劣るという欠点を有しているため実用化には難点がある
。本発明者等はＦＶＤを上記ショットキーバリヤダイオ
ードと同等以下にまで改良しかつ高周波特性のすぐれた
新規なＰＮ接合ダイオードを先に提案した（特願昭５０
−９３１０９号）。
Ｎ接合ダイオードと比べて小さいという利点を有する反
面、大電流を流し得るような大面積の整流性接触が均一
に再現性良く得ることが困難でありかつ高温における逆
方向もれ電流特性が従来のＰＮ接合ダイオードと比べて
劣るという欠点を有しているため実用化には難点がある
。本発明者等はＦＶＤを上記ショットキーバリヤダイオ
ードと同等以下にまで改良しかつ高周波特性のすぐれた
新規なＰＮ接合ダイオードを先に提案した（特願昭５０
−９３１０９号）。
第１図は本発明者等にとつては従来例であるダイオード
の構造である。
の構造である。
図において、ｎ＋型半導体単結晶層１１に隣接してｎ型
半導体単結晶層１２が形成され、Ｎ型単結晶層１２の表
面部の一部にｐ型単結晶層１６が形成され、両者の界面
にはＰｎ接合が形成されている。ｐ型単結晶層１６を囲
んでｐ型ガードリング１３が形成されている。ｐ型単結
晶層１６及びｐ型ガードリング１３の上部にはｐ型半導
体多結晶層１５が形成されている。１４は５１０２保護
層である。
半導体単結晶層１２が形成され、Ｎ型単結晶層１２の表
面部の一部にｐ型単結晶層１６が形成され、両者の界面
にはＰｎ接合が形成されている。ｐ型単結晶層１６を囲
んでｐ型ガードリング１３が形成されている。ｐ型単結
晶層１６及びｐ型ガードリング１３の上部にはｐ型半導
体多結晶層１５が形成されている。１４は５１０２保護
層である。
ｎ型半導体層１２の表面上にｐ型多結晶層１５を高温の
気相成長法で堆積する際、ｐ型多結晶層１５からの不純
物の拡散により極めて薄いｐ型シリコン単結層１６が形
成される。この種のダイオードはＦＶＤが低く、しかも
逆回復時間ｔｒｒが小さいという特徴がある。以下にこ
の原理を説明する。Ｐｎｎ＋構造のダイオードのＰｎ接
合においてｐ層の単位面積あたりの不純物総量Ｑを小さ
くすることにより、Ｐｎ接合ダイオードの順方向電位降
下ＶＦを小さくできることを本発明者等は既に提案して
いる（上掲公報参照）。
気相成長法で堆積する際、ｐ型多結晶層１５からの不純
物の拡散により極めて薄いｐ型シリコン単結層１６が形
成される。この種のダイオードはＦＶＤが低く、しかも
逆回復時間ｔｒｒが小さいという特徴がある。以下にこ
の原理を説明する。Ｐｎｎ＋構造のダイオードのＰｎ接
合においてｐ層の単位面積あたりの不純物総量Ｑを小さ
くすることにより、Ｐｎ接合ダイオードの順方向電位降
下ＶＦを小さくできることを本発明者等は既に提案して
いる（上掲公報参照）。
同ａに示したダイオードのＦＶＤ（５Ｑの関係を示した
図で図中ＤＢはｎ型単結晶層１２の厚さである。第２図
ｂにおける如くＱを小さくすることによりＦＶＤが減少
する効果はｎ型単結晶層１２の厚さＤＢが小さいほど著
しい。この理由を第３図にて説明する。第３図ａはＤＢ
が比較的大きい時、ｂは比較的小さい時を示す。Ｐｎｎ
＋構造ダイオードのＦＶＤは第２図ａに示すように接合
での電位降下ＶＪ＜１５ｎ型単結晶層１２での電位降下
ＶＢの和で、即ちＦ−Ｂ＋Ｖ，と表わされる。
図で図中ＤＢはｎ型単結晶層１２の厚さである。第２図
ｂにおける如くＱを小さくすることによりＦＶＤが減少
する効果はｎ型単結晶層１２の厚さＤＢが小さいほど著
しい。この理由を第３図にて説明する。第３図ａはＤＢ
が比較的大きい時、ｂは比較的小さい時を示す。Ｐｎｎ
＋構造ダイオードのＦＶＤは第２図ａに示すように接合
での電位降下ＶＪ＜１５ｎ型単結晶層１２での電位降下
ＶＢの和で、即ちＦ−Ｂ＋Ｖ，と表わされる。
第３図に示す如くｐ型単結晶層１６の不純物総量Ｑを小
さくすると接合での電位降下ＶＪは低下する。これに対
しｎ型単結晶層１２での電位降下Ｂは、この層１２に注
入される少数キヤリヤが減るため伝導度変調に寄与する
キヤリヤが減少し、ＶＢは増加する。このＶＢの増加の
度合は伝導度変調にも影響を与えるＮ型単結晶層１２の
厚さＤＢに強く依存する。すなわちＤＢを小さくするこ
とは、単にｎ型単結晶層１２の抵抗体としての厚さを薄
くするだけでなく、伝導度変調に寄与するキヤリヤの増
加を促進する効果をも持つため、二重の効果でＢの増加
の度合を抑えることになる。このためＤＢを小さくして
おけばｐ型単結晶層１６の不純物総量Ｑを小さくするこ
とによりダイオードのＦＶＤを小さくすることができる
。このようにＤＢは小さければ小さいほど順方向電位降
下ＶＦを小さくすることができるが、一方、所定の逆方
向耐圧を得るためにはＤＢはある一定値以上の厚さが必
要となるため、ｎ型半導体層１２の厚さＤＢは逆耐圧と
のかね合いから決められる。また、Ｑを小さくすること
によりＦＶＤを下げることに加えて、ｎ型半導体層１２
に注入される少数キヤリヤがＱを小さくすることにより
減少するため、逆回復時間Ｔｒｒも同時に小さくするこ
とができる。
さくすると接合での電位降下ＶＪは低下する。これに対
しｎ型単結晶層１２での電位降下Ｂは、この層１２に注
入される少数キヤリヤが減るため伝導度変調に寄与する
キヤリヤが減少し、ＶＢは増加する。このＶＢの増加の
度合は伝導度変調にも影響を与えるＮ型単結晶層１２の
厚さＤＢに強く依存する。すなわちＤＢを小さくするこ
とは、単にｎ型単結晶層１２の抵抗体としての厚さを薄
くするだけでなく、伝導度変調に寄与するキヤリヤの増
加を促進する効果をも持つため、二重の効果でＢの増加
の度合を抑えることになる。このためＤＢを小さくして
おけばｐ型単結晶層１６の不純物総量Ｑを小さくするこ
とによりダイオードのＦＶＤを小さくすることができる
。このようにＤＢは小さければ小さいほど順方向電位降
下ＶＦを小さくすることができるが、一方、所定の逆方
向耐圧を得るためにはＤＢはある一定値以上の厚さが必
要となるため、ｎ型半導体層１２の厚さＤＢは逆耐圧と
のかね合いから決められる。また、Ｑを小さくすること
によりＦＶＤを下げることに加えて、ｎ型半導体層１２
に注入される少数キヤリヤがＱを小さくすることにより
減少するため、逆回復時間Ｔｒｒも同時に小さくするこ
とができる。
第１図に示したダイオードに逆方向電圧を印加したとき
の空乏層の拡がりを示したのが第４図である。
の空乏層の拡がりを示したのが第４図である。
素子の逆耐圧はガードリング部の曲率半径Ｒ，、および
ｎ型半導体層１２の厚さで決まるが、逆耐圧に寄与する
のは実際のｎ型半導体層１２の厚さＤＢではなく、ガー
ドリングの深さＤ，を差し引いたＤＷである。一方ＦＶ
Ｄに寄与するｎ型単結晶層１２の厚さはＤＢである。な
おここでｐ型単結晶層１６の厚さは、Ｑを小さくするた
め極めて薄いので無視できるほど小さいものである。前
述したように、ＦＶＤを小さくするためにｎ型単結晶層
１２の厚さはできるだけ小さくする必要があるが、本発
明者にとつては従来例である第１図に示したように、ダ
イオードの逆耐圧を向上するためにガードリングを用い
たものでは、ＦＶＤに寄与するｎ型半導体層１２の厚さ
ＤＢは、所定の逆方向耐圧を得るに必要な厚さＤＶより
も不必要に大きくなつてしまい、ダイオードの低損失化
を図るうえで不利である。しかもガードリングを形成す
ると順電流通電時にｐ型拡散層のガードリング１３から
、ｎ型半導体層１２内にホールが注入されｎ型半導体層
１２の少数キヤリヤが増大するため逆回復時間Ｔｒｒを
増大させる原因になつていた。この様に本発明者にとつ
ては従来例であるガードリング付ダイオードでは、接合
端部での電界集中による逆洩れ電流の増大を防ぐための
ガードリングが、ダイオードの低損失、高速化の防げに
なつていた。
ｎ型半導体層１２の厚さで決まるが、逆耐圧に寄与する
のは実際のｎ型半導体層１２の厚さＤＢではなく、ガー
ドリングの深さＤ，を差し引いたＤＷである。一方ＦＶ
Ｄに寄与するｎ型単結晶層１２の厚さはＤＢである。な
おここでｐ型単結晶層１６の厚さは、Ｑを小さくするた
め極めて薄いので無視できるほど小さいものである。前
述したように、ＦＶＤを小さくするためにｎ型単結晶層
１２の厚さはできるだけ小さくする必要があるが、本発
明者にとつては従来例である第１図に示したように、ダ
イオードの逆耐圧を向上するためにガードリングを用い
たものでは、ＦＶＤに寄与するｎ型半導体層１２の厚さ
ＤＢは、所定の逆方向耐圧を得るに必要な厚さＤＶより
も不必要に大きくなつてしまい、ダイオードの低損失化
を図るうえで不利である。しかもガードリングを形成す
ると順電流通電時にｐ型拡散層のガードリング１３から
、ｎ型半導体層１２内にホールが注入されｎ型半導体層
１２の少数キヤリヤが増大するため逆回復時間Ｔｒｒを
増大させる原因になつていた。この様に本発明者にとつ
ては従来例であるガードリング付ダイオードでは、接合
端部での電界集中による逆洩れ電流の増大を防ぐための
ガードリングが、ダイオードの低損失、高速化の防げに
なつていた。
本発明の目的は上記の不都合を解決し順方向電位降下、
および逆回復時間の増大を招くことのないダイオードを
提供することにある。
および逆回復時間の増大を招くことのないダイオードを
提供することにある。
本発明半導体整流装置の特徴とするところは、所定の厚
さを有し表面に凹部を設けた一方導電型の半導体単結晶
層の上記凹部表面に沿つて所定の不純物濃度の他方導電
型の半導体単結晶層を形成したところにある。
さを有し表面に凹部を設けた一方導電型の半導体単結晶
層の上記凹部表面に沿つて所定の不純物濃度の他方導電
型の半導体単結晶層を形成したところにある。
以下本発明の一実施例を図面を用いて説明する。
本実施例ダイオードを得るには、（ａ） ｎ＋型シリコ
ン単結晶層１１の上にｎ型シリコン単結晶層１２をエピ
タキシヤル形成したシリコン基板上に、（ｂ） １１０
０℃１３０分のスチーム酸化によりＳｉＯ２酸化膜１４
を１μｍ形成し、ホトエツチング法によりｎ型単結晶層
１２の一部を露出する。
ン単結晶層１１の上にｎ型シリコン単結晶層１２をエピ
タキシヤル形成したシリコン基板上に、（ｂ） １１０
０℃１３０分のスチーム酸化によりＳｉＯ２酸化膜１４
を１μｍ形成し、ホトエツチング法によりｎ型単結晶層
１２の一部を露出する。
（ｃ）つぎにエピタキシヤル反応炉内で気相エツチング
によりｎ型単結晶層１２の表面露出部分を３μＭ．の深
さでエツチングし、凹部を設ける。
によりｎ型単結晶層１２の表面露出部分を３μＭ．の深
さでエツチングし、凹部を設ける。
（ｄ）つづいてジボランを含むトリクロルシランを用い
たエピタキシヤル法により、９００℃の温度で２５分多
結晶シリコンを成長させ、ｐ型多結晶シリコン層１５を
２０１ｔｍの厚さに成形する。この多結晶層形成の際、
ｐ型多結晶シリコン層１５からボロンが。型シリコン層
１２に拡散して、厚さ０．０５μと薄くてしかも低不純
物濃度のｐ型単結晶層２１が同時に形成される。その後
ｐ型多結晶層１５及びｎ＋型単結晶層１１の表面に電極
を蒸着法で形成した後、りード端子をつけダイオードが
完成する。上記工程を経て得られた本実施例ダイオード
の働らきを以下に説明する。
たエピタキシヤル法により、９００℃の温度で２５分多
結晶シリコンを成長させ、ｐ型多結晶シリコン層１５を
２０１ｔｍの厚さに成形する。この多結晶層形成の際、
ｐ型多結晶シリコン層１５からボロンが。型シリコン層
１２に拡散して、厚さ０．０５μと薄くてしかも低不純
物濃度のｐ型単結晶層２１が同時に形成される。その後
ｐ型多結晶層１５及びｎ＋型単結晶層１１の表面に電極
を蒸着法で形成した後、りード端子をつけダイオードが
完成する。上記工程を経て得られた本実施例ダイオード
の働らきを以下に説明する。
ｐ型単結晶シリコン層２１とｎ型シリコン層１２の境界
面はＰｎ接合が形成され、第５図ｄのように断面でみる
と整流部分の端部がわん曲している。この部分が、整流
部分の端部における逆電圧印加時の電界集中を緩和させ
るガードリングの役目を果たしている。ｐ型シリコン層
２１の不純物濃度は６Ｘ１０１７ａｔ０ｍｓ／Ｃ！！ｌ
であり、１００Ｖの耐圧を得るに十分である。この構造
によればＮ型シリコン層１２の整流部分直下の厚さが薄
くなつているため、従来のガードリング方式に比べ、順
方向電位降下ＶＦを小さくすることができる。またｐ型
シリコン層２１は厚さが０．０５μｍと非常に薄いため
、整流部の端部における不純物総量は周方向の単位長さ
あたり３×１０９ａｔ０ｍｓ／ＣＴ！Ｌである。
面はＰｎ接合が形成され、第５図ｄのように断面でみる
と整流部分の端部がわん曲している。この部分が、整流
部分の端部における逆電圧印加時の電界集中を緩和させ
るガードリングの役目を果たしている。ｐ型シリコン層
２１の不純物濃度は６Ｘ１０１７ａｔ０ｍｓ／Ｃ！！ｌ
であり、１００Ｖの耐圧を得るに十分である。この構造
によればＮ型シリコン層１２の整流部分直下の厚さが薄
くなつているため、従来のガードリング方式に比べ、順
方向電位降下ＶＦを小さくすることができる。またｐ型
シリコン層２１は厚さが０．０５μｍと非常に薄いため
、整流部の端部における不純物総量は周方向の単位長さ
あたり３×１０９ａｔ０ｍｓ／ＣＴ！Ｌである。
これに対し従来の標準的なガードリングでは半径３μｍ
、不純物濃度が２×１０１８ａｔ００１Ｓ／ｍｌという
条件では不純物総量はガードリングの周方向の単位長さ
あたり３×１０１１ａｔ０ｍｓ／Ｃ！ＲＬである。すな
わち本発明による方が、ｐ型不純物総量は２桁小さい。
このため順方向通電時におけるｎ型シリコン層へのホー
ルの注入はごくわずかで、従来のようにガードリングが
あるために逆回復時間の増大を招くことはない。また、
本発明者等の実験によればＤＢが３０μｍ以下の時にＱ
の低減によつてＦＶＤが低下するという効果が現れる。
また、実用上、Ｑの上限は１×１０１６ａｔ０ｍｓ／ｄ
であり、下限は２×１０１１ａｔ０ｍｓ／Ｃｒｌである
。Ｑが上記上限より大きな時はＦＶＤが実用上低下しな
い。またＱを上記下限より小さくするとｐ型単結晶層２
１の厚さを小さくしなけ孔ばならず実用上、ダイオード
に必要とされる逆耐圧が得られない。以上詳細に述べた
ように本発明によれば従来に比べより低損失、より高速
度のＰｎ接合ダイオードを得ることができる。
、不純物濃度が２×１０１８ａｔ００１Ｓ／ｍｌという
条件では不純物総量はガードリングの周方向の単位長さ
あたり３×１０１１ａｔ０ｍｓ／Ｃ！ＲＬである。すな
わち本発明による方が、ｐ型不純物総量は２桁小さい。
このため順方向通電時におけるｎ型シリコン層へのホー
ルの注入はごくわずかで、従来のようにガードリングが
あるために逆回復時間の増大を招くことはない。また、
本発明者等の実験によればＤＢが３０μｍ以下の時にＱ
の低減によつてＦＶＤが低下するという効果が現れる。
また、実用上、Ｑの上限は１×１０１６ａｔ０ｍｓ／ｄ
であり、下限は２×１０１１ａｔ０ｍｓ／Ｃｒｌである
。Ｑが上記上限より大きな時はＦＶＤが実用上低下しな
い。またＱを上記下限より小さくするとｐ型単結晶層２
１の厚さを小さくしなけ孔ばならず実用上、ダイオード
に必要とされる逆耐圧が得られない。以上詳細に述べた
ように本発明によれば従来に比べより低損失、より高速
度のＰｎ接合ダイオードを得ることができる。
しかも本発明によれば従来のようにガードリングの拡散
工程が必要ないため、製造工程も従来に比べ短縮できる
利点がある。また前記実施例はｎ型シリコン層１２表面
一部に凹部を形成するエツチングを気相エツチングを用
いて行なつたが、これを他のＨＦ−ＨＮＯ３系の酸によ
る化学エツチングで行なうこともできる。
工程が必要ないため、製造工程も従来に比べ短縮できる
利点がある。また前記実施例はｎ型シリコン層１２表面
一部に凹部を形成するエツチングを気相エツチングを用
いて行なつたが、これを他のＨＦ−ＨＮＯ３系の酸によ
る化学エツチングで行なうこともできる。
第１図は本発明者等にとつては従来のガードリング付低
損失ダイオードの一例を示す図、第２図はｐ型単結晶層
単位面積あたりの不純物総量Ｑとダイオードの順方向電
位降下ＦＶＤとの関係を示す図、第３図はｎ型単結晶層
の厚さＤＢの比較的大きい時ａと比較的小さい時のＱと
ダイオード各部の電位降下の関係を示す図、第４図は本
発明者等にとつては従来のガードリング付低損失ダイオ
ードの、逆電圧印加時の空乏層ののびを示す図、第５図
は本発明の一実施例の主要製造工程を示した図である。 符号の説明、１１・・・・・・ｎ＋型半導体単結晶層、
１２・・・・・・ｎ型半導体単結晶層、１３・・・・・
・ｐ型ガードリング、１４・・・・・・ＳｉＯ２膜、１
５・・・・・・ｐ型半導体多結晶層、１６，２１・・・
・・・ｐ型半導体単結晶層。
損失ダイオードの一例を示す図、第２図はｐ型単結晶層
単位面積あたりの不純物総量Ｑとダイオードの順方向電
位降下ＦＶＤとの関係を示す図、第３図はｎ型単結晶層
の厚さＤＢの比較的大きい時ａと比較的小さい時のＱと
ダイオード各部の電位降下の関係を示す図、第４図は本
発明者等にとつては従来のガードリング付低損失ダイオ
ードの、逆電圧印加時の空乏層ののびを示す図、第５図
は本発明の一実施例の主要製造工程を示した図である。 符号の説明、１１・・・・・・ｎ＋型半導体単結晶層、
１２・・・・・・ｎ型半導体単結晶層、１３・・・・・
・ｐ型ガードリング、１４・・・・・・ＳｉＯ２膜、１
５・・・・・・ｐ型半導体多結晶層、１６，２１・・・
・・・ｐ型半導体単結晶層。
Claims (1)
- １ 一方導電型の第１の半導体単結晶層と、第１の半導
体単結晶層に隣接して形成され、第１の半導体結晶層と
の反対面に凹部を有しかつ第１の半導体単結晶層よりも
低い不純物濃度を有しかつ上記凹部直下の厚さが３０μ
ｍ以下である一方導電型の第２の半導体単結晶層と、上
記凹部表面に隣接し凹部形状に沿つて上記第２の半導体
単結晶層との間にＰｎ接合が形成されかつ不純物総量が
２×１０＾１＾１〜１０＾１＾６ａｔｏｍｓ／ｃｍ＾２
、である他方導電型の第３の半導体単結晶層と、第３の
半導体単結晶層に隣接しこの層の導電型を決める不純物
の拡散によつて第３の半導体単結晶層の導電型を決める
他方導電型の半導体多結晶層と、上記第１の半導体単結
晶層及び半導体多結晶層にオーミック接触する一対の電
極とを少なくとも具備することを特徴とする半導体整流
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15200276A JPS5931992B2 (ja) | 1976-12-20 | 1976-12-20 | 半導体整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15200276A JPS5931992B2 (ja) | 1976-12-20 | 1976-12-20 | 半導体整流装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5376760A JPS5376760A (en) | 1978-07-07 |
| JPS5931992B2 true JPS5931992B2 (ja) | 1984-08-06 |
Family
ID=15530909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15200276A Expired JPS5931992B2 (ja) | 1976-12-20 | 1976-12-20 | 半導体整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931992B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03102986U (ja) * | 1990-02-09 | 1991-10-25 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136270A (ja) * | 1983-12-24 | 1985-07-19 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0642555B2 (ja) * | 1989-06-20 | 1994-06-01 | 株式会社東芝 | 半導体装置 |
-
1976
- 1976-12-20 JP JP15200276A patent/JPS5931992B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03102986U (ja) * | 1990-02-09 | 1991-10-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5376760A (en) | 1978-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0847598B1 (en) | SiC SEMICONDUCTOR DEVICE COMPRISING A PN JUNCTION WITH A VOLTAGE ABSORBING EDGE | |
| US5262669A (en) | Semiconductor rectifier having high breakdown voltage and high speed operation | |
| US4742377A (en) | Schottky barrier device with doped composite guard ring | |
| WO1998032178A1 (en) | JUNCTION TERMINATION FOR SiC SCHOTTKY DIODE | |
| JPH02264475A (ja) | 炭化珪素ショットキーダイオード及びその製造方法 | |
| JPH0216591B2 (ja) | ||
| JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
| CN113555447B (zh) | 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法 | |
| US20210098579A1 (en) | Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers | |
| CN114628499A (zh) | 一种带有沟槽的碳化硅二极管及其制备方法 | |
| US10529867B1 (en) | Schottky diode having double p-type epitaxial layers with high breakdown voltage and surge current capability | |
| CN110931548A (zh) | 一种半导体器件结构及其制造方法 | |
| JPS5931992B2 (ja) | 半導体整流装置 | |
| JP3072753B2 (ja) | 半導体装置及び製造方法 | |
| JPH10116999A (ja) | 定電圧ショットキーダイオード及びその製造方法 | |
| CN112531007A (zh) | 具有梯度深度p型区域的结势垒肖特基二极管及制备方法 | |
| CN210272370U (zh) | 一种肖特基二极管芯片 | |
| CN115148600A (zh) | 一种垂直高压高浪涌jbs二极管及其制作方法 | |
| JP3067034B2 (ja) | ショットキーバリア半導体装置 | |
| JPH10117003A (ja) | 定電圧ダイオード及びその製造方法 | |
| CN116072699B (zh) | 一种新型终端结构的肖特基二极管的制造方法 | |
| JPH03185870A (ja) | 半導体装置 | |
| JP3620344B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JPH06224410A (ja) | ショットキーバリアダイオードの製造方法 | |
| JP3622581B2 (ja) | ショットキバリアダイオードの製造方法 |