JPS5932026A - デ−タ転送タイミング制御方式 - Google Patents
デ−タ転送タイミング制御方式Info
- Publication number
- JPS5932026A JPS5932026A JP14254482A JP14254482A JPS5932026A JP S5932026 A JPS5932026 A JP S5932026A JP 14254482 A JP14254482 A JP 14254482A JP 14254482 A JP14254482 A JP 14254482A JP S5932026 A JPS5932026 A JP S5932026A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- signal
- terminal device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は制御装置と端末装置間のインク−フェースにお
いて、データの読出しと碧′込みとては異なる方式を用
いたデータ転送タイミングを制御する方式に関するもの
である。
いて、データの読出しと碧′込みとては異なる方式を用
いたデータ転送タイミングを制御する方式に関するもの
である。
（２）技術の背景
制御装置と端末装置間で異なる制御方式のものを用いる
場合に制御装置側もしくは端末装置側でマツチングがと
れるような制御方式が必要とされる。
場合に制御装置側もしくは端末装置側でマツチングがと
れるような制御方式が必要とされる。
（３） 従来技術と問題点
従来のディスク装置においては、第１図に示す制御が行
われていた。即ち、データ転送中はディスク装置３よυ
制御装［１に５ｙｎｃ ｉｎ信号を送る。制御装置は５
ｙｎｃ ｉｎ信号を遅延回路２を通したθｙｎｃ ｏｕ
ｔ信号をディスク装置ｆ３に送出する。
われていた。即ち、データ転送中はディスク装置３よυ
制御装［１に５ｙｎｃ ｉｎ信号を送る。制御装置は５
ｙｎｃ ｉｎ信号を遅延回路２を通したθｙｎｃ ｏｕ
ｔ信号をディスク装置ｆ３に送出する。
かかる動作を行うなかにあって制御装ｗ、１からディス
ク装置３にデータを祷込む場合（第３１図（ｂ））。
ク装置３にデータを祷込む場合（第３１図（ｂ））。
制御装置１は５ｙｎｏ ｏｕｔ 信号に同期してデータ
信号（Ｗｒｉｔｅ Ｄａｔａ）を送る。一方、ディスク
装置３からのデータ制御装置１に読込む場合（第１図（
Ｃ））、ディスク装置３は５ｙｎｃ ｉｎ信号に同期し
てデータ信号（Ｒｅａｄ Ｄａｔａ ）を送る。
信号（Ｗｒｉｔｅ Ｄａｔａ）を送る。一方、ディスク
装置３からのデータ制御装置１に読込む場合（第１図（
Ｃ））、ディスク装置３は５ｙｎｃ ｉｎ信号に同期し
てデータ信号（Ｒｅａｄ Ｄａｔａ ）を送る。
そこで、夫々の装置はθｙｎｃ ｏｕｔ信号、 ５ｙｎ
ｃ ｉｎ信号を受けたときのデータ信号を読取ることで
データの転送が行われる。
ｃ ｉｎ信号を受けたときのデータ信号を読取ることで
データの転送が行われる。
ところが、最近になって端末装置の機能を簡単化するだ
め、第２図に示す制御方式が開発された。
め、第２図に示す制御方式が開発された。
これは、磁気テープ装置に適用されておシ、制御装置（
ＯＴＩＪ側）よシ磁気テープ装置（ＭＴ側）にデータを
瞥込む場合（第２図（ａ） ） 、制御装置は１バイト
分の書込データ（ＷｒｉｔｅＤａｔａ）と共にデータの
保証を示すストローブ信号（Ｄａｔａ ５ｔｒｏｂｅ）
を磁気テープ装置に送出する。磁気テープ装置はこのス
トローブ信号（Ｄａｔａ ５ｔｒｏｂｅ ）が来たこと
により一定のパルス幅（１６６ｎ ５ｅｃ）のデータ受
信を示すレディ信号（Ｄａｔａ ｒｅａｄｙ）を返送し
、このレディ信号の間にデータの取込みを行う。一方。
ＯＴＩＪ側）よシ磁気テープ装置（ＭＴ側）にデータを
瞥込む場合（第２図（ａ） ） 、制御装置は１バイト
分の書込データ（ＷｒｉｔｅＤａｔａ）と共にデータの
保証を示すストローブ信号（Ｄａｔａ ５ｔｒｏｂｅ）
を磁気テープ装置に送出する。磁気テープ装置はこのス
トローブ信号（Ｄａｔａ ５ｔｒｏｂｅ ）が来たこと
により一定のパルス幅（１６６ｎ ５ｅｃ）のデータ受
信を示すレディ信号（Ｄａｔａ ｒｅａｄｙ）を返送し
、このレディ信号の間にデータの取込みを行う。一方。
制御装置はこの一定幅のレディ信号（Ｄａｔａ ｒｅａ
ｄｙ）を受信したことで１次のデータ転送に備えストロ
ーブ信号（Ｄａｔａ ５ｔｒｏｂｅ ）を一定期間（１
００ｎａｅｃ ）以上を落すと共にデータ（Ｗｒｉｔｅ
Ｄａｔａ ）の送出を停止した後、次バイトの書込デー
タ（ＷｒｉｔｅＤａｔａ ）を同様の制御によυ送る。
ｄｙ）を受信したことで１次のデータ転送に備えストロ
ーブ信号（Ｄａｔａ ５ｔｒｏｂｅ ）を一定期間（１
００ｎａｅｃ ）以上を落すと共にデータ（Ｗｒｉｔｅ
Ｄａｔａ ）の送出を停止した後、次バイトの書込デー
タ（ＷｒｉｔｅＤａｔａ ）を同様の制御によυ送る。
そして書込データがなくなれば、停止命令を出し初期状
態に戻る。
態に戻る。
又、制御装置が磁気テープ装置のデータを読込む場合（
第２図（ｂ））、制御装置よυ磁気テープ装置にその旨
指示を行うと、磁気テープ装置は制御装置に対し、１バ
イト分の読出しデータ（ＲｅａｄＤａｔａ ） と共
に、データの保証を示すレディ信号（Ｄａｔａ ｒｅａ
ｄｙ ）を送出する。このレディ信号（Ｄａｔａ ｒｅ
ａｄｙ ）信号を受信した制御装置は、データ受信を示
すストローブ信号（Ｄａｔａ ５ｔｒｏｂθ）を返送す
ると共に、このストローブ信号（Ｄａｔａ ５ｔｒｏｂ
ｅ）の期間でデータを取込む。
第２図（ｂ））、制御装置よυ磁気テープ装置にその旨
指示を行うと、磁気テープ装置は制御装置に対し、１バ
イト分の読出しデータ（ＲｅａｄＤａｔａ ） と共
に、データの保証を示すレディ信号（Ｄａｔａ ｒｅａ
ｄｙ ）を送出する。このレディ信号（Ｄａｔａ ｒｅ
ａｄｙ ）信号を受信した制御装置は、データ受信を示
すストローブ信号（Ｄａｔａ ５ｔｒｏｂθ）を返送す
ると共に、このストローブ信号（Ｄａｔａ ５ｔｒｏｂ
ｅ）の期間でデータを取込む。
一方、磁気テープ装置４はストローブ信号（Ｄａｔａｓ
ｔｒｏｂθ）が終了したことで転送データが読取られた
ことを知シ、レディ信号（Ｄｘｔａ ｒｅａｄｙ）
を落し、次のバイトの転送準備を行う。
ｔｒｏｂθ）が終了したことで転送データが読取られた
ことを知シ、レディ信号（Ｄｘｔａ ｒｅａｄｙ）
を落し、次のバイトの転送準備を行う。
この様に、データの続出し、４１込みで異なるタイミン
グ制御を必要とし、その場合、通常タイミング制御に必
要な回路を別々に設けることが行われるが、特に小形機
の場合、別々の回路を設けることは不経済である。
グ制御を必要とし、その場合、通常タイミング制御に必
要な回路を別々に設けることが行われるが、特に小形機
の場合、別々の回路を設けることは不経済である。
（４）発明の目的
本発明の目的は、上記問題点に鑑み、データの読出し、
刊：込みで異なるタイミング制御であっても、回路の共
有化を図シ、簡単な回路を提供することにある。
刊：込みで異なるタイミング制御であっても、回路の共
有化を図シ、簡単な回路を提供することにある。
（５）発明の構成
本発明は制御装置と端末装置間におけるデータ：書込み
時にはＡ１１末装置にストローブ信号を送υ、ＡＩＪ末
装置よシそれに対するレディ信号が返送されたことで該
ストローブ信号を元に戻し、データ読出し時には、端末
装置よシ送られてくるレディ信号を受信したことにより
その旨を示すストローブ信号を端末装置に返送する制御
装置において、端末装置よシ受信したレディ信号をシフ
トレジスタに人力し、該シフトレジスタの出力の組合せ
論理によυタイミングをとυ、モード指定が行われてい
るゲートを介してストローブ信号を送出することを特徴
とするデータ転送タイミング制御方式により達成きれる
。
時にはＡ１１末装置にストローブ信号を送υ、ＡＩＪ末
装置よシそれに対するレディ信号が返送されたことで該
ストローブ信号を元に戻し、データ読出し時には、端末
装置よシ送られてくるレディ信号を受信したことにより
その旨を示すストローブ信号を端末装置に返送する制御
装置において、端末装置よシ受信したレディ信号をシフ
トレジスタに人力し、該シフトレジスタの出力の組合せ
論理によυタイミングをとυ、モード指定が行われてい
るゲートを介してストローブ信号を送出することを特徴
とするデータ転送タイミング制御方式により達成きれる
。
（６）発明の実施例
第３図は、本発明の一実施例であシ、端末装置である磁
気テープ装置から送られてくるレディ信号（Ｄａｔａｒ
θａｄｙ ）は反転回路３９を介してオア回路３２の一
方に入力され、かつ遅延回路（ＤＬ）３１で一定遅延さ
れて、オア回路３２の他方に入力される。
気テープ装置から送られてくるレディ信号（Ｄａｔａｒ
θａｄｙ ）は反転回路３９を介してオア回路３２の一
方に入力され、かつ遅延回路（ＤＬ）３１で一定遅延さ
れて、オア回路３２の他方に入力される。
この遅延量は、後述する如く書込み時のレディ信号（Ｄ
ａｔａ ｒｅａｄｙ ）がクロック周期に比べ短かくて
も充分動作し得るようにパルス幅を伸長するだめのもの
である。
ａｔａ ｒｅａｄｙ ）がクロック周期に比べ短かくて
も充分動作し得るようにパルス幅を伸長するだめのもの
である。
これによシ、オア回路３２からは伸長されたレディ信号
（Ｄａｔａ ’ ｒｅａｄｙ ）の反転出力が得られ、
フリップ・クロックＦＦＩ〜ＦＦ４で構成されるシフト
レジスタ３３に入力される。
（Ｄａｔａ ’ ｒｅａｄｙ ）の反転出力が得られ、
フリップ・クロックＦＦＩ〜ＦＦ４で構成されるシフト
レジスタ３３に入力される。
とのシフトレジスタ３３は、クロックｃＬＯＫｉＣよっ
て順次シフト動作を行い、フリップ・フロップＦＦＩの
正出力Ｑ１と７リツプ・フロップＦＦ３の負出力Ｑ３が
アンドゲート３５に入力される。
て順次シフト動作を行い、フリップ・フロップＦＦＩの
正出力Ｑ１と７リツプ・フロップＦＦ３の負出力Ｑ３が
アンドゲート３５に入力される。
このアンドゲート３５には更に読出しモード信号（Ｒｅ
ａｃｔ ｍｏａｅ）が入力される。
ａｃｔ ｍｏａｅ）が入力される。
又、クリップ・フロシブＦＦＩの負出力Ｑ１とフリップ
・７０ソゲＦＦ３の正出力Ｑ３はナンドυ１路３７に入
力され、このナンド回路３７の出力は、書込みモード信
号（Ｗｒｉｔｅ ｍｏｄｏ ）によシアンドゲート３４
で選択されるようになっている。
・７０ソゲＦＦ３の正出力Ｑ３はナンドυ１路３７に入
力され、このナンド回路３７の出力は、書込みモード信
号（Ｗｒｉｔｅ ｍｏｄｏ ）によシアンドゲート３４
で選択されるようになっている。
そして、アントゲ−）３４．３５はオア回路３６を介し
、反転回路３８を通してストローブ信号（Ｄａｔａ ８
ｔｒｏｂｅ ）として磁気テープ装置に送られる。
、反転回路３８を通してストローブ信号（Ｄａｔａ ８
ｔｒｏｂｅ ）として磁気テープ装置に送られる。
かかる構成の制御装置のデータ討込み動作のタイムチャ
ートを示したのが第４図であυ、この第４図を参照しな
がら第３図の動作を説明する。先ず、データ書込みの場
合はモード指定により書込みモード信号（Ｗｒｉｔｅ
ｍｏｄｅ）がアンドゲート３４に与えられている。
ートを示したのが第４図であυ、この第４図を参照しな
がら第３図の動作を説明する。先ず、データ書込みの場
合はモード指定により書込みモード信号（Ｗｒｉｔｅ
ｍｏｄｅ）がアンドゲート３４に与えられている。
このとき、シフトレジスタ３３の各フリップ・フロップ
ＦＦＩ〜ＦＦ４は全てリセット状態であシ、アンド回路
３７からは、第４図のＱｌ、Ｑ３に示す如くハイレベル
信号が得られている。ぞこで、この出力信号はアンドゲ
ート３４．オア回路３６、反転回路３８を通ってデータ
の保証を示すストローブ信号（Ｄａｔａ ５ｔｒｏｂｅ
）が第４図のＬｌａｔａＳｔｒｏｂθに示す如く、ロー
レベル信号として磁気テープ装置に送られる。このとき
、図示ぜざるデータ線によ、！２１バイト分の＝則込み
データが転送されている。
ＦＦＩ〜ＦＦ４は全てリセット状態であシ、アンド回路
３７からは、第４図のＱｌ、Ｑ３に示す如くハイレベル
信号が得られている。ぞこで、この出力信号はアンドゲ
ート３４．オア回路３６、反転回路３８を通ってデータ
の保証を示すストローブ信号（Ｄａｔａ ５ｔｒｏｂｅ
）が第４図のＬｌａｔａＳｔｒｏｂθに示す如く、ロー
レベル信号として磁気テープ装置に送られる。このとき
、図示ぜざるデータ線によ、！２１バイト分の＝則込み
データが転送されている。
そこで、前述の如く磁気テープ装置よりデータ受信を示
すパルス幅１６６ｎＥｌθＣのレディ信号（Ｄａｔａ
ｒｅａｄｙ）が第４図に示す如く返送されてくる。
すパルス幅１６６ｎＥｌθＣのレディ信号（Ｄａｔａ
ｒｅａｄｙ）が第４図に示す如く返送されてくる。
このレディ信号（Ｄａｔａ ｒｅａａｙ ）は反転回路
３９を介して遅延回路３１にも人力され、一定の遅延例
えば１０４ｒ１８ｆ３（！ の遅延の後、オア回路３２
に入力される。
３９を介して遅延回路３１にも人力され、一定の遅延例
えば１０４ｒ１８ｆ３（！ の遅延の後、オア回路３２
に入力される。
この遅延量はレディ信号（Ｄａｔａ ｒｏａｄｙ）のパ
ルス幅以内であれば良い。これにょシ、オア回路３２か
らは第４図のＤ Ｌ −Ｄ ＲＹに示す如く、伸長され
たパルスとしてシフトレジスタ３３に与えられる。
ルス幅以内であれば良い。これにょシ、オア回路３２か
らは第４図のＤ Ｌ −Ｄ ＲＹに示す如く、伸長され
たパルスとしてシフトレジスタ３３に与えられる。
そこで、１２５ｎ ｓｅｃ周期のクロックパルスＣＬＯ
ＯＫでシフトレジスタ３３に人力され順次シフトされる
。
ＯＫでシフトレジスタ３３に人力され順次シフトされる
。
このシフトレジスタ３３を構成するフリップ・フロップ
ＦＦＩ〜ＦＦ４の正出力の状態を第４図のＱ１〜Ｑ４で
示している。
ＦＦＩ〜ＦＦ４の正出力の状態を第４図のＱ１〜Ｑ４で
示している。
そして、出力Ｑ１がローレベル（晩１がハイレベル）に
なシ、かつ出力Ｑ３がハイレベルになったとき、ナンド
回路３７からローレベルの信号が得られ、これがアンド
ゲート３４．オア回路３６゜反転回路３８を通り、ハイ
レベルのストローブ信号（Ｄａｔａ ｅｔｒｏｂθ）と
して磁気テープ装置に転送される。以降１次のバイト転
送に同様の制御が繰返される。
なシ、かつ出力Ｑ３がハイレベルになったとき、ナンド
回路３７からローレベルの信号が得られ、これがアンド
ゲート３４．オア回路３６゜反転回路３８を通り、ハイ
レベルのストローブ信号（Ｄａｔａ ｅｔｒｏｂθ）と
して磁気テープ装置に転送される。以降１次のバイト転
送に同様の制御が繰返される。
ここで、点腺で示したのは遅延回路３１の遅延量を大き
くした場合の例であるが、ハイレベルのストローブ信号
（Ｄａｔａ ５ｔｒｏｂｅ）の転送が遅れるだけとなる
。
くした場合の例であるが、ハイレベルのストローブ信号
（Ｄａｔａ ５ｔｒｏｂｅ）の転送が遅れるだけとなる
。
伺、このハイレベルのストローブ（Ｈ号（ＤａｔａＳｔ
ｒｏｂｅ）；の幅を制御するにはシフトレジスタ３３の
７リツノ・７０ツブの出力端子を変更し、それに応じた
遅延回路３１の遅延量を設定すれば良い。
ｒｏｂｅ）；の幅を制御するにはシフトレジスタ３３の
７リツノ・７０ツブの出力端子を変更し、それに応じた
遅延回路３１の遅延量を設定すれば良い。
次に、第５図はデータ書込み動作のクイムチヤードを示
したものであシ、第４図と同一符号は同一内容を示す。
したものであシ、第４図と同一符号は同一内容を示す。
ここで、読出し動作の場合、そのモード指定によシ読出
しモード信号（Ｒθａｄ ｍｏｄｅ ）がアンドゲート
３５に与えられている。
しモード信号（Ｒθａｄ ｍｏｄｅ ）がアンドゲート
３５に与えられている。
このとき、当然書込みモード信号（Ｗｒ１ｔθ５ｎＣＸ
ｉりは禁止されている。そして、磁気テープ装置よシ図
示せざるデータ線に１バイト分の読出しデータが転送さ
れ、それと共にデータの保証を示すレディ信号（Ｄａｔ
ａ ｒｅａｄｙ）が送られてくる。
ｉりは禁止されている。そして、磁気テープ装置よシ図
示せざるデータ線に１バイト分の読出しデータが転送さ
れ、それと共にデータの保証を示すレディ信号（Ｄａｔ
ａ ｒｅａｄｙ）が送られてくる。
このレディ信号（Ｄａｔａ ｒｅａｄｙ ）は、前述と
同様に遅延回路３１．オア回路３２を介してシフトレジ
スタ３３に与えられ、クロックＣＬＯＯＫ により順
次フリップ・フロップＦＦＩ〜ＦＦ４がセットされる。
同様に遅延回路３１．オア回路３２を介してシフトレジ
スタ３３に与えられ、クロックＣＬＯＯＫ により順
次フリップ・フロップＦＦＩ〜ＦＦ４がセットされる。
そこで、第５図に示す如く、出力Ｑ１がハイレベ々にな
って出力Ｑ３がローレベルになる間、アンドゲート３５
の出力Ｑｌ、Ｑ、３はハイレベルとなる。
って出力Ｑ３がローレベルになる間、アンドゲート３５
の出力Ｑｌ、Ｑ、３はハイレベルとなる。
この信号が、オア回路３６１反転回路３８を介してデー
タ受信を示すストローブ信号（Ｄａｔａθｔｒｏｂｅ）
として磁気テープ装置に転送される。磁気テープでは、
このストローブ信号（Ｄａｔａ ５ｔｒｏｂｅ’）の立
シ上りでレディ信号（Ｄａｉ；ａ ｒｅａｄｙ）を元に
戻す。
タ受信を示すストローブ信号（Ｄａｔａθｔｒｏｂｅ）
として磁気テープ装置に転送される。磁気テープでは、
このストローブ信号（Ｄａｔａ ５ｔｒｏｂｅ’）の立
シ上りでレディ信号（Ｄａｉ；ａ ｒｅａｄｙ）を元に
戻す。
そして、次バイトのデータ転送は、その読取速度の関係
から数マイクロ秒後になるが、前述と同様の動作を繰返
す。
から数マイクロ秒後になるが、前述と同様の動作を繰返
す。
（７）発明の効果
本発明によればデータの胱出しと書込みで異なるデータ
転送タイミングの制御回路を１ｆ１）単に実現できコス
トアップを防ぐことが可能となる。
転送タイミングの制御回路を１ｆ１）単に実現できコス
トアップを防ぐことが可能となる。
第１図は従来のデータ転送方式を示す図、第２図は従来
のデータ転送方式のタイムチャートを示す図、第３図は
本発明の一実施例、第４図はデータを書込む際のタイミ
ングチャート、第５図はデータを読出す際のタイミング
チャートを示す図である。 ３１：遅延回路、３２，３６：オア回路、３３：シフト
レジスタ、３４，３５：アンドゲート、３７はナンド回
路。 半 ｌ 図 ５ｙｎｃ ｏαｔ や
のデータ転送方式のタイムチャートを示す図、第３図は
本発明の一実施例、第４図はデータを書込む際のタイミ
ングチャート、第５図はデータを読出す際のタイミング
チャートを示す図である。 ３１：遅延回路、３２，３６：オア回路、３３：シフト
レジスタ、３４，３５：アンドゲート、３７はナンド回
路。 半 ｌ 図 ５ｙｎｃ ｏαｔ や
Claims (1)
- 制御装置と端末装置間におけるデータ書込み時には端末
装置にストローブ信号を送９、端末装置よりそれに対す
るレディ信号が返送されたことで該ストローブ信号を元
に戻し、データ読出し時には、端末装置よシ送られてく
るレディ信号を受信したことによυその旨を示すストロ
ーブ信号を端末装置に返送する制御装置において、端末
装置より受信したレディ信号をシフトレジスタに入力し
、該シフトレジスタの出力の組合せ論理によυタイミン
グをとυ、モード指定が行われているゲートを介してス
トローブ信号を送出することを特徴とするデータ転送タ
イミング制御方式０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14254482A JPS5932026A (ja) | 1982-08-17 | 1982-08-17 | デ−タ転送タイミング制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14254482A JPS5932026A (ja) | 1982-08-17 | 1982-08-17 | デ−タ転送タイミング制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5932026A true JPS5932026A (ja) | 1984-02-21 |
Family
ID=15317814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14254482A Pending JPS5932026A (ja) | 1982-08-17 | 1982-08-17 | デ−タ転送タイミング制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5932026A (ja) |
-
1982
- 1982-08-17 JP JP14254482A patent/JPS5932026A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0251151B1 (en) | Programmable fifo buffer | |
| US4649512A (en) | Interface circuit having a shift register inserted between a data transmission unit and a data reception unit | |
| KR100540487B1 (ko) | 데이터 출력제어회로 | |
| US4070630A (en) | Data transfer synchronizing circuit | |
| US5247636A (en) | Digital processor clock circuit | |
| KR100351889B1 (ko) | 카스(cas)레이턴시(latency) 제어 회로 | |
| US7062625B1 (en) | Input/output cells for a double data rate (DDR) memory controller | |
| US5408641A (en) | Programmable data transfer timing | |
| US6163545A (en) | System and method for data transfer across multiple clock domains | |
| US5522048A (en) | Low-power area-efficient and robust asynchronous-to-synchronous interface | |
| US6965530B2 (en) | Semiconductor memory device and semiconductor memory device control method | |
| US20060259669A1 (en) | Latency insensitive FIFO signaling protocol | |
| USRE41441E1 (en) | Output buffer having inherently precise data masking | |
| JPS5932026A (ja) | デ−タ転送タイミング制御方式 | |
| JPS6248846B2 (ja) | ||
| US6282149B1 (en) | Circuit and method for synchronized data banking | |
| US6990596B2 (en) | Memory device outputting read data in a time starting from a rising edge of an external clock that is shorter than that of known devices | |
| US6255869B1 (en) | Method and apparatus for system resource negotiation | |
| JP2646561B2 (ja) | クロック分配回路 | |
| US5539887A (en) | Input buffer circuit for a microprocessor which prevents improper data input | |
| AU670507B2 (en) | Method and system for providing data hold time by synchronous random access memory during write operations | |
| JPH01202021A (ja) | 書き込みタイミング信号発生回路 | |
| JPH01128153A (ja) | 非同期機器間の制御信号伝送方式 | |
| JPS6121725Y2 (ja) | ||
| JPS581810B2 (ja) | ラッチ回路 |