JPS5932478A - ビデオゲ−ム機 - Google Patents

ビデオゲ−ム機

Info

Publication number
JPS5932478A
JPS5932478A JP57140952A JP14095282A JPS5932478A JP S5932478 A JPS5932478 A JP S5932478A JP 57140952 A JP57140952 A JP 57140952A JP 14095282 A JP14095282 A JP 14095282A JP S5932478 A JPS5932478 A JP S5932478A
Authority
JP
Japan
Prior art keywords
circuit
data
image signal
signal
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57140952A
Other languages
English (en)
Other versions
JPH0142220B2 (ja
Inventor
安川 登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PACIFIC KOGYO KK
Original Assignee
PACIFIC KOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PACIFIC KOGYO KK filed Critical PACIFIC KOGYO KK
Priority to JP57140952A priority Critical patent/JPS5932478A/ja
Publication of JPS5932478A publication Critical patent/JPS5932478A/ja
Publication of JPH0142220B2 publication Critical patent/JPH0142220B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はビデオゲーム機に関する。
ラスクスキャン式ビデオディスプレイ装置と、(4) ゲームのため操作される操作部と、ゲームを進行させる
ためのプログラム及びオブジェクトその他の表示のため
必要なデータを記録したメモリを具備し操作部からの信
号に応動してゲーム状況をディスプレイするため必要な
ビデオ信号を発生しビデオディスプレイ装置を作動させ
る演算回路とから成り、遊戯者が操作部を介して入力す
る信号に応動し、予め定められたプログラムに従ってゲ
ーム状況をラスクスキャン式ビデオモニタにディスプレ
イするゲーム機械は公知であり、広く普及している。
而して、この種のゲーム機械では、出来るだけゲーム内
容を充実させ、興味深いものとするため、画面を色彩豊
かなものとし、多数のオブジェクトを利用すると共に、
リズミカルにその画面の転換を計る必要があるが、一方
では、価格上の制約からあまり高速大容量の演算回路を
使用し得ないという問題がある。
本発明は畝上の点に立って為されたものであって、その
目的とするところは、極く僅かの付加的(5) 回路を設けるだけで、画面を極めてカラフルに出来、且
つ、多数のオブジェクトを登場させ、複雑な画面を構成
し、且つその画面を素早く転換し得る演算回路を提供す
ることにある。
尚、本明細書では、オブジェクトなる語は、ゲームの構
成に本質的に必要な画像、例えばカーレースでは競争す
る自動車や道路の境界線等、ガンゲームでは標的や弾丸
、戦闘ゲームでは敵、身方の陣地、兵員、ミサイルその
他の武器、UFO。
その他のパターンであって、ゲームの進展又は得点に直
接関係するものを表すものとする。
而して、ビ、デオ画面にはこれらのオブジェクトの外、
例えば、海や空、星や雲、草原や市街等の風景、煙等、
単なる彩であってゲームには直接関係のない背景パター
ンや、ゲームに関する指示事項、スコア等が表示される
ものである。
而して、本発明の要旨とするところは、このオブジェク
トのコード及びパターンを定め、これを別々のメモリに
記録し、又、数面面分の背景画像データを記録できるス
クリーンRAMを用いこれ(6) に少なくとも1画面、望ましくは3〜5面面分の背景画
面データを記録しておくと共に、走査線一本分の画素デ
ータを記録し得るメモリを2個、それぞれ奇数番目及び
偶数番目の走査線用のラインバッファレジスタとして使
用し、一方のメモリが出力を送出している間に他の一方
のメモリにデータの書込み、更新を行うよう構成し、更
に、これらメモリから出力される信号と上記スクリーン
RAMから得られる背景画像信号とを合成する際、CP
Uから与えられる優先順位に従ってこれらの信号を取捨
選択してビデオディスプレイ用の画像信号列を編成する
選択回路を設け、更にこの選択回路が出力する画像信号
に含まれたカラーコードにより三色のカラービデオ信号
を得る出力回路を設けることにある。
以下、図面により本発明の詳細な説明する。
図面は本発明にかかるビデオゲーム機の一実施例を示す
ブロックダイヤグラムである。
而して、図中、1はCPU、2はブ1コグラムメモリ、
3はプレイヤにより操作される操作部、4(7) はオブジェクトコードメモリ、5はRAMアドレス切換
スイッチ、6は同期信号発生回路、7は時分割タイミン
グパルス発振回路、8はオブジェクトパターンメモリ、
9はスクリーンRAM、10はスクロールコントロール
回111i%、11はスクリーンRAMQ用のアドレス
切換スイッチ、12はオブジェクト画像回路、I3は背
景画面編成回路、14はオブジェクト画像データパラレ
ルシリアル変換器、15は背景データパラレルシリアル
変換器、16及ヒ17はオブジェクト水平位置決定用の
カウンタA及びB118及び19はオブジェクト画像信
号メモリA及びB120及び21はオブジェクト間優先
順位回路A及びB122は画像信号切換スイツチ、23
は画像信号切換回路、24画像信号選択回路、25は出
力回路、26はラスタスキャン式ビデオモニタであり、
27はオブジェク【の垂直位置指定回路、28.29及
び3゜はラッチ、31はオブジェクトの反転制御回路、
32はオブジェクト及び背景の画像データ切換スイッチ
、33はオブジェクト画像左右反転制御回路である。
(8) 而して、ゲームのため必要なプログラムはプログラムメ
モリ2に記録されており、そのプログラムと操作部3の
出力により、cputが装置全体を制御する。
操作部3はプレイヤにより操作されるジョイスティック
、つまみ又は押しボタンスイッチ等から成るものである
。
オブジェクトコードは水平ポジションコード、垂直ポジ
ションコード、表示するキャラクタ−コード、色彩モー
ド指定コード、反転コード及び優先順位二t−ドから成
るものである。このコードはオブジェクトコードメモリ
4に記録され、必要に応じてアドレスバスを介してオブ
ジェクト画像回路11その他に送られるものである。但
し、これには、実際の画像データは含まれておらず、そ
れらはこのコードとは別にオブジェクトパターンメモリ
8に記録される。
RAMアドレス切換スイッチ5はCPUIから発信され
るオブジェクト選択信号により所望のオブジェクトに対
応するコードを読み出す。
(9) 同期信号発生回路6は、ビデオ信号用の水平、垂直同期
、帰線信号の外、水平カウント信号H1垂直カウント信
号V及び走査線との画素に対応するクロックパルスを発
振する。
時分割タイミングパルス発振回路7はタイミングパルス
P1、P2、P3及びP4を発振する。これらのタイミ
ングパルスは一走査線当りの走査期間とその帰線期間の
合計期間中に繰返し数十回発振され、これによりラッチ
28.29.30、画像データ切換スイッチ32及び背
景データパラレルシリアル変換器15の作動のタイミン
グが制御される。
本実施例に於ては、スクリーンRAM9はビデオの3画
面分、5CNI、5CN2.5CN3、の背景画像デー
タを記録し得る容量を有し、そのデータはスクリーンR
AMアドレス切換スイッチ11を介してCPUIにより
制御され、背景画面編成回路13及び背景データパラレ
ルシリアル変換器15を介して画像信号選択回路24に
送られる。
スクロールコントロール回路10は画面を水平方向及び
/又は垂直方向にスクロールさせる際作動(10) させる回路である。
オブジェクト画像回路12はオブジェクトの垂直位置指
定回路17、ラッチ28.29及び30、画像データ切
換スイッチ32及び画像水平反転制御回路33から成り
、ディスプレイするためCPUIにより選択されたオブ
ジェクトの画像データをオブジェクトパターンメモリ8
から続出し、要すれば指定された垂直及び水平方向の画
像反転を行い、色彩コードを指定し、オブジェクト画像
データを編成するものである。ここでの垂直位置指定回
路28ハオブジエクトを表示すべき画面上の垂直位置を
指定するものであり、ラッチ29はオブジェクトの反転
データ及び色彩データ用のラッチ、ラッチ29はオブジ
ェクト画像選択データ用のラッチ、ラッチ30はオブジ
ェクトの垂直位置データ用のランチであり、反転制御回
路31はオブジェクトを表示する際垂直方向に反転して
表示する必要があるときデータを前後反転して出力する
回路、画像データ切換スイッチ32はオブジェクト画像
とスクリーンRAM9から送られた画像を順次輪番的に
送出するスイッチング回路、画像水平反転制御回路33
は画面を水平方向に反転して表示する必要があるときデ
ータを前後反転して出力し得るバッファレジスタである
。
従って、画像データ切換スイッチ32と画像水平反転制
御回路33は、オブジェクト画像回@12を構成すると
共に、背景画面編成回路13をも構成することになる。
背景画面編成回路13はスクリーンRAM9のデータに
基き、要すれば必要なオブジェクトの画像データをオブ
ジェクトパターンメモリ8から続出し、背景画面データ
を編成するものである。
オブジェクト画像データパラレルシリアル変換器14は
画像左右反転制御回路33の出力中ラッチ2日、29及
び30を経由して入力した特定のオブジェクトのデータ
を受は入れ、これをシリアル信号に変換するものであり
、背景データパラレルシリアル変換器15は、スクリー
ンRAM9に由来する背景データをシリアル信号に変換
するものである。
カウンタA16及びカウンタB17は、オブジェクト画
像データパラレルシリアル変換器14の出力をオブジェ
クト画像信号メモリAlB及びB19に記録するアドレ
スを指定することにより、現に利用されているオブジェ
クトが、ディスプレイさるべき走査線上で占めるべき位
置を指定するカウンタであり、それぞれ奇数番目及び偶
数番目の走査線用に用いられ、互いに交番的に作動せし
められるものである。
オブジェクト間優先順位回路A20及びB21はそれぞ
れオブジェクト画像データパラレルシリアル変換器14
とオブジェクト画像信号メモリA18及びB19の間に
挿入され、且つ、それぞれ交番的に作動してCPUIか
ら与えられるオブジェクト優先順位信号により、オブジ
ェクト画像信号メモリA18及びB19の出力信号中の
オブジェクト画像信号であって、オブジェクト画像デー
タパラレルシリアル変換器14から新たに伝送されカウ
ンタA16及びB17により指定された位置に送られる
オブジェクト画像信号と同じ位置を占めるオブジェクト
画像データに上位の優先順位が与えられているとき(1
・・3) は、オブジェクト画像信号メモリA1B及びB19への
新たな画像データの書込みを禁止する回路であるゆ 画像信号切換スイッチ22ははオブジェクト両像信号メ
モリA18及びB19の後段に接続され、両者の出力を
交互に通過させ画像信号選択回路24に送るものである
。このスイッチはオブジェクト画像信号メモリA18及
びB19の出力信号の干渉を防止し、且つ信号の波形を
整形するため設けるものである。
画像信号切換回路23は、カウンタA16、オブジェク
ト画像信号メモリA18及びオブジェクト間優先順位回
路A20からなる回路Aと、カウンタB17、オブジェ
クト画像信号メモリB19及びオブジェクト間優先順位
回路B21とからなる回路Bとを交番的に作動せしめ、
執れか一方のオブジェクト画像信号メモリがシリアル出
力を発信している期間中に、他の一方のオブジェクト画
像信号メそすのデータが更新されるよう上記画回路の構
成要素及びms信信号切換スィッチ2炸 (14) 画像信号選択回路24は、CPUIから与えられる優先
順位信号により、画像信号切換スイッチ22の出力する
オブジェクト画像信号と、背景データパラレルシリアル
変換器15の背景画像信号の中から優先順位が最高位の
信号を選択し、これによりビデオ画像信号を編成する回
路であるが、この回路の出力はカラーコード列から成る
ものであり、未だ完全なビデオ信号とはなっていない。
而して、カラービデオ信号は、このカラーコードをCl
) U 1から与えられるカラーモード指定信号により
、カラー信号に変換することに依って得られるものであ
り、この演算は出力回路25によって行われる。出力回
路25はこの演算を行い、赤、青、緑の三色のビデオ信
号を発生し、これによりラスタスキャン式ビデオモニタ
26の電子銃を制御し、ゲームの状況をディスプレイす
る。
本発明は畝上の如く構成されるので、ゲーム機械に常用
されるRAMによっても通常は24種類以上のオブジェ
クトが利用出来、且つ、背景シーンも2〜5種程度を随
時利用できるようになり、しかも画像信号選択回路23
、オブジェクト間優先順位回路A20、B21を採用し
これらオブジェクト及び画面の表示の優先順位を随意に
指定できるようにし、更に、オブジェクト及び背景画像
の色彩をカラーコードのみでなく、カラーコードとカラ
ーモード指定信号との組合せにより変更しうるようにし
たので、多数のオブジェクトを自在に出没させ、且つ、
画面を素早く数種類にわたって変換することが可能とな
り、而も、それらの色彩を自由に設定又は変更し得るよ
うになったので、本発明によれば、極めて興趣豊かなゲ
ーム機械を提供し得るものである。
尚、本発明の構成は畝上の実施例に限定されるものでは
なく、各回路要素は畝上と等価なもので置換可能であり
、特にオブジェクト画像回路12、背景画面編成回路1
3の構成、アドレス切換スイッチその他は本発明の目的
の範囲で広く公知の回路素子を利用して自由に設計変更
し得るものであって、本発明はこれらのすべてを包摂す
るものである。
【図面の簡単な説明】
図面は本発明にかかるビデオゲーム機の一実施例を示す
回路図である。 1−・−−−−−−−−−CP U 2〜−−−−一−−−−−−プログラムメモリ3・−−
一一−−−−−−−操作部 4−・−・−−−−−−オブジェクトコードメモリ5−
−−−−−−−−−− RA Mアドレス切換スイッチ
6−−−−−−−−−−一同期信号発生回路7−−−−
−−−−−−一時分割タイミングパルス発振回路8−−
−−−−−−−オブジェクトパターンメモリ9−−−−
−−〜−−−スクリーンRAM1O−−−−−−−−−
−−−スクロールコントロール回路11−−−−−−−
−−−スクリーンRAMアドレスアドレス切換スイッチ 12−−一−・−−−−−−−オブジェクト画像回路1
3−−−−−−−−−−−背景画面編成回路14−−−
−−−−−−−−オブジェクト画像データパラレルシリ
アル変換器 15−−−−−−−−−−背景データパラレルシリアル
変換器(17) 16−− −−−−−−−−一カウンタA17−・−一
一〜−−−−−カウンタB18−−−一−−−−−オブ
ジェクト画像信号メモリA19−−−−−−−−−一・
オブジェクト画像信号メモリB20−・−一−−−−−
−オブジェクト間優先順位回路A21−・・−・−一−
−−オブジェクト間優先順位回路B22−・−−−一−
−・−画像信号切換スイソチ23−−−−−−−−−−
一画像信号選択回路24−−−−−−−−−一画像信号
選択回路25−−−−−−−−−一出力回路 26−− −−−−−−−ラスタスキャン式ビデオモニ
タ2’?−−−−−−−−−−オブジェクト垂直位置指
定回路28− ・・−・−−−−−ラッチ 29−・−・−−−−−−一−ラッチ 3(1−−−−−−−−−−ラッチ 3L−−−−−−−一反転制御回路 32−−−−−−−一画像データ切換スイッチ33−−
−−−−−−−一画像左右反転制御回路特許出願人 バ
シフィソク工業株式会社代 理 人 (7524)  
最上正太部(18)

Claims (1)

  1. 【特許請求の範囲】 ラスクスキャン式ビデオディスプレイ装置と、ゲームの
    ため操作される操作部と、ゲームを進行させるため必要
    なプログラム及びデータを記録し得るメモリを具備し操
    作部からの信号に応動してディスプレイのため必要なビ
    デオ信号を発生し上記ビデオディスプレイ装置を作動さ
    せる演算回路とから成るビデオゲーム機に於て、演算回
    路が下記fa1項乃至(0)項記載の構成要素を具備す
    ることを特徴とする上記のビデオゲーム機。 (al  下記(′b)項乃至(0)項記載の構成要素
    を制御するセントラルプロセソシングユニソト(以下、
    CPUと言う。)。 (bl  ゲームのため必要なプログラムを記録するプ
    ログラムメモリ。 (C+  ゲームに用いるオブジェクトのコードを記録
    (1) するオブジェクトコードメモリ。 (dl  上記オブジェクトの画像データを記録するオ
    ブジェクトパターンメモリ。 (e)  少なくともビデ第1画面に示される背景wJ
    像データを記録し得るスクリーンRAM。 ff)  ディスプレイするためCPUにより選択され
    たオブジェク1の画像データをオブジェクトパターンメ
    モリから続出し、要すれば指定された垂直及び水平反転
    を行い、オブジェクト画はデータを編成するオブジェク
    ト画像回路。 (「)オブジェクト画像回路のデータをシリアル信号列
    に変換するオブジェクト画像データパラレルシリアル変
    換器。 fh)  スクリーンRAMのデータに基き、要すれば
    必要なオブジェクトの画像データを読出し、背景画面デ
    ータを編成する背景画面編成回路。 (1)  背景画面編成回路の背景画面データをシリア
    ル信号列に変換する背景データパラレルシリアル変換器
    。 fJ)  オブジェクトがディスプレイされる走査線上
    (2) のオブジェクト位置を決定するため、それぞれ奇数番号
    及び偶数番号の走査線用として用いられ、互いに交番的
    に作動せしめられるカウンタA及びB。 (kl  互いに交番的に作動して、それぞれオブジェ
    クト画像データパラレルシリアル変換器の出力をカウン
    タA及びBの指定する位置に対応させて記録すると共に
    、走査線一本分に相当するそのデータをシリアルに出力
    するオブジェクト画像信号メモリA及びB。 (11それぞれオブジェクト画像データパラレルシリア
    ル変換器とオブジェクト画像信号メモリA及びBの間に
    挿入され、且つ、CPUからオブジェクト優先順位信号
    が与えられ、該オブジェクト優先順位信号によりオブジ
    ェクト画像信号メモリの出力信号中対応するオブジェク
    トwI像データに上位の優先順位が与えられたときは、
    オブジェクト画像データパラレルシリアル変換器による
    オブジェクト画像信号メモリA及びBへの新たな画像デ
    ータの書込みを禁止するオブジェクト間優先順位(3) 回路A及びBo ((ロ) カウンタA1オブジェクト画像信号メモリA
    及びオブジェクト間優先順位回路Aからなる回路と、カ
    ウンタA1オブジェクト画像信号メモリB及びオブジェ
    クト間優先順位回路Bとからなる回路とを交番的に作動
    せしめ、執れか一方のオブジェクト画像信号メモリがシ
    リアル出力を発信している期間中に、他の一方のオブジ
    ェクト画像信号メモリのデータを更新させる画像信号切
    換回路。 (n)  画像信号切換回路から出力されるオブジェク
    )!ii像信号と、背景データパラレルシリアル変換器
    の複数の背景画像信号の中から、CPUにより最高の優
    先順位が与えられている信号を選択し、これによりビデ
    オ画像信号を編成する画像信号選択回路。 (0)画像信号選択回路の出力信号を三色のカラービデ
    オ信号に変換する出力回路。
JP57140952A 1982-08-16 1982-08-16 ビデオゲ−ム機 Granted JPS5932478A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57140952A JPS5932478A (ja) 1982-08-16 1982-08-16 ビデオゲ−ム機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57140952A JPS5932478A (ja) 1982-08-16 1982-08-16 ビデオゲ−ム機

Publications (2)

Publication Number Publication Date
JPS5932478A true JPS5932478A (ja) 1984-02-21
JPH0142220B2 JPH0142220B2 (ja) 1989-09-11

Family

ID=15280625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57140952A Granted JPS5932478A (ja) 1982-08-16 1982-08-16 ビデオゲ−ム機

Country Status (1)

Country Link
JP (1) JPS5932478A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63115582A (ja) * 1986-03-06 1988-05-20 株式会社タイト− 野球ゲーム用ビデオゲーム装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63115582A (ja) * 1986-03-06 1988-05-20 株式会社タイト− 野球ゲーム用ビデオゲーム装置

Also Published As

Publication number Publication date
JPH0142220B2 (ja) 1989-09-11

Similar Documents

Publication Publication Date Title
CA1221761A (en) T.v. game system
US5552799A (en) Display information conversion apparatus
US4498079A (en) Prioritized overlay of foreground objects line buffer system for a video display system
US5089811A (en) Advanced video processor having a color palette
EP0473390B1 (en) Superimposition of still pictures consisting of characters
US5453763A (en) Still picture display apparatus and external memory cartridge used therefor
EP0906777A3 (en) Game system and storage device readable by computer
JPS6148073A (ja) 合成画像の生成及び変更方法
JPS6336786B2 (ja)
US4930074A (en) Multiple stamp motion objects in a video game system
JPS6360492A (ja) 表示制御装置
JPS5846978A (ja) ビデオゲ−ム装置において多数の映像を表示するライン・バツフア装置
GB2038596A (en) Raster display apparatus
US4570158A (en) Horizontal and vertical image inversion circuit for a video display
GB1571291A (en) Tv game apparatus
JPH0142220B2 (ja)
CA1129071A (en) Apparatus for generating a plurality of moving objects on a video display screen
US4623147A (en) Process for displaying a plurality of objects on a video screen
JPS6335265B2 (ja)
JPH0454957B2 (ja)
KR0175142B1 (ko) 정지화상 표시장치 및 그것에 이용되는 외부 메모리 카트리지
JPS6155678B2 (ja)
JPH023517B2 (ja)
JPS59118184A (ja) テレビゲ−ム装置
JPS59141976A (ja) ビデオ信号合成方法及び装置