JPS59330B2

JPS59330B2 - ホウデンカコウセイギヨホウホウオヨビソノソウチ

Info

Publication number: JPS59330B2
Application number: JP8721874A
Authority: JP
Inventors: 哲朗伊東; 和彦小林
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1974-07-30
Filing date: 1974-07-30
Publication date: 1984-01-06
Also published as: JPS5115896A

Description

【発明の詳細な説明】本発明は、被加工物と電極の対向した加工間に、パルス
電圧を印加して放電を発生させることにより加工を行う
放電加工において、上記パルスのパルス巾が極めて狭い
領域における加工が安定に行われるように加工間隙を制
御する方法及び装置に関するものである。

極間に印加するパルスの発生回路（放電回路）は、たと
えば第１図に示すようなもので、直流電源１からの電流
をスイツチング素子２を開閉させることにより、抵抗３
で制御されたパルス電流が、電極４と被加工物５で形成
される加工間隙に流れる。

スイツチング素子２のスイツチング周波数は、制御回路
６からの信号によつて種々に変化させることができる。
一方、加工間隙長は、通常一定になるように、油圧シリ
ンダ７、その油量を制御するサーボパルプ８等で構成さ
れるサーボ機構によつて制御される。その方法としては
、極間の平均電圧｛４と５の間の電圧｝Ｅに対応する制
御電圧ｅと、基準電圧Ｅ。を比較し、その差が零になる
ように制御する方法である。９と１０は極間の電圧を分
圧する抵抗器、１１は極間電圧を平均化すべく設けられ
た平滑コンデンサ、１２はサーボ感度を調整するための
可変抵抗器である。

さて、第１図に示される場合の極間電圧波形は−般に、
第２図に示したごとくなる。

すなわちパルス電圧印加時間τ 、パルス電圧が極間に
印加ｐされてから、放電が開始するまでの時間τｄ、放
電をしている時間（τ，一τｄ）および、極間の絶縁回
復をせしめるための休止時間τ，、によつて構成される
。

このうち、τ，とτ，は一定であるが、τｄは通常一定
とならない。しかし第１図に示されたサーボ機構によつ
て極間の平均電圧が一定になるように制御することによ
りτｄの平均値は一定となる。すなわち極間の平均電圧
Ｅとτｄ（１７１）関係を求めると、第２図に示された
各諸元値から、ここで、ＥはＥ。

（一定値）になるように制御したとするとτｄの平均値
τ，は次のように表わされる。（３）式中τ，，τ１、
および第１図に示される直流電源１の電圧ＶＢは一定に
してあり、放電電圧ＶＧも電極と被加工物の組合せかた
によつて値が若干異るが、一定値を示すので、７工は、
一定となるのがわかる。

さて、ここでτｄの大、小について考えて見よう。

環力伏であるということは、極間にパルス電圧が印加さ
れてから放電するまでの時間が大であるということから
放電が起りにくい状態、すなわち極間々隙が広いという
ことを示しており７が小であるということは極間々隙が
狭いということを示している。ところで、τ，の最大値
は、第２図かられかるようにτｐであるから、極間々隙
の最大値は、τ で決定されてしまうことになる。すゝ
ｐなわちτ が、きわめて小である加工領域ではＰ
）
）極間々隙が、きわめて狭くなつてしまい、極間の
短絡が頻繁に起るようになるとか、加工粉の排除に不具
合が生じ、安定な加工が望めなくなる。

もし、安定に加工できるように極間々隙を拡げようとす
ると遅延時間τｄが長くなるようにパルス電圧印加時間
τ を長くしてパルス波形が第３図Ａｐのようになれば
理想的であるが実際には、τ，はかなりばらつきがあり
、第３図ｂのようなパルス波形になるので、加工特性、
とりわけ加工面あらさが悪くなるのは必至で、きわめて
不具合である。

この問題を解決すべく第４図ａに示すごとくτｄの値に
よらず、放電時間τ。が一定になるようにした制御方式
があることが知られている。この制御方式であると、上
記のような問題は改善され４放電時間τ。がきわめて小
である加工の場合でも極間々隙が狭くなりすぎるという
ことかなくなり、しかも、加工面あらさは均一に保たれ
る。しかし、この制御方式では第４図ｂに示すごとく休
止時間を変化すると同一平均極間電圧にもかかわらず放
電遅延時間τ，も変化してしまいそのために極間々隙は
一定となりえなくなつてしまうので、極間々隙を変化さ
せずに加工を行う目的には、不都合である。本発明は以
上の問題点を解決するものであつて、極間々隙を所望の
値に制御して、安全な加工を行うとともに、放電時間を
一定値以下におさえて加工面あらさを悪くしないように
する方法を提案するものである。

以下実施例でもつて詳細に説明する。第５図ａは、本発
明により極間に印加される電圧パルス波形、第５図ｂは
、放電電流波形。

さらに第４図ｃは極間々隙長を制御するための制御信号
を示している。このパルスは、複数のパルスにより構成
されており、各々の時間巾は等しく、極間にパルス電圧
が印加された時点からそれぞれ、Ｐ，，Ｐ２，Ｐ３，Ｐ
４，Ｐ５，Ｐ６・・・・・・Ｐ８という具合に最小休止
時間△τ，をもつて区別されている。さて極間に現われ
るＰ，，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６・・・・・・Ｐ
Ｎのパルス電圧について、そのうちの何番目で放電した
かということと、制御信号Ｖとの関係は１例として次の
ように定めることができる。尚、休止時間τ，中の制御
信号は、その前に決定された制御信号Ｖｌ，Ｖ２，Ｖ３
のいずれかを、保持しているもの“とする。このように
定めておくと、Ｐｌ，Ｐ２で放電した場合は、電圧印加
の後殆んど遅延せずに放電しているから極間々隙長が狭
い状態にあるか、もしくは極間のインピーダンスが低下
している状態にあると判断することができるから極間々
隙を広くするように制御する。（上げ動作）つぎに、Ｐ
３，Ｐ４，Ｐ，，Ｐ６までのいずれかのパルスで放電し
た場合は、適正な極間々隙に相当するような遅延時間を
もつて放電しているとみなされ、この状態を維持するよ
うに制御する。（静止動作）つぎに、Ｐ７以後のパルス
で放電した場合、もしくは、全くしない場合には極間々
隙が広すぎると判断することができるので、極間々隙を
狭くするように制御する。

（下げ動作）さらに、このＰ７以後のパルスに関し２て
は第６図Ａ，ｂ，ｃに示したように、高電圧を重量する
ことにより、ある程度極間々隙が広くても高電圧で強制
的に放電させることにより放電効率を高めることができ
る。以上のように、Ｐ３，Ｐ４，Ｐ，，Ｐ６のいずれか
のパルスで放電するように、積極的に極間々隙を制御し
、しかも放電電流パルスの幅は、１個のパルスの幅より
大きくなることがないので前述の第３図ｂに示したよう
な従来方法の欠点である電流パルス巾の不揃いによる加
工面あらさの悪化を防ぐことができるとともに、第３図
に示した方法を改良した第４図Ａ，ｂの方法のように、
休止時間を変えることにより極間々隙長が変化するとい
うようなことがなくなる。すなわち、第５図Ａ，ｂ，ｃ
に示すように、極間に電圧パルスが印加されてから何番
目のパルスで放電したかによつて極間々隙の状態を検出
し、休止時間あるいは放電するまでの時間、制御信号の
状態（上げ、静止、下げ）が保持されるという考え方に
立つて制御信号Ｖが求められるので、極間々隙が、休止
時間によつて変化するということがない。しかも充分安
全に加工できるような極間々隙を任意に設定できるので
、非常に安定な加工が可能である。つぎに、本発明の方
法の実施例について説明する。

第７図は第５図ａに示した電圧パルスを発生させるため
の装置である。１３は、パルス印加時間あるいは休止時
間τ，、最小休止時間Δτ，を設）定する時間設定回路
であつて極間にパルス電圧が印加されて放電が発生しな
かつた場合には、最小休止時間Δτ，が設定され放電が
発生した場合には所定の休止時間τ，が設定されるよう
になつている。

放電が発生したかどうかについては、放電検出回路１４
によつて検出される。

放電の検出は、極間電圧の変化や、極間電流の変化を検
出して行うが、本実施例では、極間電流をＣＴ（カレン
トトランス）あるいはシヤント抵抗を用いて検出してい
る。１５は放電しなかつたパルスの数を計数する計数回
路で、計数開始の前すなわちτ，の終了時点に初期りセ
ツトをし、その後パルスを計数して、Ｐ，，Ｐ２，Ｐ３
，Ｐ４・・・・・・といつたパルスの番号付を行う。

この計数回路の最大計数値は、下げ動作を形定するパル
スの番号まであればよい。すなわち第５図ａにおけるＰ
７で放電しなければ強制的に下げ動作をさせるので、Ｐ
７以後の無放電パルスの数を計数する必要はない。１６
は計数回路１５の計数結果に基ずいて、現在何番目のパ
ルスが極間に印加されているかを判別するデコーダであ
つて、デ゛コード出力としては、Ｐ１〜２、（Ｐ１とＰ
２のいづれかが極間に印加されている）Ｐ３（Ｐ３が極
間に印加されている），Ｐ３〜６（Ｐ３，Ｐ４，Ｐ５，
Ｐ６のいづれかが極間に印加されている），Ｐ７（Ｐ７
以後のパルスが極間に印加されている）の４信号である
。

１７は極間々隙の制御信号Ｖを求めるための制御信号発
生回路であつてこの詳細な回路を第８図に示す。

ＳＯは、放電検出信号であつて、極間に電流が流れてい
る間論理レベルは”１゛″となつている。

１８，１９，２０，２１はＡＮＤ論理素子、２２は否定
論理素子、２３は、論理値が゛０゛″から″Ｆ゛になつ
た時点で信号を出す立土り微分回路、２４は０Ｒ論理素
子であつてこれらによつて、何番目のパルス放電したか
で、極間々隙制御をするための判断回路を構成している
。

もし、Ｐ，，Ｐ２のいづれかで放電したとすると、ＡＮ
Ｄ論理素子１８の出力Ｓ１＝１となり、Ｒ．ＳＦｌｌｐ
ＦｌＯｐ２５をセツトしてＱ１＝１となり、Ｐ３，Ｐ４
，Ｐ５，Ｐ６のいづれかで放電すれば、ＡＮＤ論理素子
１９の出力Ｓ２−１となり、２６のＲ．ＳＦｌｌｐＦｌ
ＯｐをセツトしてＱ２＝１となる。

また、Ｐ３で放電しなかつた場合ＡＮＤ論理素子２０の
出力Ｒ６＝１となり、ＦＬＩＰ，ＦＬＯＰ２５，２６を
りセツトし、Ｑ１−０，Ｑ２−０となる。Ｑｌ，Ｑ２の
状態は一旦保持され、タイミングＴによつてＪ−ＫＦｌ
ｌｐＦｌＯｐ２７，２８に伝達される。タイミングＴは
、放電検出信号Ｓ。の後縁すなわち、放電終了時点と、
Ｐ７で放電していなかつた場合で構成され放電の終了時
に、極間制御信号が決定される。又Ｐ７になつても放電
しない時はＰ３でＱ１−０，Ｑ２−０となつているから
強制的に下げ動作を行わせるようにしてあり、放電しな
い限り、下げ動作が行われるようになつている。２９，
３０はＮＡＮＤ論理素子、３１はＡＮＤ論理素子でＪ−
ＫＦｌｉｐＦｌＯｐ２７，２８の状態に基ずいて論理演
算を行い、その出力を抵抗３２，３３，３４を通してト
ランジスタ３５，３６，３７に加え、スイツチングが行
われる。

これらのトランジスタは、２個以上同時に０Ｎ状態にな
らず必ず１つだけ０Ｎ（他の２個は０ＦＦ）になつてい
るので、制御信号ＶはＶ，，２，Ｖ３のうちいづれかの
値になつている。Ｖｌ，Ｖ２，３の実施例における値は
論理回路素子の電圧値以下なための比較的低くＶ１−１
２Ｖ，Ｖ２−６Ｖ，Ｖ３−０Ｖに設定した。この場合の
基準電圧（第１図におけるに相当）は静止動作をするＰ
３〜Ｐ６で放電するように制御することが主目的なので
、６付近に設定する。第９図は第８図の１７の回路内の
各信号の状態を示すタイムチヤートで、極間の電圧波形
と各信号のタイミング関係が示してある。なお制御信号
Ｖは第５図ｃあるいは第９図においては、ステツプ状に
変化しているがこの信号に第１図で示すような抵抗とコ
ンデンサを用いたフイルタ回路を通して波形を連続的に
するような操作は通常の制御回路に用いられている方法
と同様である。第１０図は、第６図に示したようなパル
ス電圧を得るための回路であつて１ａ，１ｂは電圧１（
ｖ），Ｖ２（ｖ）を持つ直流電源、２ａ，２ｂと３ａ，
３ｂは第１図で示したものと同じ働きをするトランジス
タと抵抗器、Ｄは電流が逆流してトランジスタを破損さ
せないためのダイオードである。また６ａ，６ｂはトラ
ンジスタ２ａ，２ｂを駆動させるための増幅器である。
まず最初にトランジスタ２ａを導通させ、６番目のパル
スまで放電しなかつたら、トランジスタ２ｂを７番目の
パルスから導通させる。

このように制御すると第６図ａに示したような電圧波形
を極間に与えることができる。実際に加工に寄与するの
は直流電源１ａからトランジスタ２ａを通る電流で、１
ｂの直流電源は、極間に放電が発生していない時単に極
間に高電圧を印加するのが目的なので、電流としては上
記電流よりも小さくてよ０）。従つて抵抗器３ｂの値は
３ａに比べて大きくしてありしかも極間に放電が発生し
てトランジスタ２９に比較的大きな電流が流れると、点
ＰＯ電位はＶ１（ｖ）になり、加工に寄与する電流は、
この電源１９の電圧Ｖ，（ｖ）と抵抗器３ａの値により
一義的に定まる。すなわち、まずトランジスタ２ａの導
通によりＰ１〜Ｐ６のパルスまでは電源１９の電圧Ｖ１
（ｖ）が極間に印加され、Ｐ６までの間に放電が発生す
ればトランジスタ２ｂは導通させないが、放電が発生し
なければトランジスタ２ｂを導通させて極間に高電圧を
印加することにより放電の発生をしやすくさせて放電効
率を高める。さらに前述したように放電が発生したパル
スでトランジスタ２ａ，２ｂを非導通にするので放電パ
ルスの幅は１個のパルスの幅を越えることなく面粗度が
悪くなるということはない。以上本発明の詳細な説明を
してきたが、本実施例のような、上げ動作、静止動作、
下げ動作を行わせる判定の基準となるパルスの数は、固
定化してしまうことはなく、１個のパルスの幅に対応し
ていろいろ変えれるようにしておくことは勿論、パルス
の個数だけでなく、時間区分を行つて制御することも充
分可能である。

すなわち、上げ動作させるべき時間区分として２〜５μ
Ｓｅｃ、下げ動作を行わせる時間区分として３０μＳｅ
ｃ以上と定め、パルスの数を決定するなどである。また
、極間に印加される電圧パルス列の極性は、必ずしも、
正あるいは負だけに限らず、正負交互に極性が変化する
篭圧パルスでもよく、たとえば正弦波交流電圧を使用す
ると、極めて短い休止時間Δτ，を特別に設定する必要
がなくなるといつた利点もある。

以上で述べた本発明により、パルス巾が極めて狭い領域
における安定加工と面積度の向土を実現し、高周波放電
加に極めて有効である。

【図面の簡単な説明】

第１図は、制御されたパルスを極間に与えて加工を行う
放電加工の従来装置の原理図、第２図は従来方法による
極間電圧波形を説明するための波形図、第３図Ａ，ｂは
従来方法による極間電圧波形の例を示す波形図、第４図
Ａ，ｂは第３図に示した従来方法を改善した方法の極間
電圧波形図、第５図Ａ，ｂ，ｃ、第６図Ａ，ｂ，ｃは本
発明方法による極間電圧波形と、電流波形及び極間々隙
制御電圧の１例を示す波形図、第７図、第８図は本発明
の実施例を示す構成図、第９図は、第７図、第８図に示
した構成における各信号の動作タイミングを表わしたタ
イミングチヤート、第１０図は第６図Ａ，ｂ，ｃに示し
た、本発明の方法による極間電圧、電流波形を発生する
ための実施例を示す構成図である。図中、１は直流電源、２はスイツチング素子、５は被加
工物、４は電極、６は制御回路、７は油圧シリンダ、１
３は時間設定回路、１５は計数回路、１６はデコーダ、
１７は制御信号発生回路、１８〜２１，３１はＡＮＤ論
理素子、２２は否定論理素子、２３は微分回路、２４は
０Ｒ論理素子、２５，２６はＲ．ＳＦｌｌｐＦＩＯｐｌ
２７，２８はＪ−ＫＦｌｌｐＦｌＯｐｌ２９，３ＯはＮ
ＡＮＤ論理素子、３２〜３４は抵抗、３５〜３７はトラ
ンジスタである。

Claims

【特許請求の範囲】１電極と被加工物を対向させた極間に電圧パルス列を
印加して放電を起させることにより加工を行う放電加工
において、パルス電圧を極間に印加し、放電が発生しな
かつた場合は極小の休止時間をおいて、また、放電が発
生した場合は所定の休止時間において、次のパルス電圧
を印加し、ある放電したパルスと次に放電するパルスま
での間に介在する放電の発生しないパルスの数を計数し
、該計数値に基づいて極間々隙を制御することを特徴と
する放電加工制御方法。２電極と被加工物を対向させた極間に電圧パルス列を
与えて放電を起させることにより加工を行う放電加工に
おいて、パルス電圧を極間に印加し、放電が発生しなか
つた場合は極小の休止時間をおいて、また、放電が発生
した場合は所定の休止時間をおいて、次のパルス電圧を
印加し、ある放電したパルスと次に放電するパルスまで
の間に介在する放電の発生しないパルスの数を計数し、
さらに、その計数値を３区分し、当初の所定の第１の区
分に相当するパル数までに放電が発生すれば、極間々隙
が狭い状態にあると判断して該間隙を広げる方向に上記
電極の送りを制御し、つぎに所定の第２区分に相当する
パルス数内で放電が発生すれば極間々隙が適当な状態に
あると判断し、この状態をできるだけ維持するように電
極送りを制御し、さらに最後の所定の第３区分に相当す
るパルス数で放電が発生したか、ないしは発生しなかつ
た場合には、極間々隙は広い状態にあると判断して、該
間隙を狭くする方向に電極速りを制御する如くなしたこ
とを特徴とする放電加工制御方法。３電極と被加工物を対向させた極間に電圧パルス列を
与えて放電を起させることにより加工を行う放電加工に
おいてパルス電圧を極間に印加し、放電が発生しなかつ
た場合は極小の休止時間をおいて、また、放電が発生し
た場合は所定の休止時間をおいて、次のパルス電圧を印
加し、ある放電したパルスと次に放電するパルスまでの
間に介在する放電の発生しないパルスの数を計数し、さ
らに、その計数値を３区分し、当初の所定の第１の区分
に相当するパルス数までに放電が発生すれば、極間々隙
が狭い状態にあると判断して該間隙を広げる方向に上記
電極の送りを制御し、つぎに所定の第２区分に相当する
パルス数内で放電が発生すれば極間々隙が適当な状態に
あると判断し、この状態をできるだけ維持するように電
極送りを制御し、さらに最後の所定の第３区分に相当す
るパルス数で放電が発生したか、ないしは発生しなかつ
た場合には、極間々隙は広い状態にあると判断して、該
間隙を狭くする方向に電極送りを制御する如くなし、第
１区分および第２区分に相当するパルスについてはアー
ク電圧より高い所定の電圧Ｖ＿１を与え、第３区分に相
当するパルスからは上記Ｖ＿１以上に高い電圧Ｖ＿２を
極間に印加して放電効率を高めるようにした放電加工制
御方法。４電極と被加工物を対向させた極間に電圧パルス列を
印加して放電を起させることにより加工を行う放電加工
において、パルス電圧を極間に印加し、放電が発生しな
かつた場合は極小の休止時間をおいて、また、放電が発
生した場所は所定の休止時間をおいて、次のパルス電圧
を印加し、ある放電したパルスと次に放電するパルスま
での間に介在する放電の発生しないパルスの数を計数し
、さらに、その計数値を３区分し、当初の所定の第１の
区分に相当するパルス数までに放電が発生すれば、極間
々隙が狭い状態にあると判断して該間隙を広げる方向に
上記電極の送りを制御し、つぎに所定の第２区分に相当
するパルス数内で放電が発生すれば極間々隙が適当な状
態にあると判断し、この状態をできるだけ維持するよう
に電極送りを制御し、さらに最後の所定の第３区分に相
当するパルス数で放電が発生したか、ないしは発生しな
かつた場合には、極間々隙は広い状態にあると判断して
、該間隙を狭くする方向に電極送りを制御する如くなし
、放電の発生したパルスの後縁と、第３区分の最初のパ
ルスまでは、休止時間、パルス印加時間を問わず、以前
に選択された極間々隙を、広げる、維持する、狭めるの
うちいずれかの電極送り制御動作を持続させるごとくな
した放電加工制御方法。５電極と被加工物を対向させた電極間にパルス電圧を
印加するパルス電圧印加手段；電極間の放電の有無を検
知する放電状態検出回路；放電状態検出回路からの出力
信号に基づいて、極小の休止時間又は所定の休止時間の
タイミング信号を送出する設定時間回路；設定時間回路
からのタイミング信号に基づいてパルス電圧印加手段の
出力パルス列のタイミングを制御する制御回路；放電し
なかつたパルスの数を計測する計数回路；計数回路の計
数値を３区分し、現在どの区分にあるかを判別するデコ
ーダ；デコーダ及び放電状態検出回路の信号が与えられ
、前記の区分に応じた制御信号を送出する制御信号発生
回路；制御信号発生回路からの制御信号に基づいて電極
送り機構を制御するサーボ機構；を備えたことを特徴と
する放電加工制御装置。６電極と被加工物を対向させた電極間にパルス電圧を
印加するパルス電圧印加手段；電極間の放電の有無を検
知する放電状態検出回路；放電状態検出回路からの出力
信号に基づいて、極小の休止時間又は所定の休止時間の
タイミング信号を送出する設定時間回路；設定時間回路
からのタイミング信号に基づいてパルス電圧印加手段の
出力パルス列のタイミングを制御する制御回路；放電し
なかつたパルスの数を計測する計数回路；計数回路の計
数値を３区分し、現在どの区分にあるかを判別するデコ
ーダ；デコーダ及び放電状態検出回路の信号が与えられ
、一方、２組の記憶回路が設けられ、第１の記憶回路は
、第１区分および第２区分における放電発生の状態を記
憶し、第２の記憶回路は、放電の発生したパルスの後縁
か、第３区分の最初のパルスが出た時点に発生する信号
をタイミング信号として第１の記憶回路の記憶内容を記
憶し、次のタイミング信号の到来まで、該記憶内容を保
持することにより、休止時間、パルス印加時間を問わず
、以前に選択記憶された極間々隙の状態を持続させるご
とく制御信号を送出する制御信号発生回路；制御信号発
生回路からの制御信号に基づいて電極送り機構を制御す
るサーボ機構；を備えたことを特徴とする放電加工制御
装置。