JPS5933853A - パツケ−ジおよび半導体装置の製造方法 - Google Patents
パツケ−ジおよび半導体装置の製造方法Info
- Publication number
- JPS5933853A JPS5933853A JP57144487A JP14448782A JPS5933853A JP S5933853 A JPS5933853 A JP S5933853A JP 57144487 A JP57144487 A JP 57144487A JP 14448782 A JP14448782 A JP 14448782A JP S5933853 A JPS5933853 A JP S5933853A
- Authority
- JP
- Japan
- Prior art keywords
- package
- metal
- short
- semiconductor element
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は金属キャップで気密封止されるセラミツタパッ
ケージおよびこのバ、−ケージを用いた半導体装置の製
造方法に関する。
ケージおよびこのバ、−ケージを用いた半導体装置の製
造方法に関する。
第１図は、従来のパッケージに半導体素子を収容し１金
属キヤツプで気密封止した半導体装置の断面図を示す。
属キヤツプで気密封止した半導体装置の断面図を示す。
第１図において、キヤ、、プ１はアルミナセラミックの
熱膨張係数に近似した熱膨張係数を有するコバール素材
１ａに、ニッケルメツΦ１ｂが施されている。それに対
するパッケージ側は、セラミック板および枠を積層して
形成したパッケージ基体１０の上部周囲にタングステン
メタライズを行った後、Ａｕ−Ｃｕろうなどでコバール
の封入用金属枠（シールリング）３が取付けられ、さら
に、シールリング３にはニッケルメッキとＡｕメッキが
施されている。パッケージ基体１０の内部キャピテイの
底部に設けられた素子搭載用の金属層６の上に半導体素
子７を搭載後、半導体素子７の電極とパッケージのポン
ディングパッド５との間を金属細線８で接続しそれから
キャップ１で気密封止をする。この気密封止は、キャッ
プ１のニッケル層１ｂとシールリング３のＡｕ層とをシ
ームウェルドにより溶融合金化させることにより封着す
る。キャップ１の表面のニッケルＮ１ｂは２〜５μ？ｎ
程度の厚みをもつで匹るが、メッキの特性としてピンホ
ールが多く、腐食環境下にお（Ａては孔食はさけられな
い。また、粂合部はニッケルーＡｕ合金層であることか
ら、湿った環境下でＶｉ喝部電池を作り易く、この部分
もまた耐食性（Ｃおいて弱いという欠点をもっている。
熱膨張係数に近似した熱膨張係数を有するコバール素材
１ａに、ニッケルメツΦ１ｂが施されている。それに対
するパッケージ側は、セラミック板および枠を積層して
形成したパッケージ基体１０の上部周囲にタングステン
メタライズを行った後、Ａｕ−Ｃｕろうなどでコバール
の封入用金属枠（シールリング）３が取付けられ、さら
に、シールリング３にはニッケルメッキとＡｕメッキが
施されている。パッケージ基体１０の内部キャピテイの
底部に設けられた素子搭載用の金属層６の上に半導体素
子７を搭載後、半導体素子７の電極とパッケージのポン
ディングパッド５との間を金属細線８で接続しそれから
キャップ１で気密封止をする。この気密封止は、キャッ
プ１のニッケル層１ｂとシールリング３のＡｕ層とをシ
ームウェルドにより溶融合金化させることにより封着す
る。キャップ１の表面のニッケルＮ１ｂは２〜５μ？ｎ
程度の厚みをもつで匹るが、メッキの特性としてピンホ
ールが多く、腐食環境下にお（Ａては孔食はさけられな
い。また、粂合部はニッケルーＡｕ合金層であることか
ら、湿った環境下でＶｉ喝部電池を作り易く、この部分
もまた耐食性（Ｃおいて弱いという欠点をもっている。
一般１（、上述のようなパッケージに半導体素子全収容
し、金属キャップで気密封止した半導体装置の耐食性全
向上させるためには、弱点であるキャップ部にエポキシ
樹脂などのイ封脂賭布をするか、耐食性の良い外装メッ
キを施すことが考えられる。
し、金属キャップで気密封止した半導体装置の耐食性全
向上させるためには、弱点であるキャップ部にエポキシ
樹脂などのイ封脂賭布をするか、耐食性の良い外装メッ
キを施すことが考えられる。
樹脂を塗布する場合には、パ、２ケージ基体の両側面１
ｃ Ａ ｇ −Ｃｕろうで固着されたり−ド４に樹脂が
（ｉ看すると半１−ＩＥ旬は性が悪くなるので、リード
４全テープでマスクした後でスプレーなどにより塗イ１
ｊするが、金属表面の樹脂膜は早出付は処理などの熱工
程や温朋ザイクル試験などの工程か加えらＩしると樹脂
が膨張して密着度か急くなっ′ｆＬり、また変色などの
問題奮起−Ｃ８そのため、耐食性同上平段としては、リ
ードを含めて雀属部分をすべてスズなとの金属メッキ層
で破榎することが好−ましい。
ｃ Ａ ｇ −Ｃｕろうで固着されたり−ド４に樹脂が
（ｉ看すると半１−ＩＥ旬は性が悪くなるので、リード
４全テープでマスクした後でスプレーなどにより塗イ１
ｊするが、金属表面の樹脂膜は早出付は処理などの熱工
程や温朋ザイクル試験などの工程か加えらＩしると樹脂
が膨張して密着度か急くなっ′ｆＬり、また変色などの
問題奮起−Ｃ８そのため、耐食性同上平段としては、リ
ードを含めて雀属部分をすべてスズなとの金属メッキ層
で破榎することが好−ましい。
現在、第１図に示した。ｌ：うＶこ、キャップ１１パツ
ケージ基体の長辺側面のり一ド４および素子搭載出金ｐ
Ａ〜６が独立している場合、外装メッキ全行うためＶＣ
は、これらすべてを４電線で接続してやる必要がある。
ケージ基体の長辺側面のり一ド４および素子搭載出金ｐ
Ａ〜６が独立している場合、外装メッキ全行うためＶＣ
は、これらすべてを４電線で接続してやる必要がある。
なぜならば、これを行わない場合、対向するり−ド４−
４の間か、リード４から素子搭載部にメッキ電流が流れ
、ボンディング細線８が溶断して素子７が′６＆壊され
たりする。このような不都合を起さないためＩＣは、対
向するり−ト、キャップおよび素子搭載用金属層を共に
導を線で接続する。しかし、この接続作業は自動化が困
難であるため工数がかかり、大量製産には向かない。
４の間か、リード４から素子搭載部にメッキ電流が流れ
、ボンディング細線８が溶断して素子７が′６＆壊され
たりする。このような不都合を起さないためＩＣは、対
向するり−ト、キャップおよび素子搭載用金属層を共に
導を線で接続する。しかし、この接続作業は自動化が困
難であるため工数がかかり、大量製産には向かない。
本発明の目的は、この工９７！ｉ：導甫線による接続作
業をなくしても上記の外装メッキの際の不都合を生じな
いようにさノしたパッケージ全提供すること、およびこ
のパッケージを用いて少ない工数で耐食性の優れた外装
メッキ処理′に０Ｔ能とした半導体装置の製造方法を提
供するにある。
業をなくしても上記の外装メッキの際の不都合を生じな
いようにさノしたパッケージ全提供すること、およびこ
のパッケージを用いて少ない工数で耐食性の優れた外装
メッキ処理′に０Ｔ能とした半導体装置の製造方法を提
供するにある。
つぎＶＣ本発明會巣施例により鮮明する。
第２図は本発明の一実施例に係る半導体装置用パッケー
ジに半導体素子を収容し、金属細線の接続後に、金属ギ
ヤ２ツグを接合した状態を示す斜視図である。第２図り
こおいて、第１図にボしｆｃ従従来ものと特に違うとこ
ろは、＠にパッケージに関していえば、ノくッケージ基
体１ｏの内部キャビティ底部に設けられている素子搭載
用金属層６とつながった導ＩＩ膜６ａｓ！ｊ−ド４につ
ながった導電膜４ａ、およびシールリング３につながっ
た導電膜３ａが、パッケージ基体短辺側面の互いＩＣ接
近した位置に導出され、これら導出溝ｖＬ膜は導電用Ａ
ｇ５− ベーストなどの短絡導体１２により共に短絡されている
ことである◇ このパッケージに半導体素子７を収容し、接続細線８で
もって半導体素子の電極とパッケージのポンディングパ
ッド５との間を接続し、金属キャップｌを気密封着後、
外装メッキを施す。この場合、短絡導体１２［より、シ
ールリンク、リード、素子搭載用金属層は共に短絡され
ているので、素子方向へ流れるメッキ電流は抑止され、
バレルメ、キやリード部のタイバーへっＱさげるだけの
簡単なう、クメッキが行なえるから、かなり大量に処理
することが出来る。外装メッキ処理後は、機械的何層又
は化学的に短絡導体１２を除去して工程は終了する。
ジに半導体素子を収容し、金属細線の接続後に、金属ギ
ヤ２ツグを接合した状態を示す斜視図である。第２図り
こおいて、第１図にボしｆｃ従従来ものと特に違うとこ
ろは、＠にパッケージに関していえば、ノくッケージ基
体１ｏの内部キャビティ底部に設けられている素子搭載
用金属層６とつながった導ＩＩ膜６ａｓ！ｊ−ド４につ
ながった導電膜４ａ、およびシールリング３につながっ
た導電膜３ａが、パッケージ基体短辺側面の互いＩＣ接
近した位置に導出され、これら導出溝ｖＬ膜は導電用Ａ
ｇ５− ベーストなどの短絡導体１２により共に短絡されている
ことである◇ このパッケージに半導体素子７を収容し、接続細線８で
もって半導体素子の電極とパッケージのポンディングパ
ッド５との間を接続し、金属キャップｌを気密封着後、
外装メッキを施す。この場合、短絡導体１２［より、シ
ールリンク、リード、素子搭載用金属層は共に短絡され
ているので、素子方向へ流れるメッキ電流は抑止され、
バレルメ、キやリード部のタイバーへっＱさげるだけの
簡単なう、クメッキが行なえるから、かなり大量に処理
することが出来る。外装メッキ処理後は、機械的何層又
は化学的に短絡導体１２を除去して工程は終了する。
本発明の様に、パターンを一箇所で接続しておけば、パ
ッケージのメッキ処理を行なう場合にもメッキの際の成
極電流ｆ＆ｉｉも安定するし、外装メ、キの際、整列な
どを必要としないバレルメッキにより工数が少なく多量
処理が行なえる利点や、う、クメッキを行なうにしても
、リード間やキャッ６− 、プ部の接続の為の導電線によるからげ工程が必要なく
なり、リードダイパ一部へ導電線を通すだけの簡単なラ
ックが使用出来てラックかけ工程を自動化しやすい利点
がある。
ッケージのメッキ処理を行なう場合にもメッキの際の成
極電流ｆ＆ｉｉも安定するし、外装メ、キの際、整列な
どを必要としないバレルメッキにより工数が少なく多量
処理が行なえる利点や、う、クメッキを行なうにしても
、リード間やキャッ６− 、プ部の接続の為の導電線によるからげ工程が必要なく
なり、リードダイパ一部へ導電線を通すだけの簡単なラ
ックが使用出来てラックかけ工程を自動化しやすい利点
がある。
以上の説明は核層タイプセラミ、クケース（パッケージ
基体）でシームウェルドによる気密封止パッケージにつ
Ａて説明したが、一般的なセラミックケースであれば本
発明は適用出来るものである。また、一般に金属キャッ
プにてシームウェルドにより気密封止されてなる半導体
装置は高信頼性のものが多いので外装メッキにより防食
性が向上することは計り知れない効果がある。
基体）でシームウェルドによる気密封止パッケージにつ
Ａて説明したが、一般的なセラミックケースであれば本
発明は適用出来るものである。また、一般に金属キャッ
プにてシームウェルドにより気密封止されてなる半導体
装置は高信頼性のものが多いので外装メッキにより防食
性が向上することは計り知れない効果がある。
第１図は従来の半導体装置用パッケージに半導体素子を
収容して金属キャップを気密封着した状態を示す断面図
、第２図は本発明の一実施例に係るパッケージに半導体
素子を収容し金属キャップを気密封着した状態を示す斜
視図である。 １・・・・・・金属キャップ、３・・・・・・封入用金
属枠、４・・・・・・リード、５・・・・・・ポンディ
ングパッド、６・・・・・・素子搭載用金属層、３ａ、
４ａ、６ａ・旧・・導出用４電体、７・・・・・・半導
体素子、８・旧・・金属細線、９・・・・・・リード固
着ろうＵ、１０・・・・・・パッケージ基体、１２・・
・・・・短絡導体。
収容して金属キャップを気密封着した状態を示す断面図
、第２図は本発明の一実施例に係るパッケージに半導体
素子を収容し金属キャップを気密封着した状態を示す斜
視図である。 １・・・・・・金属キャップ、３・・・・・・封入用金
属枠、４・・・・・・リード、５・・・・・・ポンディ
ングパッド、６・・・・・・素子搭載用金属層、３ａ、
４ａ、６ａ・旧・・導出用４電体、７・・・・・・半導
体素子、８・旧・・金属細線、９・・・・・・リード固
着ろうＵ、１０・・・・・・パッケージ基体、１２・・
・・・・短絡導体。
Claims (2)
- （１）パッケージ基体の所定位置に設けられた半導体素
子搭載用金属層、封入用金属枠およびリードのそれぞれ
が導電体により前記パッケージ基体の短辺側面に導出さ
れ、短絡導体により共に短絡されていることを特徴とす
る半導体装置用パッケージ。 - （２）パッケージ基体の所定位置に設けられた半導体素
子搭載用金属層、封入用金属枠およびリードのそれぞれ
が導電体により前記パッケージ基体の短辺側面に導出さ
れ、短絡導体により共に短絡されている半導体装置用パ
ッケージに対し、前記素子搭載用金属層に半導体素子を
固着し、金属細線で接続後、前記封入用金属枠に金属キ
ャップを組合せて封着し、このキャップ封着した構体に
外装メッキを施し、つぎに、前記パッケージ基体短辺側
面の短絡導体を除去することを含む半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144487A JPS5933853A (ja) | 1982-08-19 | 1982-08-19 | パツケ−ジおよび半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144487A JPS5933853A (ja) | 1982-08-19 | 1982-08-19 | パツケ−ジおよび半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5933853A true JPS5933853A (ja) | 1984-02-23 |
| JPS6248383B2 JPS6248383B2 (ja) | 1987-10-13 |
Family
ID=15363463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57144487A Granted JPS5933853A (ja) | 1982-08-19 | 1982-08-19 | パツケ−ジおよび半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933853A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6130246U (ja) * | 1984-07-27 | 1986-02-24 | 日本碍子株式会社 | 部分めつきセラミツクパツケ−ジ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198689U (ja) * | 1987-12-21 | 1989-06-30 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015547A (ja) * | 1973-06-07 | 1975-02-19 | ||
| JPS553821A (en) * | 1978-06-22 | 1980-01-11 | Mitsubishi Electric Corp | Dehydrating treatment apparatus for sludge |
-
1982
- 1982-08-19 JP JP57144487A patent/JPS5933853A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015547A (ja) * | 1973-06-07 | 1975-02-19 | ||
| JPS553821A (en) * | 1978-06-22 | 1980-01-11 | Mitsubishi Electric Corp | Dehydrating treatment apparatus for sludge |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6130246U (ja) * | 1984-07-27 | 1986-02-24 | 日本碍子株式会社 | 部分めつきセラミツクパツケ−ジ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6248383B2 (ja) | 1987-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2552822B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3169919B2 (ja) | ボールグリッドアレイ型半導体装置及びその製造方法 | |
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPH07307405A (ja) | ソルダボールを用いた半導体パッケージおよびその製造方法 | |
| JP2003100980A (ja) | 半導体装置及びその製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6326545B2 (ja) | ||
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JPS6248383B2 (ja) | ||
| JP2545964B2 (ja) | 磁気抵抗効果素子 | |
| JPS63209152A (ja) | リ−ドフレ−ム | |
| JP2685945B2 (ja) | 半導体装置の製造方法 | |
| JP2537630B2 (ja) | 半導体装置の製造方法 | |
| JPH05109927A (ja) | 混成集積回路及びその製造方法 | |
| JP2535573B2 (ja) | プラスチック・ピングリッドアレイの製造方法 | |
| JPS5856428A (ja) | 半導体装置 | |
| JPS60246656A (ja) | 半導体装置用パツケ−ジ | |
| JPS6292354A (ja) | ハイブリツドｉｃ | |
| JPH1174400A (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 | |
| JPH10223682A (ja) | 半導体装置及びその製造方法 | |
| JPS62128133A (ja) | 半導体装置の製造方法 | |
| JPH02260445A (ja) | Ｉｃパッケージ |