JPS5933948A - Ｆｍステレオ復調回路 - Google Patents
Ｆｍステレオ復調回路Info
- Publication number
- JPS5933948A JPS5933948A JP14338982A JP14338982A JPS5933948A JP S5933948 A JPS5933948 A JP S5933948A JP 14338982 A JP14338982 A JP 14338982A JP 14338982 A JP14338982 A JP 14338982A JP S5933948 A JPS5933948 A JP S5933948A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase shifter
- phase
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 13
- 239000011159 matrix material Substances 0.000 claims abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
- H04H40/72—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving for noise suppression
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2236—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using a phase locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、サブキャリア方式のＦＭステレオ信号を復調
するＦＭステレオ復調回路に関するものである。
するＦＭステレオ復調回路に関するものである。
従来この種の回路として第１図に示すようなものが知ら
れている。図において、コンポジット信号が入力される
入力信号端子ｉｎ＋ ば、マルチプライア１，２、フェ
ーズ・ロックド・ループ（ＰＬＬ）回路３，４、マトリ
クス回路５に接続されている。ＰＬＬ回路３の出力ばマ
ルチプライア１に、ＰＬＬ回１？＆４は一９０°位相器
６を介してマルチプライア２にそれぞれ接続されている
。マルチプライア１の出力はマトリクス回路５に接続さ
れ、マトリクス回路５の出力ばθ＋０°位相器７及び８
をそれぞれ介して減算器９及び加算器１０にそれぞれ接
続されている。一方マルチプライア２の出力はθ＋９０
°位相器１１を介して減算器９及び加算器１０に接続さ
れている。減算器９の出力がステレオ左チャンネル（Ｌ
ｃｈ）出力に、加算器１０の出力がステレオ右チャンネ
ル（Ｒｃｈ）になっている。なお、ＰＬＬ回路４は、コ
ンパレータを用いてＩＦレレベ信号に基き作られる制御
信号によって動作を停止されるようになっている。
れている。図において、コンポジット信号が入力される
入力信号端子ｉｎ＋ ば、マルチプライア１，２、フェ
ーズ・ロックド・ループ（ＰＬＬ）回路３，４、マトリ
クス回路５に接続されている。ＰＬＬ回路３の出力ばマ
ルチプライア１に、ＰＬＬ回１？＆４は一９０°位相器
６を介してマルチプライア２にそれぞれ接続されている
。マルチプライア１の出力はマトリクス回路５に接続さ
れ、マトリクス回路５の出力ばθ＋０°位相器７及び８
をそれぞれ介して減算器９及び加算器１０にそれぞれ接
続されている。一方マルチプライア２の出力はθ＋９０
°位相器１１を介して減算器９及び加算器１０に接続さ
れている。減算器９の出力がステレオ左チャンネル（Ｌ
ｃｈ）出力に、加算器１０の出力がステレオ右チャンネ
ル（Ｒｃｈ）になっている。なお、ＰＬＬ回路４は、コ
ンパレータを用いてＩＦレレベ信号に基き作られる制御
信号によって動作を停止されるようになっている。
以上のような回路構成により、コンポジット信号とこの
信号に基きＰＬＬ回路３によってＩＭられるザフ゛キャ
リアとがマルチブライア１において１卦り算されてサブ
信号が復調され、マルチプライアＩの出力から送出され
る。このサブ信号とコンポジット信号中のメイン信号と
はマトリクス回路５を通されることにより、コンポジッ
ト信号がステレオＬｃｈ信号とＲｃｌ＋信号とにｉｌ−
調される。
信号に基きＰＬＬ回路３によってＩＭられるザフ゛キャ
リアとがマルチブライア１において１卦り算されてサブ
信号が復調され、マルチプライアＩの出力から送出され
る。このサブ信号とコンポジット信号中のメイン信号と
はマトリクス回路５を通されることにより、コンポジッ
ト信号がステレオＬｃｈ信号とＲｃｌ＋信号とにｉｌ−
調される。
一方コンボジソト信号と一９０°の位相差をもったサブ
キャリアとがマルチプライア２において掛は算され、こ
のことによってコンポジット信号中のサブ信号の上側波
帯域のノイズ成分のみが復調され、マルチプライア２の
出力から送出される。
キャリアとがマルチプライア２において掛は算され、こ
のことによってコンポジット信号中のサブ信号の上側波
帯域のノイズ成分のみが復調され、マルチプライア２の
出力から送出される。
このノイズ成分はマルチプライア１の出力中のノイズ成
分に対して一９０°の位相差をもっているため、θ＋０
°位相器７及び８とθ＋９０°位相器１１とを通されて
ノイズ成分の位相があわされることにより、Ｌｃｈ成分
については減算、Ｒｃｈ成分については加算によってノ
イズ成分のみがキャンセルされる。
分に対して一９０°の位相差をもっているため、θ＋０
°位相器７及び８とθ＋９０°位相器１１とを通されて
ノイズ成分の位相があわされることにより、Ｌｃｈ成分
については減算、Ｒｃｈ成分については加算によってノ
イズ成分のみがキャンセルされる。
このとき、ＩＦ倍信号レベルが十分に大きくなり、ノイ
ズのキャンセルが不要となった場合には、ＰＬＬ回路４
を制御信号で停止することでマルチプライア２の出力を
なくしてノイズキャンセル動作を停止させることができ
る。
ズのキャンセルが不要となった場合には、ＰＬＬ回路４
を制御信号で停止することでマルチプライア２の出力を
なくしてノイズキャンセル動作を停止させることができ
る。
ところが、上述の従来の回路では、ノイズキャンセル動
作を停止したとき、本来の信号がθ＋０゜位相器を通過
するため、周波数によって位相が変化を受けて音質上の
劣化が生じるなどの欠点があった。
作を停止したとき、本来の信号がθ＋０゜位相器を通過
するため、周波数によって位相が変化を受けて音質上の
劣化が生じるなどの欠点があった。
本発明は上述した点に鑑みてなされたもので、その目的
とするところは、周波数による位相の変化をなくして音
質上の劣化をなくしたＦＭステレオ復調回路を提供する
ことにある。
とするところは、周波数による位相の変化をなくして音
質上の劣化をなくしたＦＭステレオ復調回路を提供する
ことにある。
以下本発明を第２図以降を参照して説明するが、第１図
と同等の部分には同一の参照符号を付しである。
と同等の部分には同一の参照符号を付しである。
第２図は本発明の実施例を示し、コンパレータを用いて
ＩＦレベル信号に基き作られる制御信号ば、ＰＬＬ回路
４の動作を停止するために利用されるだけでなく、θ＋
０°位相器７，８及びθ十９０°位相器１１の動作をも
停止できるようにこれらの位相器にも印加されている。
ＩＦレベル信号に基き作られる制御信号ば、ＰＬＬ回路
４の動作を停止するために利用されるだけでなく、θ＋
０°位相器７，８及びθ十９０°位相器１１の動作をも
停止できるようにこれらの位相器にも印加されている。
第３図は位相器の一実施例を示し、θ＋０°位相器７又
は８は、オペアンプＯＰｌ、抵抗ＲＩ 。
は８は、オペアンプＯＰｌ、抵抗ＲＩ 。
Ｒｚ 、Ｒ３（ただしＲ１＝Ｒ２）及びコンデンサＣ
＋によって形成された第１の遅れ回路と、オペアンプＯ
Ｐ２、Ｊ氏抗Ｒ４、Ｒ５９，Ｒｅ （ただしＲ４−Ｒ
５）及びコンデンサＣ２によって形成された第２の遅れ
回路とによって構成されている。−万〇＋９０°位相器
ｔｉは、オペアンプ０Ｐ３−１抵抗Ｒ？ 、Ｒａ
、Ｒｓ （ただしＲ７＝Ｒｔ ）及びコンデンサＣ３
によって形成された第３の遅れ回路と、オペアンプＯＰ
４、抵抗Ｒ＋ｏ ｙ Ｒｎ ＋ Ｒ１２（ただしＲ＋ｏ
＝Ｒｏ）及びコンデンサＣ４によって形成された第４の
遅れ回路とによって構成されている。
＋によって形成された第１の遅れ回路と、オペアンプＯ
Ｐ２、Ｊ氏抗Ｒ４、Ｒ５９，Ｒｅ （ただしＲ４−Ｒ
５）及びコンデンサＣ２によって形成された第２の遅れ
回路とによって構成されている。−万〇＋９０°位相器
ｔｉは、オペアンプ０Ｐ３−１抵抗Ｒ？ 、Ｒａ
、Ｒｓ （ただしＲ７＝Ｒｔ ）及びコンデンサＣ３
によって形成された第３の遅れ回路と、オペアンプＯＰ
４、抵抗Ｒ＋ｏ ｙ Ｒｎ ＋ Ｒ１２（ただしＲ＋ｏ
＝Ｒｏ）及びコンデンサＣ４によって形成された第４の
遅れ回路とによって構成されている。
第１乃至第４の遅れ回路のコンデンザｃ１乃至Ｃ１は、
制御信号によってオフ制御される宙閉のアナロクスイソ
チＳ＋乃至Ｓ、を介してオペアンプＯＰ ＋ 及ヒＯＰ
４の非反転入力とアース間にそれぞれ挿入されていて
、アナログスイッチＳ＋乃至Ｓ。
制御信号によってオフ制御される宙閉のアナロクスイソ
チＳ＋乃至Ｓ、を介してオペアンプＯＰ ＋ 及ヒＯＰ
４の非反転入力とアース間にそれぞれ挿入されていて
、アナログスイッチＳ＋乃至Ｓ。
がオンしていてコンデンサＣＩ乃至Ｃ１が非反転入力と
アース間に接続されたとき、第１乃至第４の遅れ回路は
それぞれ移相量φ＝ ２ ｊａｎ−’ωｃＩＲ３，
２ｔａｎ−’ ωｃ２Ｒ６，２ｔａｎ−’ ωｃ３Ｒｇ
、２ ｔａｎ−’ （ｌＪｃ４ Ｒ１２を有する回
路として働く。アナログスイッチＳ１乃至Ｓ４が制御信
号によりオフされると、コンデンサＣ１乃至Ｃ２かアー
スから浮いてしまうため、第１乃至第４の遅れ回路ば移
相量をもたない単なるバッファアンプとなるため、入力
ＩＮ＋及びＩＮ２に加えられる左右チャンネル信号はそ
の周波数による位相変化及びゲイン変化を受けることが
なくなり、従ってノイズキャンセル動作停止後の音質劣
化が生じない。
アース間に接続されたとき、第１乃至第４の遅れ回路は
それぞれ移相量φ＝ ２ ｊａｎ−’ωｃＩＲ３，
２ｔａｎ−’ ωｃ２Ｒ６，２ｔａｎ−’ ωｃ３Ｒｇ
、２ ｔａｎ−’ （ｌＪｃ４ Ｒ１２を有する回
路として働く。アナログスイッチＳ１乃至Ｓ４が制御信
号によりオフされると、コンデンサＣ１乃至Ｃ２かアー
スから浮いてしまうため、第１乃至第４の遅れ回路ば移
相量をもたない単なるバッファアンプとなるため、入力
ＩＮ＋及びＩＮ２に加えられる左右チャンネル信号はそ
の周波数による位相変化及びゲイン変化を受けることが
なくなり、従ってノイズキャンセル動作停止後の音質劣
化が生じない。
本発明は上述したように、θ士Ｏ°位相器及びθ＋９０
°位相器をもＩＦレベル信号に基き得られる制御信号に
よって制御しているため、ノイズキャンセル動作停止に
よって、左右チャンネル信号が移相器によって位相変化
されることがなくなり、このため音質劣化の生じないＦ
Ｍステレオ復調回路が得られる。
°位相器をもＩＦレベル信号に基き得られる制御信号に
よって制御しているため、ノイズキャンセル動作停止に
よって、左右チャンネル信号が移相器によって位相変化
されることがなくなり、このため音質劣化の生じないＦ
Ｍステレオ復調回路が得られる。
第１図は従来回路例を示すブロック図、第２図は本発明
の一実施例を示すブロック図、及び第３図は第２図中の
一部の具体的回路例を示す回路図である。 ■・・・（第１の）マルチプライア、２・・・（第２の
）マルチプライア、３・・・（第１の）ＰＬＬ回路、４
・・・（第２の）ＰＬＬ回路、５・・・マトリクス回路
、７．８・・・θ＋０°移相器、９・・・減算器、ＩＯ
・・・加算器、１１・・・θ＋９０ ”移相器
の一実施例を示すブロック図、及び第３図は第２図中の
一部の具体的回路例を示す回路図である。 ■・・・（第１の）マルチプライア、２・・・（第２の
）マルチプライア、３・・・（第１の）ＰＬＬ回路、４
・・・（第２の）ＰＬＬ回路、５・・・マトリクス回路
、７．８・・・θ＋０°移相器、９・・・減算器、ＩＯ
・・・加算器、１１・・・θ＋９０ ”移相器
Claims (1)
- コンポジット信号とこの信号に基き第１のＰＬＩ５回路
によって得られるサブキャリアとを第１のマルチプライ
アにおいて掛は算してサブ信号を復調し、このサブ信号
とコンポジット信号中のメイン信号とに基きマトリクス
回路によってステレオ左右チャンネル信号をｔｌ （Ｉ
Ｉし、この左右チャンネル信号をそれぞれθ＋０°位相
器を介して減算器及び加算器にそれぞれ印加し、コンポ
ジ、ト信号とこの信号に基き第２のＰＬＬ回路によって
得られ−９０’移相されたザブキャリアとを第２のマル
チプライアにおいて掛は算してサブ信号の上側波帯域の
ノイズ成分を復調し、このノイズ成分をθ＋９０°移相
器を通じて前記減算器及び加算器にそれぞれ印加して前
記減算器及び加算器の出力にノイズ成分をキャンセルし
た左右チャンネル信号をそれぞれ得るようにしたものに
おいて、前記第２のＰ Ｌ Ｌ回路、前記θ→−０°位
相器及び前記θ＋９０°位相器をＩＦレベル信号に基き
ｉ８られる制御信号によって制御するようにしたごとを
特徴とするＦＭステレオ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14338982A JPS5933948A (ja) | 1982-08-20 | 1982-08-20 | Ｆｍステレオ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14338982A JPS5933948A (ja) | 1982-08-20 | 1982-08-20 | Ｆｍステレオ復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5933948A true JPS5933948A (ja) | 1984-02-24 |
Family
ID=15337625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14338982A Pending JPS5933948A (ja) | 1982-08-20 | 1982-08-20 | Ｆｍステレオ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933948A (ja) |
-
1982
- 1982-08-20 JP JP14338982A patent/JPS5933948A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5483695A (en) | Intermediate frequency FM receiver using analog oversampling to increase signal bandwidth | |
| KR930022758A (ko) | 대칭된 위상과 진폭의 베이스밴드 프로세서 | |
| JPH01135223A (ja) | 周波数差検出器 | |
| US4069398A (en) | Method and apparatus for pilot signal cancellation in an FM multiplex demodulator | |
| JPH01261903A (ja) | 被変調搬送波テレビジョン信号用の同期復調回路 | |
| JPS5933948A (ja) | Ｆｍステレオ復調回路 | |
| US5440349A (en) | Color signal demodulation circuit and method therefor | |
| JPS5854691B2 (ja) | ステレオ復調方式 | |
| US4633496A (en) | Low-pass filter circuit | |
| JP3793641B2 (ja) | ダイレクト・コンバージョン方式受信機 | |
| JP3532973B2 (ja) | 放送受信機用の振幅復調器 | |
| JP3399017B2 (ja) | 位相同期装置 | |
| JPH04599Y2 (ja) | ||
| JPS61146025A (ja) | Ｆｍステレオ受信機 | |
| JPH0716140B2 (ja) | 自動音質制御回路 | |
| JPS6252496B2 (ja) | ||
| JPS6252495B2 (ja) | ||
| JPS6252494B2 (ja) | ||
| JPS6324675Y2 (ja) | ||
| JPS5924208Y2 (ja) | Ｆｍステレオ受信機における妨害信号検出回路 | |
| JP3526194B2 (ja) | Ｓｅｃａｍカラー判別回路 | |
| JP2001086174A (ja) | Ｓｓｂ復調方式 | |
| JP2003142947A (ja) | イメージリジェクションミキサ | |
| JPS6018036A (ja) | Ｆｍステレオ復調器 | |
| JPH0451101B2 (ja) |