JPS5934023B2 - 受信器 - Google Patents

Description

【発明の詳細な説明】 本発明はフェーズロックループ（以下、ＰＬＬと略記す
る）を用いたＦＭ受信器、特に半導体集積回路に適した
ＦＭステレオ復調回路に関するものである。

まず第１図に示すＰＬＬ回路を用いたステレオ復調回路
のシステムブロック図に従ってその動作原理を説明する
。

第１図において３８ＫＨｚのサブキャリアを再生するＰ
ＬＬ回路は位相検出器１、低域通過フィルム２、直流増
幅器３、電圧制御発振器４、及び１段目の１／２分周回
路５．２段目の１／２分周回路６で構成されている。

電圧制御発振器４の出力周波数は７６ＫＨｚで、この信
号は１／２分周回路５，６を通過して１９ＫＨｚの周波
数になり前記位相検出器１へ戻る。

この位相検出器１で１／２分周回路６からの１９ＫＨｚ
信号と入力信号とが位相検波される。

従って入力信号に１９ＫＨｚのパイ田ント信号が含まれ
ていると位相検出器１の出力として低域通過フィルタ２
に直流電圧成分が発生する。

この直流電圧成分は直流増幅器３で増幅された後、電圧
制御発振器４の制御信号として使われる。

その結果、電圧制御発振器４は入力信号のパイロット信
号に位相同期され、１段目の１／２分周回路５の３８
ＫＨｚ出力信号はステレオ信号の復調用として正しい位
相を正確に維持することができる。

次にステレオスイッチに関連する回路は位相検出器７、
低域通過フィルタ８、シュミットトリガ回路９、ステレ
オスイッチ１０と１１及びステレオスイッチ１１に接続
されたステレオ表示ランプ１２とで構成されている。

いまフェーズロックがかかった状態では入力パイロット
信号と再生された１９ＫＨｚ信号とは９０°だけ位相が
ずれている。

そこで前記１段目の１／２分周回路５にパイロット信号
と同相の１９ＫＨｚが得られるような１／２分周回路１
３を接続し、この１９ Ｋｌ（Ｚ出力をステレオスイッ
チ１０．１１を動作させるための位相検出器７に加え入
力信号を位相検波すると入力パイロット信号の強度に比
例した直流電圧成分が低域通過フィルタ８に取り出され
る。

この直流電圧成分は次段のシュミットトリガ回路を１駆
動し、前記ステレオスイッチ１０を動作させるとともに
ステレオスイッチ１１を導通させてステレオ表示ランプ
１２を点灯させる。

尚１４は前置増幅器、１５は入力信号と再生された３８
ＫＨｚサブキヤリアが加えられるステレオ復調器である
。

このようなＰＬＬ復調回路はインダクタンスを必要とし
ないので半導体集積回路として適したものであるが、Ａ
Ｍ、ＦＭステレオ受信機で使用する場合、ＦＭ受信時に
は前記の位相検波器７、低域通過フィルタ８によって入
力パイロット信号の強度を検出してステレオスイッチ１
０と１１を動作させるだけでなく、ＦＭＩＰ 増幅段で
入力電界強度を検知したミューティング信号によってミ
ューティング動作時にステレオ復調器を強制的にモノラ
ル動作に切換える必要がある。

またＡＭ受信時には電圧制御発振器４の発振出力がＡＭ
チューナーに対して妨害を及ぼすので電圧制御発振器４
の発振動作を停止させることが必要である。

従来のＰＬＬステレオ復調用ＩＣでは電圧制御発振器４
の発振動作停止と強制モノラル切換とはＩＣ外部から、
別々の端子においてこの機能を行なわせていた。

その方法を第２図および第３図に示す。

第１図と同一部分には同一符号を付しである。

第２図は第１図における電圧制御発振器４の回路構成を
示したもので電圧制御発振器４は発振回路１６とこの発
振回路１６の発振周波数を決定するタイミング回路１７
とで構成されている。

第２図において電圧制御発振器４の発振動作を停止させ
る場合は端子１８に接続されたタイミング回路１７と直
列に切換スイッチ１９を設はステレオ受信機本体のセレ
クタスイッチの切換によってＡＭ受信時はタイミング回
路１７を切り離して電圧制御発振器４の発振動作を停止
させている。

第３図は第１図における低域通過フィルタ８の回路構成
を示したもので低域通過フィルタ８は直流増幅器２０と
ともに構成されている。

第３図において強制モノラル切換を行なわせる場合は、
差動で構成される直流増幅器２０の入力である外部端子
２１にスイッチングトランジスタ２３のコレクタを接続
し、ベースへ前記ＦＭＩＦ増幅段からのミューティング
信号を加えてトランジスタ２３を導通させ、端子２１と
２２間にシュミットトリガ回路９を１駆動する直流電圧
を発生させる。

またセレクタスイッチの切換によってモノラル状態にす
るには同様にトランジスタ２３のベースに直流電圧を印
加して行なっている。

以上のように従来のＰＬＬステレオ復調用回路では、集
積回路化した場合外部に切換スイッチやトランジスタを
接続しているがトランジスタの使用は当然コストアップ
につながり、タイミング回路１７からセレクタスイッチ
への配線は、浮遊容量、誘導体でタイミング回路への悪
影響を生じることになり、ステレオ受信機の設計上問題
となっていた。

そこで本発明は上記の問題点に鑑み電圧制御発振器４の
発振動作を停止させるためのスイッチ機能と強制モノラ
ル切換を行なわせるスイッチ機能とを同じ制御信号で動
作せしめ得るようにし、集積回路化した場合１本の電極
端子に加えた直流電圧レベルにより電圧制御発振器の発
振動作停止と強制モノラル切換を制御でき、集積回路の
端子数の増加を最小限として前記２つのスイッチ機能を
内蔵したＰＬＬステレオ復調回路を提供せんとするもの
である。

第４図は本発明を説明するためのブロック図であり第２
図及び第３図と対照して同一部分には同一符号を付しで
ある。

シュミットトリガ回路９に接続された第１のスイッチ回
路２４は入力端子２６に加える直流電圧が第１のスイッ
チ電圧に達すると動作し、ステレオスイッチ１０と１１
を遮断しステレオ復調器をモノラル動作にさせ、ステレ
オ表示ランプをオフにする。

この場合第１のスイッチ回路２４はシュミットトリガ回
路９を駆動させてもあるいはステレオスイッチ１０と１
１を直接駆動してもよい。

発振回路１６に接続された第２のスイッチ回路２５は入
力端子２６の電位が第２のスイッチ電圧に達すると動作
し発振回路１６の発振を停止させる。

例えば第１のスイッチ回路２４を第１のスイッチ電圧よ
り高いレベルで動作させる場合第２のスイッチ電圧は第
１のスイッチ電圧に比較して更に高い電位に設定し、第
２のスイッチ回路は第２のスイッチ電圧以上で動作する
ように構成される。

従って端子２６に第２のスイッチ電圧以上の電圧を加え
たとき、第１のスイッチ回路２４と第２のスイッチ回路
２５は同時に動作しステレオ復調器は強制モノラルに切
換わり電圧制御発振器は発振停止の状態になる。

通常電圧制御発振器の発振を停止させるのはＡＭ放送受
信時、またはＦＭ放送をモノラルで再生する場合に限ら
れるから上記の第１及び第２のスイッチ回路の動作は従
来の方式に比べて何ら問題を生じることはなく１つの端
子に加える電圧によって２つの機能を使い分けることが
できる。

第５図は本発明による一実施例の回路構成を示したもの
であり第４図と対照させて相当する部分には同一符号を
付しである。

３１はＦＭＩＦ段のミューティング電圧発生回路等の電
圧発生回路で強制モノラル切換が必要なときに正のＤＣ
電圧を発生する。

３２はＡＭ受信のセレクタスイッチでＡＭ受信時に入力
端子２６において電圧発生回路３１からのＤＣ電圧がト
ランジスタ２７のベースに抵抗を介して印加され、約１
■に達したときトランジスタ２７のコレクタ電流によっ
てトランジスタ２７を含む前記第１のスイッチ回路２４
が動作し強制モノラル切換が行なわれる。

トランジスタ２８と２９は差動増幅器を構成しトランジ
スタ２９のベースには電圧源３０から約６■のバイアス
電圧が与えられており入力端子２６の電位が電圧源３０
よりも低い場合にはトランジスタ２８が非導通の状態に
ある。

セレクタスイッチ３２をオンして入力端子に電圧源３０
の電圧より十分高い電圧、例えば電源電圧１２Ｖを印加
するとトランジスタ２８は導通し、そのコレクタ電流は
トランジスタ２ Ｂ 、−２９を含む第２のスイッチ回
路２５を動作して電圧制御発振器を停止させる。

しかも、第５図で示した構成によれば、第１および第２
のスイッチ回路が動作した時における消費電力が抑えら
れ、かつスピーカーからのショック音発生が防止する。

すなわち、第１のスイッチ回路２４におけるトランジス
タ２７のベースと接地との間には二つのダイオードが接
続されているから、トランジスタ２７がオンしたときに
流れる電流はトランジスタ２７のエミッタ抵抗とダイオ
ード１個分の電圧降下とによって定まり、この電流は入
力端子２６の電圧が増幅しても一定である。

セレクタスイッチ３２の閉によって端子２６の電圧源３
０よりも大きくなるとトランジスタ２８が導通するが、
トランジスタ２８．２９は差動増幅回路を構成し、かつ
該回路に流れる電流はトランジスタ２８．２９のエミツ
ク共通接続点と接地点との間に設けられた定電流源によ
って一定であるから、電圧源３０以上の端子２６の電圧
にかかわらずトランジスタ２８に流れる電流は一定であ
る。

このようにトランジスタ２７．２８が導通してもそれら
に流れる電流は一定であり、端子２６の電圧増加と共に
増加するものではない。

従って、端子２６にトランジスタ２７．２８を導通させ
るに充分な電圧を供給しても、それらの導通によって消
費される電圧は抑えられる。

端子２６に充分高い電圧を加えてもトランジスタ２７゜
２８に一定の電流しか流れないことは、これらトランジ
スタ２７．２８の導通によって生じる電流変化が小さい
ことを意味する。

電流変化が小さいことは電圧変動も小さいことになるか
ら、受信機の出力に結合されたスピーカからのポツプ音
発生が防止され得る。

スイッチ回路の切換動作によって大きな電圧変動が生じ
ると、その変動は例えば増幅器の入力に帰還されて大き
な出力電圧変動を生じ、この結果、スピーカからポツプ
音発生する。

このように、本発明による受信機は、ＡＭ受動のための
電圧制御発振器の発振動作停止と強制モノラル動作切換
とを共通の入力端子から行えるだけでなく、それらの切
換動作によって生じ得る消費電力の増大およびポツプ音
発生という問題点も同時に解決される。

なお、第２のスイッチ回路２５を差動トランジスタ２８
．２９で構成する代わりに第１のスイッチ回路２４のよ
うにトランジスタ２８のベースと接地との間に複数のダ
イオードを挿入して構成することも可能である。

しかしながら、第１および第２のスイッチ回路２４およ
び２５には大きな閾値電圧の差を必要とするから、必要
とされるダイオードの数が多くなる。

ダイオードとトランジスタとは集積回路では同一の面積
を必要とするから、本発明のように第２のスイッチ回路
２５は差動構成が有利である。

電圧発生回路３１は、電圧源３０の電圧よりも低い範囲
で出力される電圧に設定し、セレクタスイッチ３２は電
圧源３０の電圧よりも高い電圧を供給すれば入力端子２
６を使って、ＦＭステレオ復調用ＩＣの強制モノラル切
換と電圧制御発振器の発振停止との二つの動作を容易に
実現することができる。

【図面の簡単な説明】

第１図はＰＬＬ回路を用いたステレオ復調回路のシステ
ムブロック図、第２図は発振停止機能を有する電圧制御
発振器の従来例を示す回路構成図、第３図は強制モノラ
ル切換機能を行なう従来例を示す回路構成図、第４図は
本発明の一実施例を示す機能ブロック図、第５図は本発
明の具体的な一実施例を示す回路接続図である。 １６・・・・・・発振回路、１７・・・・・・タイミン
グ回路、１Ｂ、２１．２２，２６・・・・・・端子、１
９，３２・・・・・・切換スイッチ、２０・・・・・・
直流増幅器、２３・・・・・・トランジスタスイッチ、
２４・・・・・・強制モノラル切換スイッチ回路、２５
・・・・・・発振停止スイッチ回路、２７．２８，２９
・・・・・・トランジスタ、３０・・・・・・電圧源、
３１・・・・・・電圧発生回路。

Claims (1)

【特許請求の範囲】
1. １ ステレオ動作をモノラル動作に切換え第１の閾値電
   圧を有する第１のスイッチ回路と、電圧制御発振器の発
   振動作を停止させ前記第１の閾値電圧よりも大きな第２
   の閾値電圧を有する第２のスイッチ回路とを備え、これ
   ら第１および第２のスイッチ回路は共通の入力端子から
   供給される信号電圧に応答してそれぞれ動作する受信器
   において、前記第１のスイッチ回路は、ベースが前記入
   力端子に結合された第１のトランジスタ、一端が前記第
   １のトランジスタのエミッタに結合された抵抗、および
   この抵抗の他端と前記第１のトランジスタノヘースとの
   間に結合されて前記第１のトランジスタのベース電圧を
   クランプし互いに直列に接続された少なくとも二つのダ
   イオードを有するクランプ回路を含んで成り、前記第２
   のスイッチ回路は、ベースが前記入力端子に結合された
   第２のトランジスタ、ベースが基準電圧源に結合され前
   記第２のトランジスタに対して差動型式に接続された第
   ３のトランジスタ、および前記第２および第３のトラン
   ジスタのエミッタ接合点に接続された電流源を含んで成
   ることを特徴とする受信器。