JPS6238364Y2 - - Google Patents

Info

Publication number
JPS6238364Y2
JPS6238364Y2 JP18319682U JP18319682U JPS6238364Y2 JP S6238364 Y2 JPS6238364 Y2 JP S6238364Y2 JP 18319682 U JP18319682 U JP 18319682U JP 18319682 U JP18319682 U JP 18319682U JP S6238364 Y2 JPS6238364 Y2 JP S6238364Y2
Authority
JP
Japan
Prior art keywords
circuit
muting
transistors
signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18319682U
Other languages
English (en)
Other versions
JPS5986757U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP18319682U priority Critical patent/JPS5986757U/ja
Publication of JPS5986757U publication Critical patent/JPS5986757U/ja
Application granted granted Critical
Publication of JPS6238364Y2 publication Critical patent/JPS6238364Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Noise Elimination (AREA)
  • Stereo-Broadcasting Methods (AREA)

Description

【考案の詳細な説明】 本考案はスイツチング方式に係るFMステレオ
受信機のミユーテイング回路に関する。
一般にオーデイオ回路では信号伝送系に電界効
果型トランジスタや大容量のコンデンサを付加し
て、ミユーテイング信号によつて音声出力を遮断
する方法が採られている。このように、従来のミ
ユーテイング回路は半導体集積回路の外部に上記
の如き素子を付加してミユーテイング回路を形成
しており、容易に構成できる反面、部品数が増加
してFMステレオ受信機が高価なものとなる欠点
がある。
本考案のミユーテイング回路はスイツチング方
式のFMステレオ受信機に適したミユーテイング
回路を提供することを目的とする。
他の目的は半導体集積回路化に適したミユーテ
イング回路を提供するにある。
また他の目的はミユーテイング動作時にポツプ
ノイズの発生を抑圧するミユーテイング回路を提
供するにある。
更に他の目的は少ない素子でミユーテイング回
路を形成して安価なFMステレオ受信機を提供す
るにある。
本考案のミユーテイング回路は上述の如き目的
を達成すべくなされたもので、スイツチング方式
のFMステレオ受信機に適する。スイツチング方
式のFMステレオ受信機では、モノラル受信時は
チヨツパ回路が遮断状態であり、ステレオ受信時
はチヨツパ回路に38KHzスイツチング信号が入力
されて複合信号が時分割されている。一方、入力
信号レベルがミユーテイング動作レベルに達した
とき、チヨツパ回路を形成する二つのトランジス
タを同時に能動状態として複合信号を遮断してミ
ユーテイングを掛けるものである。
以下、本考案のミユーテイング回路に就いて第
1図及び第2図に基づき説明する。
第1図は本考案のミユーテイング回路を具えた
スイツチング方式のFMステレオ受信機の実施例
である。アンテナ1から入力されたFMステレオ
信号はフロントエンド2に入力されて入力信号の
選択、増幅等の処理がなされ、中間周波増幅回路
3へと入力される。中間周波増幅回路3では希望
信号の選択、増幅、振幅制限の信号処理がなされ
る。そして、この信号がFM検波回路4に入力さ
れる。FM検波回路4では中心周波数10.7MHzか
らの周波数偏移を検出するもので、高周波信号か
ら複合信号が取り出される。この複合信号はカツ
プリング・コンデンサCを通して入力端子間にチ
ヨツパ回路8を具えた加算回路10に入力される
と共に、復調信号発生回路5に入力される。
復調信号発生回路5は19KHzパイロツト信号の
同期信号から38KHzの復調信号を作り出す回路で
あり、駆動回路6を介してチヨツパ回路8を形成
するトランジスタQ1,Q2のベースに互いに位相
の反転した38KHzスイツチング信号が入力され
る。11,12は出力端子である。
本考案の要部であるミユーテイング回路系は中
間周波増幅回路3からの出力をミユーテイングレ
ベル検出回路9に入力して入力信号レベルに応じ
た直流出力を得ると共に、その直流出力のレベル
をミユーテイングレベルと比較検出してミユーテ
イング信号を発生して駆動回路6に供給し、38K
Hzスイツチング信号がチヨツパ回路8に供給され
るのを抑制する回路系である。
さて、第1図及び第2図に基づき各部の構成に
就いて説明する。
チヨツパ回路8はPNPトランジスタQ1,Q2
らなり、PNPトランジスタQ1,Q2のエミツタが
共通接続され直流電圧源7に接続されている。
PNPトランジスタQ1のコレクタが抵抗R1,R3
接続点に接続され、PNPトランジスタQ2のコレ
クタが抵抗R2,R4の接続点に接続されている。
また、抵抗R1,R2の他端が共通接続されてカツ
プリング・コンデンサCに接続される。そして、
抵抗R3,R4の他端はそれぞれトランジスタQ5
Q6のベースに接続されている。加算回路10
は、トランジスタQ5,Q6が差動増幅器を構成
し、トランジスタQ5,Q6のコレクタに夫々負荷
抵抗RLが接続され、トランジスタQ5,Q6のエミ
ツタに夫々エミツタ抵抗R5,R6が接続され、そ
の他端が共通接続され抵抗R7を介し接地されて
構成されている。
次に駆動回路6の構成を第2図の実施例によつ
て説明する。38KHzスイツチング信号を受けるト
ランジスタQ10,Q11の共通接続されたエミツタ
に定電流源16が接続され、トランジスタQ10
Q11のコレクタに抵抗R11,R12が接続されてその
他端が接地されている。抵抗R11,R12の一端がト
ランジスタQ12,Q13のベースに夫々接続され、
トランジスタQ12,Q13のコレクタに抵抗R9,R10
が接続される。そして、トランジスタQ12,Q13
のエミツタが接地される。また、抵抗R9,R10
共通接続点と接地間に直流電圧源15が接続され
る。抵抗R9とトランジスタQ12のコレクタとの接
続点aに抵抗R13が接続されその他端がトランジ
スタQ2のベースに接続される。且つ、抵抗R10
トランジスタQ13のコレクタとの接続点bに抵抗
R14が接続されその他端がトランジスタQ1のベー
スに接続される。
さて、ミユーテイング回路系に就いて説明す
る。PLL(Phase−Locked Loop)回路等からな
る復調信号発生回路5によつて、19KHzパイロツ
ト信号を検出し、更に逓倍して38KHzスイツチン
グ信号を得、駆動回路6を介しチヨツパ回路8に
供給される。そして、駆動回路6はミユーテイン
グレベル検出回路9によつて制御されている。ミ
ユーテイングレベル検出回路9に含まれる整流平
滑回路13で得られた入力信号レベルに応じた直
流出力を所定のミユーテイングレベルと比較検出
し直流出力のレベルがミユーテイングレベルを越
えたときミユーテイング信号を発生し、駆動回路
6を制御して信号伝送系にミユーテイングをを掛
ける。
以下、本考案のミユーテイング回路を具えた
FMステレオ受信機の動作に就いて第1図及び第
2図に基づき説明する。ステレオ受信時は駆動回
路6のトランジスタQ10,Q11の夫々のベースに
互いに位相の反転した38KHzスイツチング信号が
入力され、トランジスタQ10,Q11は夫々交互に
能動・遮断状態を繰り返す。同時にトランジスタ
Q12,Q13も夫々同様に交互に能動・遮断状態を
繰り返している。トランジスタQ10がオンのとき
トランジスタQ11はオフ状態となる。トランジス
タQ12がオンであればトランジスタQ12のコレク
タ側のa点の電位は低レベルとなり、チヨツパ回
路8のトランジスタQ2はオン状態となる。一
方、トランジスタQ11はオフ状態であるので、ト
ランジスタQ13もオフとなりそのコレクタ電位は
高レベルとなる。従つて、チヨツパ回路8のトラ
ンジスタQ1はオフ状態となる。このようにして
交互にチヨツパ回路8のトランジスタQ1,Q2
能動・遮断を繰り返してステレオ復合信号を時分
割してステレオ分離を行う。因に、モノラル受信
時はトランジスタQ10,Q11の共通接続されたエ
ミツタの電位を、ステレオ・モノラル切替信号A
を供給して低レベルとし、トランジスタQ10
Q11を遮断状態とする。a点とb点の電位は共に
高レベルとなつてチヨツパ回路8のトランジスタ
Q1,Q2が遮断状態となる。このようにしてチヨ
ツパ回路8への38KHzスイツチング信号の供給が
遮断されモノラル受信状態とする。
次にミユーテイング回路系の動作説明に入る。
FM信号の入力レベルはミユーテイングレベル検
出回路9によつて検出する。ミユーテイングレベ
ル検出回路9はFM信号を整流平滑回路13によ
つて整流平滑しFM信号レベルがミユーテイング
動作レベルに達したことを検出すると、ミユーテ
イング信号が発信され、トランジスタQ8,Q9
ベースに入力されて能動状態となる。従つて、ミ
ユーテイング動作時はトランジスタQ10,Q11
能動状態となり、それに伴ない抵抗R11,R12にバ
イアス電圧が生じて、トランジスタQ12,Q13
動作状態となる。そしてチヨツパ回路8を形成す
るトランジスタQ1,Q2が動作状態となり、38K
Hzスイツチング信号は遮断される。また、カツプ
リングコンデンサCから供給される複合信号成分
はチヨツパ回路8によつて交流的に接地されるこ
とになるので信号伝送系にミユーテイングが掛か
る。同時に加算回路10のトランジスタQ5,Q6
のベースには直流電圧源7からバイアス電圧が供
給される。従つて、トランジスタQ5,Q6のコレ
クタ電位、即ち加算回路10の出力端子11,1
2の直流レベルは略一定に保持できるのでポツプ
ノイズの発生を防ぐことができる。
無論、チヨツパ回路8のトランジスタQ1,Q2
がPNPトランジスタで形成されているが、NPN
トランジスタで形成してもよい。また、加算回路
10の負荷回路は抵抗RLに限定されるものでな
い。更にまた、38KHzスイツチング信号の駆動回
路6は第2図に示した回路に限定されるものでな
く、種々の回路によつて成し得る。その場合、ミ
ユーテイング信号によつてチヨツパ回路8を構成
するトランジスタQ1,Q2を同時に能動状態とす
るように、駆動回路6を制御すれば良い。
上述の如く、本考案のミユーテイング回路は既
存のスイツチング方式のFMステレオ受信機にご
く少数の回路素子を加えるだけでミユーテイング
回路を形成することが可能となる。また、駆動回
路6のトランジスタQ10,Q11のベース電極部に
トランジスタQ8,Q9を加えるのみでミユーテイ
ング回路を形成できる為に半導体集積回路化が容
易となり安価なFMステレオ受信機を提供でき
る。
更にまた、斯るミユーテイング回路はミユーテ
イング動作時、加算回路を構成するトランジスタ
のベースにバイアス電圧が供給されるので出力端
の直流レベルの変動が少なくポツプノイズの発生
を抑えることができる。
上述の如く本考案のミユーテイング回路は種々
の優れた効果を奏するもので極めて有効である。
【図面の簡単な説明】
第1図は本考案に係るスイツチング方式のFM
ステレオ受信機の実施例を示す図である。第2図
は本考案のミユーテイング回路の主要部の実施例
を示す回路図である。 1:アンテナ、2:フロントエンド、3:中間
周波増幅回路、4:FM検波回路、5:復調信号
発生回路、6:駆動回路、8:チヨツパ回路、
9:整流平滑回路13を具えたミユーテイングレ
ベル検出回路、10:加算回路、11,12:出
力端子。

Claims (1)

    【実用新案登録請求の範囲】
  1. 一対のトランジスタのエミツタにエミツタ抵抗
    を接続してその他端を共通接続した差動増幅器か
    らなる加算回路と、該加算回路の入力端間に一対
    のトランジスタからなるチヨツパ回路を具え、該
    チヨツパ回路の夫々のトランジスタのベースに互
    いに位相の反転した38KHz副搬送波信号を入力し
    て複合信号を分離するスイツチング方式のFMス
    テレオ受信機に於て、受信信号レベルがミユーテ
    イングレベルに達したとき、該チヨツパ回路をな
    す二つのトランジスタを同時に動作状態とするこ
    とによつて信号伝送系にミユーテイングを掛ける
    ことを特徴とするFMステレオ受信機のミユーテ
    イング回路。
JP18319682U 1982-12-03 1982-12-03 ミユ−テイング回路 Granted JPS5986757U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18319682U JPS5986757U (ja) 1982-12-03 1982-12-03 ミユ−テイング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18319682U JPS5986757U (ja) 1982-12-03 1982-12-03 ミユ−テイング回路

Publications (2)

Publication Number Publication Date
JPS5986757U JPS5986757U (ja) 1984-06-12
JPS6238364Y2 true JPS6238364Y2 (ja) 1987-09-30

Family

ID=30396542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18319682U Granted JPS5986757U (ja) 1982-12-03 1982-12-03 ミユ−テイング回路

Country Status (1)

Country Link
JP (1) JPS5986757U (ja)

Also Published As

Publication number Publication date
JPS5986757U (ja) 1984-06-12

Similar Documents

Publication Publication Date Title
US4356350A (en) FM Receiver
US3617641A (en) Stereo multiplex demodulator
US4659949A (en) Phase-locked loop circuit
US4140878A (en) Stereo demodulator system
US4399325A (en) Demodulating circuit for controlling stereo separation
JPS6238364Y2 (ja)
US3958181A (en) Disturbance signal detector for blanking circuit control
US4383136A (en) Muting circuit for AM stereophonic receiver
JPS6322748Y2 (ja)
US4224471A (en) FM Radio receiver
JPS6122366Y2 (ja)
JPS5831780B2 (ja) Fm ジユシンキ
JPS5826221B2 (ja) Fm受信機
JPS6243381B2 (ja)
JP2689653B2 (ja) 出力インピーダンス切換回路およびそれを用いた電気回路装置
US3519846A (en) Frequency-doubler circuit
US3339025A (en) De-emphasis network arrangement for am-fm radios
JPH0452661B2 (ja)
JPS5813647Y2 (ja) ステレオマルチプレツクス回路
JPH03768Y2 (ja)
JPS6317257B2 (ja)
JPS6042534Y2 (ja) 雑音低減回路
US3519748A (en) Stereo receiver suitable for integrated circuit construction
JPS6223501B2 (ja)
JPH0354449Y2 (ja)