JPS5934635A - 微細加工方法 - Google Patents
微細加工方法Info
- Publication number
- JPS5934635A JPS5934635A JP57144933A JP14493382A JPS5934635A JP S5934635 A JPS5934635 A JP S5934635A JP 57144933 A JP57144933 A JP 57144933A JP 14493382 A JP14493382 A JP 14493382A JP S5934635 A JPS5934635 A JP S5934635A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- thin film
- layer
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
- H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体製造工程等における微細加工方法に
関するものである。
関するものである。
半導体集積回路は、ますます高集積化の要求が厳しく、
パターンの微細化が進んでいる。微細パターン形成のた
めには従来使われてきた化学薬品又はガスプラズマによ
る等方性エンチングでは不充分であり、反応性イオンエ
ツチング等による異方性エツチングを使った微細加工方
法が必要となってきた。一方、パターンの微細化が進む
につれて、従来からポリ７リコン・ゲート技術として広
く使われてきたポリシリコンではゲート・配線電極材料
としては抵抗が面すざるので、ポリシリコン膜の上に高
融点金属シリブイド（ＭｏＳｉ□、ｗｓｉ□等）膜を形
成した２層膜をポリシリコン膜の代シに使用きれ出した
。
パターンの微細化が進んでいる。微細パターン形成のた
めには従来使われてきた化学薬品又はガスプラズマによ
る等方性エンチングでは不充分であり、反応性イオンエ
ツチング等による異方性エツチングを使った微細加工方
法が必要となってきた。一方、パターンの微細化が進む
につれて、従来からポリ７リコン・ゲート技術として広
く使われてきたポリシリコンではゲート・配線電極材料
としては抵抗が面すざるので、ポリシリコン膜の上に高
融点金属シリブイド（ＭｏＳｉ□、ｗｓｉ□等）膜を形
成した２層膜をポリシリコン膜の代シに使用きれ出した
。
しかしながら、このような２層膜を異方性エツチングし
た場合、下地基板に段差部を有する場合、この段差部に
エツチング残が発生しゃすいという欠点がある。
た場合、下地基板に段差部を有する場合、この段差部に
エツチング残が発生しゃすいという欠点がある。
ポリシリコン膜上にモリブデン・シリサイド膜を形成し
た２層膜の微細加工を例にとってこの問題点を以下図面
にて説明する。
た２層膜の微細加工を例にとってこの問題点を以下図面
にて説明する。
第１図ａに示したように、段差のある下地基板（１）上
にポリシリコン膜（２）を形成し、その上にモリブデン
・シリサイド膜（３）を形成した後、レジスト（４）の
パターンを形成する。これに異方性エンチングを行なえ
ば、第１図すに示したような断面形状の段階を経過した
後、第１図ａＫ示したような断面形状となシ、段差部に
エツチング残が発生してしまう。もちろん、エツチング
を追加すれば、このエツチング残はなくなるが、一般的
に異方性エツチングはレジストもしくは下地基板とのエ
ツチングの選択性が乏しいので、充分に追加エツチング
することはできなＩｎ□ この発明の目的は、段差のある下地基板上の薄膜を精度
よくエツチング残なしＫて微細加工する方法を提供する
ことである。
にポリシリコン膜（２）を形成し、その上にモリブデン
・シリサイド膜（３）を形成した後、レジスト（４）の
パターンを形成する。これに異方性エンチングを行なえ
ば、第１図すに示したような断面形状の段階を経過した
後、第１図ａＫ示したような断面形状となシ、段差部に
エツチング残が発生してしまう。もちろん、エツチング
を追加すれば、このエツチング残はなくなるが、一般的
に異方性エツチングはレジストもしくは下地基板とのエ
ツチングの選択性が乏しいので、充分に追加エツチング
することはできなＩｎ□ この発明の目的は、段差のある下地基板上の薄膜を精度
よくエツチング残なしＫて微細加工する方法を提供する
ことである。
この目的は、２層膜をエンチングする除まず等方性エン
チングにて段差部の２層膜を優先的にエツチングした後
、異方性エツチングすることによって達成できた。
チングにて段差部の２層膜を優先的にエツチングした後
、異方性エツチングすることによって達成できた。
以下、この発明の一実施例を図について説明する。
第１図ａに示したような断面形状をもつ２層膜を、四７
ツ化炭素（ＣＦ４）と酸素（０２）との混合ガスをバレ
ル型チャンバー中に導入し、ガス圧０．４Ｔｏｒｒ高周
波電力３００Ｗの条件にてグロー放電させ、発生したプ
ラズマにて等方性エツチングをすると、第２図ａに示し
たように段差部が優先的にエツチングされる。この後に
、四塩化炭素（ＣＣＩ！４）と酸素（０□）との混合ガ
ス（酸素濃度１０モル％）を平行平版形電極を備えたチ
ャンバー中に導入し、ガス圧０．０５Ｔｏｒｒ 、烏周
波電力４００Ｗの条件で、反応性イオンエツチングする
ことＫよって、第２図すに示したように段差部にエツチ
ング残のない微細加工が可能となった。このガスプラズ
マの場合、３０６ｎｍ付近の発光スペクトル強度変化を
とらえることＫよってエツチング終点を自動検出するこ
とが可能である。
ツ化炭素（ＣＦ４）と酸素（０２）との混合ガスをバレ
ル型チャンバー中に導入し、ガス圧０．４Ｔｏｒｒ高周
波電力３００Ｗの条件にてグロー放電させ、発生したプ
ラズマにて等方性エツチングをすると、第２図ａに示し
たように段差部が優先的にエツチングされる。この後に
、四塩化炭素（ＣＣＩ！４）と酸素（０□）との混合ガ
ス（酸素濃度１０モル％）を平行平版形電極を備えたチ
ャンバー中に導入し、ガス圧０．０５Ｔｏｒｒ 、烏周
波電力４００Ｗの条件で、反応性イオンエツチングする
ことＫよって、第２図すに示したように段差部にエツチ
ング残のない微細加工が可能となった。このガスプラズ
マの場合、３０６ｎｍ付近の発光スペクトル強度変化を
とらえることＫよってエツチング終点を自動検出するこ
とが可能である。
以上説明したように本発明によれば段差部のエツチング
を優先的に進めることが可能となシエツテング残が発生
しなくなる。第２図ａに示したように等方性エツチング
にて段差部のエツチングが優先的に進む理由は、第２層
目の膜（３）が段差部にてストレスが大きく、等方性エ
ツチングに対し大きなエツチング速度をもつためと考え
られる。ストレスを内在した膜がエツチング速度が大き
くなる例としては、レーザーアニールしたポリシリコン
膜の等方性エンチングの場合にも見られる。このストレ
スの大きい部分のみ優先的にエンチングされる現象は異
方性エツチングの場合は見られない。また、スパッタリ
ング法にて形成した膜はストレスが大きく特に段差部に
そのストレスが集中しやすい。
を優先的に進めることが可能となシエツテング残が発生
しなくなる。第２図ａに示したように等方性エツチング
にて段差部のエツチングが優先的に進む理由は、第２層
目の膜（３）が段差部にてストレスが大きく、等方性エ
ツチングに対し大きなエツチング速度をもつためと考え
られる。ストレスを内在した膜がエツチング速度が大き
くなる例としては、レーザーアニールしたポリシリコン
膜の等方性エンチングの場合にも見られる。このストレ
スの大きい部分のみ優先的にエンチングされる現象は異
方性エツチングの場合は見られない。また、スパッタリ
ング法にて形成した膜はストレスが大きく特に段差部に
そのストレスが集中しやすい。
上記実施例では、第１Ｗ１目としてポリシリコン膜（２
）、第２層目としてはモリブデン・シリサイド膜（３）
を用いた場合における適用例を説明したが、この発明の
基本的な考え方は他にも利用することが可能である。例
えば、第１層目として窒化シリコン膜、第２Ｎ目として
スパッタリング法にて形成したタングステン・シリサイ
ド膜又は酸化シリコン膜等を用いた場合にも、エツチン
グする方法を適当に選べばこの発明は適用可能である。
）、第２層目としてはモリブデン・シリサイド膜（３）
を用いた場合における適用例を説明したが、この発明の
基本的な考え方は他にも利用することが可能である。例
えば、第１層目として窒化シリコン膜、第２Ｎ目として
スパッタリング法にて形成したタングステン・シリサイ
ド膜又は酸化シリコン膜等を用いた場合にも、エツチン
グする方法を適当に選べばこの発明は適用可能である。
また第２層目の薄膜の形成方法もスパッタリング法に限
定てれるものではなく、段差部においてストレスが集中
さえすれば、どんな方法でもよい。クリえば、通常の減
圧ＣＶＤ法にてポリシリコン膜を形成した後、レーザー
アニールを行なえば、段差部にストレスが県中する。
定てれるものではなく、段差部においてストレスが集中
さえすれば、どんな方法でもよい。クリえば、通常の減
圧ＣＶＤ法にてポリシリコン膜を形成した後、レーザー
アニールを行なえば、段差部にストレスが県中する。
また、異方性エンチングの後に、知時間の等方性エツチ
ングを追加することによシバターンの精度を悪化せずに
エツチング残の発生する確率をよ。
ングを追加することによシバターンの精度を悪化せずに
エツチング残の発生する確率をよ。
り減少することが可能である。
異方性エツチングのみでエツチング加工する代シに、等
方性エツチングをまず行った後、異方性エツチングを行
うことによシ第２図ｂＫ示したようにエツチングされた
パターンの先端部にテーパーをつけることが可能である
。
方性エツチングをまず行った後、異方性エツチングを行
うことによシ第２図ｂＫ示したようにエツチングされた
パターンの先端部にテーパーをつけることが可能である
。
第２図すでは、等方性エツチングを平坦部の第１層目の
膜がエツチング完了するまで行っているが、かならずし
もこの時点にて異方性エツチングに切シ替える必要はな
い。
膜がエツチング完了するまで行っているが、かならずし
もこの時点にて異方性エツチングに切シ替える必要はな
い。
等方性エツチングの条件を第１層目の薄膜のエツチング
速度よシ大きい条件に選ぶことにより、段差部を優先的
にエツチングする傾向を一層強めることができる。
速度よシ大きい条件に選ぶことにより、段差部を優先的
にエツチングする傾向を一層強めることができる。
また、フッ素を含んだ等方性エツチングの後、塩素を含
んだ異方性エツチングを行った場合、異方性エツチング
の速度が減少する。これは、等方性エツチングに塩素を
含んだガスプラズマにて行うことＫよって解決できる。
んだ異方性エツチングを行った場合、異方性エツチング
の速度が減少する。これは、等方性エツチングに塩素を
含んだガスプラズマにて行うことＫよって解決できる。
以上説明したよう例いこの発明によれば、段差部にエツ
チング残を発生させずに微細パターンを精度よく異方性
エツチングすることが可能である。
チング残を発生させずに微細パターンを精度よく異方性
エツチングすることが可能である。
第１図ａ ”−ａは従来の方法の主要各段階での状態を
示す断面図、第２図ａ、ｂはこの発明の一実施例の主要
各段階での状態を示す断面図である０図において、（１
）は下地基板、（２）はポリシリコン膜（第１層目の薄
膜）、（３）＃−１：モリブデン・シリサイド膜（第２
層目の薄膜） 、（４）は微細パターンのレジスト膜で
ある。 図中、同一符号は同一または相当部分を示す０代理人
葛野信−（外１名） 第１図
示す断面図、第２図ａ、ｂはこの発明の一実施例の主要
各段階での状態を示す断面図である０図において、（１
）は下地基板、（２）はポリシリコン膜（第１層目の薄
膜）、（３）＃−１：モリブデン・シリサイド膜（第２
層目の薄膜） 、（４）は微細パターンのレジスト膜で
ある。 図中、同一符号は同一または相当部分を示す０代理人
葛野信−（外１名） 第１図
Claims (9)
- （１）表面に段差部を有する下地基板の上記段差部を含
めた全土面に１第１層目の薄膜を形成し、上記第１Ｎ目
の薄膜の上に第２層目の薄膜を上記段差部に対応する部
分にストレスを有するように形成してなる２層膜に所要
微細パターンを残すように選択エツチングを施すに際し
て、等方性エツチングを施して、上記段差部に対応する
部分のエツチングを他の部分のエツチングより速かに進
行きせ、その後に異方性エツチングに切シ換えて施すこ
とを特徴とする微細加工方法１、 - （２） 第１層目の薄膜にポリシリコン膜、第２Ｎ目
の薄膜に金属シリサイド膜を用いることを特徴とする特
許請求の範囲第１項記載の微細加工方法。 - （３）第１層目の薄膜にぜリシリコン膜、第２層目の薄
膜にモリ・グデン・シリサイドを使用することを特徴と
する特許請求の範囲Ｍ＋ １項または第２項記載の微細
加工方法。 - （４）第２層目の薄膜を形成する方法としてスバ方法。
- （５）等方性エンチングに７ツ索を含むガスのガスプラ
ズマを用いることを特徴とする特許請求の範囲第１項な
いし第４項のいずれかに記載の微細加工方法。 - （６）等方性エツチングに塩素を含むガスのガスプラズ
マを用いることを特徴とする特許請求の範囲第１項ない
し第４項のいずれかに記載の微細加工方法。 - （７） 等方性エツチングは第１層目の薄膜に対する
エツチング速度が第２層目に対するエツチング速度よシ
大きいものであることを特徴とする特許請求の範囲第１
項ないし第６項のいずれかに記載の微細加工方法。 - （８） 異方性エツチングに塩素を含むガスのガスプ
ラズマを用いることを特徴とする特許請求の範間第１項
ないし第７項のいずれかに記載の微細加工方法。 - （９）異方性エツチングはその後に再度等方性エツチン
グを伴なうことを特徴とする特許請求の範囲第１項ない
し第８項のいずれかに記載の微細加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144933A JPS5934635A (ja) | 1982-08-20 | 1982-08-20 | 微細加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144933A JPS5934635A (ja) | 1982-08-20 | 1982-08-20 | 微細加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5934635A true JPS5934635A (ja) | 1984-02-25 |
Family
ID=15373566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57144933A Pending JPS5934635A (ja) | 1982-08-20 | 1982-08-20 | 微細加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934635A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880035A (en) * | 1992-06-29 | 1999-03-09 | Sony Corporation | Dry etching method |
-
1982
- 1982-08-20 JP JP57144933A patent/JPS5934635A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880035A (en) * | 1992-06-29 | 1999-03-09 | Sony Corporation | Dry etching method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5407861A (en) | Metallization over tungsten plugs | |
| JP3210359B2 (ja) | ドライエッチング方法 | |
| US5994234A (en) | Method for dry-etching a polycide film | |
| TWI404140B (zh) | 乾蝕刻方法 | |
| US6146542A (en) | Dry etching method of multilayer film | |
| KR100316028B1 (ko) | 메모리소자의 메탈 전극 형성방법 | |
| JP2991177B2 (ja) | 半導体装置の製造方法 | |
| US6461968B1 (en) | Method for fabricating a semiconductor device | |
| US6955990B2 (en) | Methods for forming a gate in a semiconductor device | |
| JP2864967B2 (ja) | 高融点金属膜のドライエッチング方法 | |
| JPH09116149A (ja) | 半導体装置のポリサイドゲート形成方法 | |
| CN117004949B (zh) | 一种刻蚀方法 | |
| US6399497B2 (en) | Semiconductor manufacturing process and semiconductor device | |
| JP3508856B2 (ja) | エッチング方法 | |
| JPH05343363A (ja) | ドライエッチング方法 | |
| JPH07106583A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07201830A (ja) | 半導体装置の製造方法 | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| US12406860B2 (en) | Method of forming conductive layer of semiconductor device | |
| JP2616100B2 (ja) | シリコン系被エッチング材のエッチング方法 | |
| TW577144B (en) | Damascene process capable of preventing punch through of etching stop layer | |
| JP2003282853A (ja) | 固体撮像装置、半導体装置の製造方法及び固体撮像装置の製造方法 | |
| JP3415537B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01248522A (ja) | 高融点金属配線層の形成方法 | |
| JPH08274078A (ja) | エッチング方法 |