JPS5934663A - Ｍｉｓ電界効果型トランジスタ - Google Patents
Ｍｉｓ電界効果型トランジスタInfo
- Publication number
- JPS5934663A JPS5934663A JP57145902A JP14590282A JPS5934663A JP S5934663 A JPS5934663 A JP S5934663A JP 57145902 A JP57145902 A JP 57145902A JP 14590282 A JP14590282 A JP 14590282A JP S5934663 A JPS5934663 A JP S5934663A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- drain
- source
- type
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ソース、ドレイン間電圧に基づく実効チャネ
ル長の変動が小さいＭＩＳ電界効果型トランジスタの構
造に関するものである。
ル長の変動が小さいＭＩＳ電界効果型トランジスタの構
造に関するものである。
従来のＭＩＳ電界効果型トランジスタの一例としてＭＯ
Ｓ）ランジスタ（以下、ＭＯ８Ｔと略記）を挙げれば、
その構造は、一般に第１図の如くであった。すなわち、
第１図において、従来のＭＯｆ９Ｔα人）は、ｐ型Ｓｉ
基板（２Ａ）の表面中に設けたｎ型拡散層から成るソー
ス（３＾）およびドレイン（４Ａ）と、これらと薄い酸
化膜（５）を介して設けられたポリシリコンからなるゲ
ート（６Ｎ）とＫよシ構成されており、厚い酸イヒ膜（
７Ａ）がこのＭＯ８Ｔ（１人）の周囲を取囲むことによ
って、他のＭＯ８Ｔとの電気的な分離が行なわれている
。なお、第１図傾おいて、ソース（３Ａ）とドレイン（
４ム）との間のシリコン基板（２ム）の部分には、スレ
ッショルド電圧（Ｖ丁ｕ）を制御するために、イオン注
入層（８人）が設けられ、厚い酸化Ｍ （７Ａ）の下側
にも、不吸なチャネル発生を防ぐため、不純物拡散ｌｉ
ｄ （２０Ａ）が設けられている。
Ｓ）ランジスタ（以下、ＭＯ８Ｔと略記）を挙げれば、
その構造は、一般に第１図の如くであった。すなわち、
第１図において、従来のＭＯｆ９Ｔα人）は、ｐ型Ｓｉ
基板（２Ａ）の表面中に設けたｎ型拡散層から成るソー
ス（３＾）およびドレイン（４Ａ）と、これらと薄い酸
化膜（５）を介して設けられたポリシリコンからなるゲ
ート（６Ｎ）とＫよシ構成されており、厚い酸イヒ膜（
７Ａ）がこのＭＯ８Ｔ（１人）の周囲を取囲むことによ
って、他のＭＯ８Ｔとの電気的な分離が行なわれている
。なお、第１図傾おいて、ソース（３Ａ）とドレイン（
４ム）との間のシリコン基板（２ム）の部分には、スレ
ッショルド電圧（Ｖ丁ｕ）を制御するために、イオン注
入層（８人）が設けられ、厚い酸化Ｍ （７Ａ）の下側
にも、不吸なチャネル発生を防ぐため、不純物拡散ｌｉ
ｄ （２０Ａ）が設けられている。
たソし１一般に、よシ小さな入力信号によってよシ大き
な出力信号を制御するためには、ＭＯ８Ｔのソース（３
Ａ）とドレイン（４Ａ）との間の距離を出来る限り知か
くする必吸がある一方、ゲート、ソース間７に圧をＶａ
ｓ、ドレイン、ソース間？ｉ圧ヲＶｏｓとしたとき、Ｖ
Ｏ２が少くともＯＶがら電汀Ｍｊ：圧ＶＤＤの範囲にお
いて変！７ｉ！＋ した与゛自、ＭＯ８Ｔは、ｖ６８が
ｖ７□よシ大なる時導通し、小なる時不導通に々ること
が必要である。
な出力信号を制御するためには、ＭＯ８Ｔのソース（３
Ａ）とドレイン（４Ａ）との間の距離を出来る限り知か
くする必吸がある一方、ゲート、ソース間７に圧をＶａ
ｓ、ドレイン、ソース間？ｉ圧ヲＶｏｓとしたとき、Ｖ
Ｏ２が少くともＯＶがら電汀Ｍｊ：圧ＶＤＤの範囲にお
いて変！７ｉ！＋ した与゛自、ＭＯ８Ｔは、ｖ６８が
ｖ７□よシ大なる時導通し、小なる時不導通に々ること
が必要である。
しかし、従来のＭＯ３Ｔは前述の如き構造であったため
、ＶＯ２によって実効チャネル長が変化するのを防ぐこ
とが出来ないものとなっている。
、ＶＯ２によって実効チャネル長が変化するのを防ぐこ
とが出来ないものとなっている。
すなわち、従〕ＫのＭＯ８Ｔでは、ｖＤｓが増すにつれ
、第１図においてドレイン（４Ａ）からソース（３＾）
に向って実効チャネル長を短縮させる部分が伸びて行く
ため、チャネル長が変化する現象を生ずる。
、第１図においてドレイン（４Ａ）からソース（３＾）
に向って実効チャネル長を短縮させる部分が伸びて行く
ため、チャネル長が変化する現象を生ずる。
壕だ、実際のＩＣ中のＭＯ８Ｔでは、ＩＣの信頼性を向
上させる見ｊｌｊから、ＶＤｎより充分高い電圧になっ
て初めて実効チャネル長が零となるように、ソース（３
Ａ）とドレイン（４Ａ）との間隔が選幻これている。こ
のため、通常動作時のＶＤＩＩがＯＶ〜ＶＤＤとなる範
囲では、特に、ｖＤｓキＯＶのとき、不必要に長い実効
チャネル長の下で動作させるものとなっていた。
上させる見ｊｌｊから、ＶＤｎより充分高い電圧になっ
て初めて実効チャネル長が零となるように、ソース（３
Ａ）とドレイン（４Ａ）との間隔が選幻これている。こ
のため、通常動作時のＶＤＩＩがＯＶ〜ＶＤＤとなる範
囲では、特に、ｖＤｓキＯＶのとき、不必要に長い実効
チャネル長の下で動作させるものとなっていた。
したがって、従来ＣＤ ＭＯＳ Ｔ （ＩＡ）は、ＶＯ
２によって実効チャネル長を短縮させる部分の大きさが
大きく変動するため、本床、実効チャネル長が零でもよ
い所を、実動作電圧域において不易ｉＫ長い実効チャネ
ル長を設定する必要があシ、結果として、ＭＯ８Ｔの相
互コンダクタンスｇｒｎを小さくする欠点を生じていた
。
２によって実効チャネル長を短縮させる部分の大きさが
大きく変動するため、本床、実効チャネル長が零でもよ
い所を、実動作電圧域において不易ｉＫ長い実効チャネ
ル長を設定する必要があシ、結果として、ＭＯ８Ｔの相
互コンダクタンスｇｒｎを小さくする欠点を生じていた
。
本発明は従来のか＼る欠点を除去するために冷されたも
のであり、従来のもののＶゎ８による実効チャネル長の
変動を、構造上軽減出来るようにし、従来のものよシも
動作電圧域における実効チャネル長を短く設定して、よ
シ大きなｇｍの得られるものとしたＭＯ５Ｔを提供する
ことを目的とするものである。
のであり、従来のもののＶゎ８による実効チャネル長の
変動を、構造上軽減出来るようにし、従来のものよシも
動作電圧域における実効チャネル長を短く設定して、よ
シ大きなｇｍの得られるものとしたＭＯ５Ｔを提供する
ことを目的とするものである。
以下、実施例を示す第２図以降により本発明の詳細な説
明する。
明する。
第２シ１におイテ、’ （ＩＢ） ｕ不発’９１ ノＡ
（ＯＳ Ｔ ｙ （２Ｒ）ｆ；Ｊｐ型Ｓｉ基板、 （
３Ｂ）はｎ型不純物を含むポリシリコンからなるソース
、 （４Ｂ） ｕ：同じ行別からなるドレイン、（５）
は薄いゲート酸化層（６Ｂ）はｎ型不Ｐ１（物を含むポ
リシリコンから成るゲート、 （７８）ｔ、１子分譲そ
の仙に用いる酸化膜、 （２０Ｂ）は寄生ＭＯ８Ｔのチ
ャネルカットをするためのＰ型拡散層である。
（ＯＳ Ｔ ｙ （２Ｒ）ｆ；Ｊｐ型Ｓｉ基板、 （
３Ｂ）はｎ型不純物を含むポリシリコンからなるソース
、 （４Ｂ） ｕ：同じ行別からなるドレイン、（５）
は薄いゲート酸化層（６Ｂ）はｎ型不Ｐ１（物を含むポ
リシリコンから成るゲート、 （７８）ｔ、１子分譲そ
の仙に用いる酸化膜、 （２０Ｂ）は寄生ＭＯ８Ｔのチ
ャネルカットをするためのＰ型拡散層である。
同図において、ソース（３Ｂ）とドレイン（４Ｂ） ト
の基板（２Ｂ）と接する面積は、チャネル電流を流すの
に充分な面積となるように出来るだけ小さくし、かつ、
Ｐ型拡散層（２０Ｂ） ｆｌ−ｓ：、ソー ス（３１１
）とトレイン（４Ｂ）との間において絶縁破壊が４１−
しない範囲によシ出来るだけ近くに餉４かれている。
の基板（２Ｂ）と接する面積は、チャネル電流を流すの
に充分な面積となるように出来るだけ小さくし、かつ、
Ｐ型拡散層（２０Ｂ） ｆｌ−ｓ：、ソー ス（３１１
）とトレイン（４Ｂ）との間において絶縁破壊が４１−
しない範囲によシ出来るだけ近くに餉４かれている。
本発明のＭＯＳ Ｔ （１Ｂ）は、上記の如く構成され
て込るため、従来のＭＯＳ Ｔ （ＩＡ）に１１′、し
て、ソースｃ３Ｂ） −トレイン（４Ｉ’） ｅ ’ｙ
） （６ｎ） ｓ４１７ｖ （２１３） 等Ｏ４（
１互間における電位関係を同様にしたとき、最も空乏層
の伸びが大きなドレイン（４川について考えれば、上記
の如くドレイン（４Ｂ）の有効面積を小さくしているた
め、ここから発生する総１＝、気カ紳の幻。
て込るため、従来のＭＯＳ Ｔ （ＩＡ）に１１′、し
て、ソースｃ３Ｂ） −トレイン（４Ｉ’） ｅ ’ｙ
） （６ｎ） ｓ４１７ｖ （２１３） 等Ｏ４（
１互間における電位関係を同様にしたとき、最も空乏層
の伸びが大きなドレイン（４川について考えれば、上記
の如くドレイン（４Ｂ）の有効面積を小さくしているた
め、ここから発生する総１＝、気カ紳の幻。
は小さく、シたがって、箪１７＋ｐされる基板（２Ｂ）
の不純物原子の数も少なく、空乏層の伸びも小さくなる
と共に、近くにＵかれ基＆電位にしであるｐ＋層（２０
Ｂ）がＭ；気的シールドとして働くため、さらに空乏層
の伸びが押さえられる。すなわち、第２図において、基
＆ （２Ｂ）の部分を空間電荷のない誘電体と見々し九
揚合、上記のことは直ちに′Ｍ！、解されるであろう。
の不純物原子の数も少なく、空乏層の伸びも小さくなる
と共に、近くにＵかれ基＆電位にしであるｐ＋層（２０
Ｂ）がＭ；気的シールドとして働くため、さらに空乏層
の伸びが押さえられる。すなわち、第２図において、基
＆ （２Ｂ）の部分を空間電荷のない誘電体と見々し九
揚合、上記のことは直ちに′Ｍ！、解されるであろう。
た！シ、実際には、電界によって基板（２Ｂ）に空間電
荷を生ずるが、第２図の如き場合は、彼達の如く空間電
荷の大部分がドレイン（４Ｂ）の表面と、ｐ＋層（２０
Ｂ）の表面とに生ずるものとなるため、基板（２Ｂ）中
の空間電荷の働きは小さく、上記の如きｐ＋層（２０１
１）のシールド効果が、この場合にも作用することが期
待できる。
荷を生ずるが、第２図の如き場合は、彼達の如く空間電
荷の大部分がドレイン（４Ｂ）の表面と、ｐ＋層（２０
Ｂ）の表面とに生ずるものとなるため、基板（２Ｂ）中
の空間電荷の働きは小さく、上記の如きｐ＋層（２０１
１）のシールド効果が、この場合にも作用することが期
待できる。
第３図（ａ）Ｕｌ、従来のＭＯＳ Ｔ （ＩＡ）の基板
（２Δ）とドレイン（４Ａ）との接合を、同図（ｂ）は
、本発明のＭＯ８Ｔ（ＩＢ）のｐ 層（２０１＋）と基
板（２Ｂ）とドレイン（４Ｂ）との間の接合を、最も単
純な一次元に近似した状態として示し、同図（ｃ）は、
それぞれの構造について、ポアソン方程式を解いて求め
た電位分布の状況を示して因る。
（２Δ）とドレイン（４Ａ）との接合を、同図（ｂ）は
、本発明のＭＯ８Ｔ（ＩＢ）のｐ 層（２０１＋）と基
板（２Ｂ）とドレイン（４Ｂ）との間の接合を、最も単
純な一次元に近似した状態として示し、同図（ｃ）は、
それぞれの構造について、ポアソン方程式を解いて求め
た電位分布の状況を示して因る。
第３図（、）の構造の場合、Ｂ＋−４一層（４Ａ）の不
純物濃度が充分高く、かつ、Ｐ Ｒ，ｉ （２Ａ）の不
純物濃度が一様であれば、空乏層（２１Ａ）の端部（２
２Ａ）を頂点とする下方に突出した放物線によシ第３図
（ｃ）の（２３Ａ）の如く電位分布が表わされる。この
空乏層（２１Ａ）の厚みは、ｐ層（２人）の不純物濃度
を高くすることによって薄く出来るが、電界が最大とな
るｐｎ接合面（２４４）の電界が増すため絶縁破壊が住
する。たソし、第３図（、）の空乏層（２１Ａ）と同図
（ｃ）の曲線（２３Ａ）とは、与えられたｐ−ｎ接合の
印加最大電圧に対して、丁度絶縁破壊が生ぜず、かつ、
空乏層（２１Ａ）の厚みが最も薄くなる条件になってい
るものとする。
純物濃度が充分高く、かつ、Ｐ Ｒ，ｉ （２Ａ）の不
純物濃度が一様であれば、空乏層（２１Ａ）の端部（２
２Ａ）を頂点とする下方に突出した放物線によシ第３図
（ｃ）の（２３Ａ）の如く電位分布が表わされる。この
空乏層（２１Ａ）の厚みは、ｐ層（２人）の不純物濃度
を高くすることによって薄く出来るが、電界が最大とな
るｐｎ接合面（２４４）の電界が増すため絶縁破壊が住
する。たソし、第３図（、）の空乏層（２１Ａ）と同図
（ｃ）の曲線（２３Ａ）とは、与えられたｐ−ｎ接合の
印加最大電圧に対して、丁度絶縁破壊が生ぜず、かつ、
空乏層（２１Ａ）の厚みが最も薄くなる条件になってい
るものとする。
これに対して、第３図（ｂ）の構造にすると、ｎ＋＋層
（４Ｂ）の不純物濃度が充分高く、かつ、ｐ層（２０Ｂ
）とｐ一層（２Ｂ）との不純物濃度が一様であると共に
、同図（、）のｐ層（２Ａ）と濃度の大きさを比較して
ｐ〉ｐ＞ｐ−の関係となるようにすれは、結果として、
第３図（ｃ）の曲線（２３Ｂ）の如く、前者と同じｐ−
ｎ逆方向電圧を加えた場合、絶縁破壊の生じない電界強
度以下に押えながら、同図（ａ）のｐ−ｎ＋＋構造よシ
も空乏Ｈａ （２１Ｂ）のルみを薄くすることが出来る
。
（４Ｂ）の不純物濃度が充分高く、かつ、ｐ層（２０Ｂ
）とｐ一層（２Ｂ）との不純物濃度が一様であると共に
、同図（、）のｐ層（２Ａ）と濃度の大きさを比較して
ｐ〉ｐ＞ｐ−の関係となるようにすれは、結果として、
第３図（ｃ）の曲線（２３Ｂ）の如く、前者と同じｐ−
ｎ逆方向電圧を加えた場合、絶縁破壊の生じない電界強
度以下に押えながら、同図（ａ）のｐ−ｎ＋＋構造よシ
も空乏Ｈａ （２１Ｂ）のルみを薄くすることが出来る
。
すなわち、ｐ一層（２Ｂ）の不純物濃度けＰ＋層（２０
Ｂ）よシも充分低いため、ｐ一層（２Ｂ）中の電界はほ
とんど一定値を取シ、その値は、Ｐ＋層（２０Ｂ）の境
界（２５Ｂ）の電界にほとんど等しくその電位分布ｉ′
ｅｋ、’、’直線で示され、ｐ層（２０Ｂ）中における
空乏層内の電位分布は、空乏層（２１Ｂ）の境界（２２
Ｂ）の位置を頂点とする下方に突出した放物線状となシ
、結果として、第３図（ｃ）の曲線（２３Ｂ）の如くに
なる。
Ｂ）よシも充分低いため、ｐ一層（２Ｂ）中の電界はほ
とんど一定値を取シ、その値は、Ｐ＋層（２０Ｂ）の境
界（２５Ｂ）の電界にほとんど等しくその電位分布ｉ′
ｅｋ、’、’直線で示され、ｐ層（２０Ｂ）中における
空乏層内の電位分布は、空乏層（２１Ｂ）の境界（２２
Ｂ）の位置を頂点とする下方に突出した放物線状となシ
、結果として、第３図（ｃ）の曲線（２３Ｂ）の如くに
なる。
たソし、第３図（ａ）の構造と第１図に示す従来のＭｏ
Ｓ Ｔ （ＩＡ）とにおけるドレイン（４Ａ）と基板
（２Ａ）との、グー） （６Ａ）の直下部分における空
乏層の伸び方は、後者のこの部分がチャネルドープによ
って不純物濃度が一様でないこと、および、ゲート（６
Ａ）からの電界の影響を受けること、ならびに、３次元
的に考える必男がある等の主な理由によシ、同じとは云
えない。したがって、このことは、第３図（ｂ）の構造
と第２図に示す本発明のＭＯ５Ｔ（１Ｂ）との間におい
ても云えることになる。
Ｓ Ｔ （ＩＡ）とにおけるドレイン（４Ａ）と基板
（２Ａ）との、グー） （６Ａ）の直下部分における空
乏層の伸び方は、後者のこの部分がチャネルドープによ
って不純物濃度が一様でないこと、および、ゲート（６
Ａ）からの電界の影響を受けること、ならびに、３次元
的に考える必男がある等の主な理由によシ、同じとは云
えない。したがって、このことは、第３図（ｂ）の構造
と第２図に示す本発明のＭＯ５Ｔ（１Ｂ）との間におい
ても云えることになる。
しかし、以上のように和・々異なることはあるが、第３
図（ｃ）の曲線（２３Ｂ）においては、曲線（２３Ａ）
に比して、ｐ一層（２Ｂ）に大部分の電位降下を分担さ
せながら最大電界強度を等しくシ、かつ、曲ｍ （２３
Ｂ）に対応する空乏層（２１Ｂ）を曲線（２３Ａ）に対
応する空乏Ｐｉ （２１Ａ）よシも短かく出来る傾向を
示しておシ、本発明のＭＯＳ Ｔ （ＩＢ）を従来のＭ
Ｏ８Ｔ（１＾）と対比した場合についても、これらの傾
向が当て（−ｉ：まる。
図（ｃ）の曲線（２３Ｂ）においては、曲線（２３Ａ）
に比して、ｐ一層（２Ｂ）に大部分の電位降下を分担さ
せながら最大電界強度を等しくシ、かつ、曲ｍ （２３
Ｂ）に対応する空乏層（２１Ｂ）を曲線（２３Ａ）に対
応する空乏Ｐｉ （２１Ａ）よシも短かく出来る傾向を
示しておシ、本発明のＭＯＳ Ｔ （ＩＢ）を従来のＭ
Ｏ８Ｔ（１＾）と対比した場合についても、これらの傾
向が当て（−ｉ：まる。
以上が、本発明のＭＯＳ Ｔ （ＩＢ）の空乏層の伸び
を短かく出来ることの説明であるか、第２図から明らか
なように、グー） （６Ｂ）の真下にはＰ＋層（２０Ｂ
）が存在しないため、ｖＴ□のバックゲート電圧（ＶＢ
ｏ： ”／−ス（３Ｂ）とＭＭ（ｚｎ） とｏ１ｇ＋ｏ
Ｎ圧） 依存性を、ｐ層（２０Ｂ）がある場合に比して
小さくできる利点を生ずる。たソし、これを可能とする
には、ソース（３Ｂ）およびドレイン（４Ｂ）とｐ層（
２０Ｂ）とが、自己整合によシ第２図のように形成され
ることが必要である。
を短かく出来ることの説明であるか、第２図から明らか
なように、グー） （６Ｂ）の真下にはＰ＋層（２０Ｂ
）が存在しないため、ｖＴ□のバックゲート電圧（ＶＢ
ｏ： ”／−ス（３Ｂ）とＭＭ（ｚｎ） とｏ１ｇ＋ｏ
Ｎ圧） 依存性を、ｐ層（２０Ｂ）がある場合に比して
小さくできる利点を生ずる。たソし、これを可能とする
には、ソース（３Ｂ）およびドレイン（４Ｂ）とｐ層（
２０Ｂ）とが、自己整合によシ第２図のように形成され
ることが必要である。
つぎに、第２図の構造を実現する手段について述べる。
まず、第４図に示す如く、ｐ−型基板（２Ｂ）に薄い酸
化Ｍ（ｚ６）、窒化シリコン膜０７）および厚い酸化Ｂ
ｅＪ ｅ８）を順次に形成したうえ、異方性フォトエツ
チングによシ、第５図の如く、厚い酸化膜ａ８１．窒化
胆Ｑυ。
化Ｍ（ｚ６）、窒化シリコン膜０７）および厚い酸化Ｂ
ｅＪ ｅ８）を順次に形成したうえ、異方性フォトエツ
チングによシ、第５図の如く、厚い酸化膜ａ８１．窒化
胆Ｑυ。
薄い酸化膜−およびｐ−型基板（２Ｂ）を部分的に取シ
去る。ついで、第５図の構造姉対し、全面酸化によって
ｐ−型基板（２Ｂ）の露出部分に薄い酸化膜（２９）を
形成した後、全面に窒化シリコン膜０（１）を付着させ
、第６図の構造を得る。つぎに、第６図の構造から窒化
膜（至）および酸化膜（２俤を全面異方性エツチングに
よル取シ去った後、全面Ｂ＋イオン注入を行なうことＫ
よル注入Ｒ１３１）を形成し、第７図の構造を得る・つ
いで、第７図の構造に対し、全面酸化によシ、酸化膜（
７Ｂ）を形成する表共に、注入層０Ｄを拡散させてＰ＋
層（２００）を形成し、第８図の構造を得る。つぎに、
第８図の構造から窒化膜（至）を取シ去シ第９図の構造
を得る。ついで、第９図の構造に対し、全面にｎ ドー
プドポリシリコン膜（ト）をイボ着させ、第１０図の構
造を得た後、厚い酸化膜（２８）をエツチングし、その
上のドープドポリシリコン１’Ａ Ｃ３３）も同時に取
ル去ったうえ、全面にｖＴＩｆ制御のためのイオン注入
を行ない第１１図の構造を得る。ついで、第１１図の構
造に対し全面熱酸化によシ酸化膜（５Ｂ）を形成した後
、ｎ＋＋ドーグドポリシリコン膜を付着させフォトエツ
チングにょシゲ−） （６Ｒ）を形成し、第１２図の構
造すなわち、第２図の構造を得る。
去る。ついで、第５図の構造姉対し、全面酸化によって
ｐ−型基板（２Ｂ）の露出部分に薄い酸化膜（２９）を
形成した後、全面に窒化シリコン膜０（１）を付着させ
、第６図の構造を得る。つぎに、第６図の構造から窒化
膜（至）および酸化膜（２俤を全面異方性エツチングに
よル取シ去った後、全面Ｂ＋イオン注入を行なうことＫ
よル注入Ｒ１３１）を形成し、第７図の構造を得る・つ
いで、第７図の構造に対し、全面酸化によシ、酸化膜（
７Ｂ）を形成する表共に、注入層０Ｄを拡散させてＰ＋
層（２００）を形成し、第８図の構造を得る。つぎに、
第８図の構造から窒化膜（至）を取シ去シ第９図の構造
を得る。ついで、第９図の構造に対し、全面にｎ ドー
プドポリシリコン膜（ト）をイボ着させ、第１０図の構
造を得た後、厚い酸化膜（２８）をエツチングし、その
上のドープドポリシリコン１’Ａ Ｃ３３）も同時に取
ル去ったうえ、全面にｖＴＩｆ制御のためのイオン注入
を行ない第１１図の構造を得る。ついで、第１１図の構
造に対し全面熱酸化によシ酸化膜（５Ｂ）を形成した後
、ｎ＋＋ドーグドポリシリコン膜を付着させフォトエツ
チングにょシゲ−） （６Ｒ）を形成し、第１２図の構
造すなわち、第２図の構造を得る。
たソし、繁雑さを避けるために、説明を省略したが、第
１１図においてソース（３Ｂ）とドレイン（４Ｂ）とを
平面パターン上分離するためには、フォトエツチング工
程が余分処必要である。
１１図においてソース（３Ｂ）とドレイン（４Ｂ）とを
平面パターン上分離するためには、フォトエツチング工
程が余分処必要である。
なお、第７図においてイオン注入を行う前に、更に基板
（２人）をエツチングし、第８図において生長させる酸
化膜（７ｎ）をよシ、平坦にすることも出来る。
（２人）をエツチングし、第８図において生長させる酸
化膜（７ｎ）をよシ、平坦にすることも出来る。
つぎに、第２の実施例を第１３図および第１４図により
説明する。
説明する。
すなわち、第１３図に示す如く、従来のＭＯ５Ｔ（１＾
）基板（２Ａ）のイリに、イオン注入にょ力形成された
充分高濃度のｐ＋層（２０Ｂ１）を有するｐ型基板（２
Ｂ１）を用い、これの上にエピタキシャル成長させた第
１図の基板（２Ａ）に相当する層（２Ｂ）を形成し、こ
れの上に従来のＭＯ８Ｔ（１＾）を形成して第１４図の
如きＭＯＳ Ｔ （ＩＢ）を得ル。
）基板（２Ａ）のイリに、イオン注入にょ力形成された
充分高濃度のｐ＋層（２０Ｂ１）を有するｐ型基板（２
Ｂ１）を用い、これの上にエピタキシャル成長させた第
１図の基板（２Ａ）に相当する層（２Ｂ）を形成し、こ
れの上に従来のＭＯ８Ｔ（１＾）を形成して第１４図の
如きＭＯＳ Ｔ （ＩＢ）を得ル。
第１４図において、（ＩＢ）は本発明（７） ＭＯＳ
Ｔ 、 （２Ｂ１）は基板、 （２ｎ）はエピタキシャ
ル層、 （２０Ｂ１）はイオン注入によるＰ”＃ ＃
（３Ｂ）はソース、 （４Ｂ）はドレイン、（５）はゲ
ート酸化膜ａ （６ｎ）はグー） 、 （７Ｂ）は素子
分離のだめの厚いフィールド酸化ｉ、（８Ｂ）は”７１
１制御のためのイオン注入層、 （２０Ｂ）は素子分離
のためのイオン注入ｐ＋層である。
Ｔ 、 （２Ｂ１）は基板、 （２ｎ）はエピタキシャ
ル層、 （２０Ｂ１）はイオン注入によるＰ”＃ ＃
（３Ｂ）はソース、 （４Ｂ）はドレイン、（５）はゲ
ート酸化膜ａ （６ｎ）はグー） 、 （７Ｂ）は素子
分離のだめの厚いフィールド酸化ｉ、（８Ｂ）は”７１
１制御のためのイオン注入層、 （２０Ｂ）は素子分離
のためのイオン注入ｐ＋層である。
こ＼において、本発明のＭＯ５Ｔ（ＩＢ）は、第１４図
の如くソース（３Ｂ）およびドレイン（４Ｂ）がｐ＋Ｎ
勿皿）と、不純物濃度の低いｐ一層（２Ｂ）を介して対
向しておシ、これは、第１実施例における第３図（ｂ）
の構造になっているため、第１実施例の場合と同様姐由
によシ、ｐ＋層（２０Ｂ１ ）がソース（３Ｂ）および
ドレイ：ｙ （４Ｂ） （Ｄ シールドｔｔｔｔｉとし
て作用し、ノー２ （３Ｂ）およびドレイン（４Ｂ）か
らの空乏層の伸びを抑制するものとなシ、よシ実効チャ
ネル長の短いＭＯ８ＴαＢ）を構成する。たｙし、第１
実施例のＭＯ８’ｌ’と比較すれば、ソース（３Ｂ）お
よびドレイン（４Ｂ）から１Ｊｉ人する電気方線開が多
いため、上記のシールド効果の点で劣ると共に、グー）
（６Ｂ）の直下にもｐ＋屑（２０Ｂ１）が存在するた
め、ｖ？□のバックゲート電圧依存性力重大となる。
の如くソース（３Ｂ）およびドレイン（４Ｂ）がｐ＋Ｎ
勿皿）と、不純物濃度の低いｐ一層（２Ｂ）を介して対
向しておシ、これは、第１実施例における第３図（ｂ）
の構造になっているため、第１実施例の場合と同様姐由
によシ、ｐ＋層（２０Ｂ１ ）がソース（３Ｂ）および
ドレイ：ｙ （４Ｂ） （Ｄ シールドｔｔｔｔｉとし
て作用し、ノー２ （３Ｂ）およびドレイン（４Ｂ）か
らの空乏層の伸びを抑制するものとなシ、よシ実効チャ
ネル長の短いＭＯ８ＴαＢ）を構成する。たｙし、第１
実施例のＭＯ８’ｌ’と比較すれば、ソース（３Ｂ）お
よびドレイン（４Ｂ）から１Ｊｉ人する電気方線開が多
いため、上記のシールド効果の点で劣ると共に、グー）
（６Ｂ）の直下にもｐ＋屑（２０Ｂ１）が存在するた
め、ｖ？□のバックゲート電圧依存性力重大となる。
ついで第３の実施例を第１５図以降によシ説明する。第
１５図は、基板（２Ｂ）上に厚い酸化膜（２８＋を形成
した後、異方性フォトエツチングにょシ酸化膜（ハ）お
よび基板（２Ｂ）を順次に取り去ってから、イオン注入
層０υを形成したものである。つぎに、第１５し１の構
造に対し、比較的不純物ｚＨ度の但ｂｐ一層０４）をエ
ピタキシャル成長させてから、ｎ型置濃度Ｍ（ポリシリ
コンでもよい）（ト）を形成する。
１５図は、基板（２Ｂ）上に厚い酸化膜（２８＋を形成
した後、異方性フォトエツチングにょシ酸化膜（ハ）お
よび基板（２Ｂ）を順次に取り去ってから、イオン注入
層０υを形成したものである。つぎに、第１５し１の構
造に対し、比較的不純物ｚＨ度の但ｂｐ一層０４）をエ
ピタキシャル成長させてから、ｎ型置濃度Ｍ（ポリシリ
コンでもよい）（ト）を形成する。
なお、この間の熱履歴により、イオン注入層ｃ３１）は
拡散して厚さを増し、ｐ＋Ｍ（２０Ｂ）を形成して第１
６図の如くになる。ついで、第１６図の構造から、エツ
チングによシ酸化脱（２８）およびその上の層（至）。
拡散して厚さを増し、ｐ＋Ｍ（２０Ｂ）を形成して第１
６図の如くになる。ついで、第１６図の構造から、エツ
チングによシ酸化脱（２８）およびその上の層（至）。
（ロ）を同時に取り去ったうえ、イオン注入にょシ、ｖ
７Ｈ制御のための層（８Ｂ）を形成して、第１７図の構
造を得る。つぎに、第１７図の構造に対し、第１実施例
の場合と同様に、ソース（３Ｂ）およびドレイン（４Ｂ
）上には厚い酸化膜（５Ｂ）を、層（８Ｂ）の上には薄
いゲート酸化物（５）を形成し、その上にゲート（６ｒ
３）を形成して第１８図に示す第３実施例のＭＯ８Ｔ（
ＩＢ）を得る。
７Ｈ制御のための層（８Ｂ）を形成して、第１７図の構
造を得る。つぎに、第１７図の構造に対し、第１実施例
の場合と同様に、ソース（３Ｂ）およびドレイン（４Ｂ
）上には厚い酸化膜（５Ｂ）を、層（８Ｂ）の上には薄
いゲート酸化物（５）を形成し、その上にゲート（６ｒ
３）を形成して第１８図に示す第３実施例のＭＯ８Ｔ（
ＩＢ）を得る。
なお、第３実施例のＭＯ８Ｔ （ＩＢ）は上記の如き構
造であるため、ソース（３Ｂ）およびドレイン（４Ｂ）
が、チャネル電流を流すのに必要最小限の部分には限定
されていないことを除けば、第１実施例の場合と同様で
あるから、シールド効果の点でや＼劣るものの、第１実
施例と同様の効果が期待できる。
造であるため、ソース（３Ｂ）およびドレイン（４Ｂ）
が、チャネル電流を流すのに必要最小限の部分には限定
されていないことを除けば、第１実施例の場合と同様で
あるから、シールド効果の点でや＼劣るものの、第１実
施例と同様の効果が期待できる。
なお、本発明の理解を助けるため、Ｖ？Ｉｌｌ、 Ｖｔ
＊のショートチャネル効果および、パンチスルー現象に
つき、モデルを用いて統一的な解釈を説明する。
＊のショートチャネル効果および、パンチスルー現象に
つき、モデルを用いて統一的な解釈を説明する。
もつとも、このモテルは、一般に認められているｖＴ、
に関するモテルに対し、ＯＯＤ（Ｃｈａｒｇｅ０ｕｐｌ
ｅｄ Ｄｅｖｉｃｅ、 ）におけるポテンシャル井戸モ
デルを農１み合せると自然に導き出せるものではあるが
、一般には明確に在っていンシｂと思われるので、本発
明の説りＪ上の便宜のためにまとめたものである。
に関するモテルに対し、ＯＯＤ（Ｃｈａｒｇｅ０ｕｐｌ
ｅｄ Ｄｅｖｉｃｅ、 ）におけるポテンシャル井戸モ
デルを農１み合せると自然に導き出せるものではあるが
、一般には明確に在っていンシｂと思われるので、本発
明の説りＪ上の便宜のためにまとめたものである。
第１９図は、ＭＯ８Ｔ（ＩＡ）カニ丁度反転した時にお
けるソース（３Ａ）とドレイン（４Ａ）との間の電子に
対するエネルギの最も低いパスに沿ったエネルギバンド
を表わしたものであシ、同図において、（５１）Ｕ：伝
導帯の底を、（５２）は価電子帯の天井を、（５３）は
ソース（３Ｎ）のフェルミ準位をＮ （５’ｌ）はド
レインＧｉＡ）のフェルミ準位を、（５５）は基板（２
Ａ）の他からηＪ、界が与えられないときのフェルミ準
位を、（５６）は禁止帯の中心点におけるエネルギ分布
を、（５７）はソース（３Ａ）の領域を、（５８）はド
レイン（４Ａ）の領域を、（５９）は基板（２Ａ）の領
域をそれぞれ示している。
けるソース（３Ａ）とドレイン（４Ａ）との間の電子に
対するエネルギの最も低いパスに沿ったエネルギバンド
を表わしたものであシ、同図において、（５１）Ｕ：伝
導帯の底を、（５２）は価電子帯の天井を、（５３）は
ソース（３Ｎ）のフェルミ準位をＮ （５’ｌ）はド
レインＧｉＡ）のフェルミ準位を、（５５）は基板（２
Ａ）の他からηＪ、界が与えられないときのフェルミ準
位を、（５６）は禁止帯の中心点におけるエネルギ分布
を、（５７）はソース（３Ａ）の領域を、（５８）はド
レイン（４Ａ）の領域を、（５９）は基板（２Ａ）の領
域をそれぞれ示している。
結論から云へは、ソース（３Ａ）から見た基板（２〜の
ポテンシャルの山の高さく６１）がコントロールされた
」〃合、グー） （６Ａ）の協力をなくす代シに、ソー
ス（３Ａ）とドレイン（４Ａ）とを近づけるか、両者間
の電位差を大きくすることによっても、同様にできるた
め電流が流れる。これはいわゆるパンチスルーに当るも
のである。たｙし、この際、グー） （６Ａ）の電位を
負の方向ヘシフトさせることによって、パンチスルーの
発生をある程度生じ難くすることができる。また、この
ＩｖＴπの負側へのシフトがＶＴＲのショートチャネル
効果と考えられ、グー） （６Ａ）の電位をＯＶとして
も電流の流れるのが広義のパンチスルーと呼ばれるもの
に肖シ、グー） （６Ａ）の電位を充分大きな負電位と
しても電流の流れるのが狭義のパンチスルーと呼ばれる
ものに当る。
ポテンシャルの山の高さく６１）がコントロールされた
」〃合、グー） （６Ａ）の協力をなくす代シに、ソー
ス（３Ａ）とドレイン（４Ａ）とを近づけるか、両者間
の電位差を大きくすることによっても、同様にできるた
め電流が流れる。これはいわゆるパンチスルーに当るも
のである。たｙし、この際、グー） （６Ａ）の電位を
負の方向ヘシフトさせることによって、パンチスルーの
発生をある程度生じ難くすることができる。また、この
ＩｖＴπの負側へのシフトがＶＴＲのショートチャネル
効果と考えられ、グー） （６Ａ）の電位をＯＶとして
も電流の流れるのが広義のパンチスルーと呼ばれるもの
に肖シ、グー） （６Ａ）の電位を充分大きな負電位と
しても電流の流れるのが狭義のパンチスルーと呼ばれる
ものに当る。
なお、ソース（３Ａ）とドレイン（４Ａ）とのを芝屑が
重なるとパンチスルーが生じるという定性的な説明では
、バックゲート電圧がか＼っている場合に成立しないこ
とか良く知られているが、上記の判定条件では同等支障
は生じない。
重なるとパンチスルーが生じるという定性的な説明では
、バックゲート電圧がか＼っている場合に成立しないこ
とか良く知られているが、上記の判定条件では同等支障
は生じない。
しかし、ソース（３Ａ）およびドレイン（４Ａ）からの
電界の影響がパンチスルー発生にｆ！、’＝Ｉ係してい
ることは確かである。
電界の影響がパンチスルー発生にｆ！、’＝Ｉ係してい
ることは確かである。
転状態にあり、両者の関係がこれより低くなると電流が
流れる。こ＼において、φ。、φｐは、それぞれ、フェ
ルミレベル（５３） 、 ｆ５５）と禁止帯の中心との
エネルギ差を電圧で示したものであって、第１９図でハ
、ソース（３Ａ）のフェルミレベル（５３Ｌ！ｒ、基板
（２Ａ）部分に延長させた（この部分を一般に、■“フ
ェルミレベルと呼ぶ）が、丁度、基板（２Ａ）の禁酒シ
、これは、一般に認められているＭＯ８Ｔ の反転条
件に一致している。なお、この反転条件は、例えば、マ
グロウヒル社刊ｒＮ４ｏＳ／ｒ、ｓＩＤｅｓｉｇｎａｎ
ｄ Ａｐｐｌｉｃａｔｉｏｎ ＪのＰ、２９ にシトベ
られている。
流れる。こ＼において、φ。、φｐは、それぞれ、フェ
ルミレベル（５３） 、 ｆ５５）と禁止帯の中心との
エネルギ差を電圧で示したものであって、第１９図でハ
、ソース（３Ａ）のフェルミレベル（５３Ｌ！ｒ、基板
（２Ａ）部分に延長させた（この部分を一般に、■“フ
ェルミレベルと呼ぶ）が、丁度、基板（２Ａ）の禁酒シ
、これは、一般に認められているＭＯ８Ｔ の反転条
件に一致している。なお、この反転条件は、例えば、マ
グロウヒル社刊ｒＮ４ｏＳ／ｒ、ｓＩＤｅｓｉｇｎａｎ
ｄ Ａｐｐｌｉｃａｔｉｏｎ ＪのＰ、２９ にシトベ
られている。
ことは第１９図から明らかであろう。
以上は、いわゆるチャネル電流について一般に認Ｍ）ら
れている反転条件を、ソース（３Ａ）から見たポテンシ
ャルの山（６１）がｌφ。ト１φｐ＋ より低くなると
電流力Ｓ流れると云う感覚的にゎかシ易い形に変えてお
シ、チャネル電流以外にもこの判定条件を用いることが
できる。
れている反転条件を、ソース（３Ａ）から見たポテンシ
ャルの山（６１）がｌφ。ト１φｐ＋ より低くなると
電流力Ｓ流れると云う感覚的にゎかシ易い形に変えてお
シ、チャネル電流以外にもこの判定条件を用いることが
できる。
また、実効チャネル長け、第１９図における山の平坦部
（６０）の長さとなＩ）、ＮｑｏｓＴがオンとなるかオ
フとなるかは、山の高さく６１）にのみ依存し、実効チ
ャネル長には無関係となる。
（６０）の長さとなＩ）、ＮｑｏｓＴがオンとなるかオ
フとなるかは、山の高さく６１）にのみ依存し、実効チ
ャネル長には無関係となる。
以上の説明によシ明らかなとおり本発明によれば、ソー
ス、ドレインに対し、これらと反対の伝導型を有しかつ
比較的高不純物濃度の厄が、これと同じ伝導型を有する
比較的低不純物濃度の層を介して対向する構造とするこ
とにより、Ｐ ｎｉ合破壊電圧を低下させることなく
、上記の高不純物濃度の層にソース、ドレインに対する
一種のシールド型棒の作用をさせながら、ソース、ドレ
インからの空乏層の伸びを押える作用を行なわせている
ため、従来のものより実効チャネル長を短く設定して相
互コンダクタンスｇｍをよシ大とすることができる効果
を呈する。
ス、ドレインに対し、これらと反対の伝導型を有しかつ
比較的高不純物濃度の厄が、これと同じ伝導型を有する
比較的低不純物濃度の層を介して対向する構造とするこ
とにより、Ｐ ｎｉ合破壊電圧を低下させることなく
、上記の高不純物濃度の層にソース、ドレインに対する
一種のシールド型棒の作用をさせながら、ソース、ドレ
インからの空乏層の伸びを押える作用を行なわせている
ため、従来のものより実効チャネル長を短く設定して相
互コンダクタンスｇｍをよシ大とすることができる効果
を呈する。
なお、第１および？ｒ’＋、 ３実施例では、ゲートの
下に高濃度層がないため、ＶＴＨのパックゲート依存性
が小さく保てる効果を有する一方、第１実施例では、ソ
ース、ドレインのチャネル？！Ｙ：渾に寄与する部分を
除き、絶縁体によ、！１）Ｗｉ気力）１４の出入を抑制
するようにしているため、さらに空乏層の伸びを押え、
よシ実効チャネル長の短いＭＯ８Ｔを提供できる効果が
１４１られる。
下に高濃度層がないため、ＶＴＨのパックゲート依存性
が小さく保てる効果を有する一方、第１実施例では、ソ
ース、ドレインのチャネル？！Ｙ：渾に寄与する部分を
除き、絶縁体によ、！１）Ｗｉ気力）１４の出入を抑制
するようにしているため、さらに空乏層の伸びを押え、
よシ実効チャネル長の短いＭＯ８Ｔを提供できる効果が
１４１られる。
また、！ＩＪ次的な効果としては、チャネル長を長くす
ることなく、チャネル部分の不純物〃・度を低くできる
ため、テール（Ｔａｊｌ）１ｂ＃ｉ′とホットエレクト
ロンの発生とを抑制する効北を有する。
ることなく、チャネル部分の不純物〃・度を低くできる
ため、テール（Ｔａｊｌ）１ｂ＃ｉ′とホットエレクト
ロンの発生とを抑制する効北を有する。
たｙし、以上の説明はｈ＋ ｏ、 ｓ Ｔ Ｋついて行
々つだが、窒化シリコン脱を用いるＭＮＳ型、アルミナ
膜を用いるＭＡＳ型等についても本発明は適用可能であ
り、種々の変形が自在である。
々つだが、窒化シリコン脱を用いるＭＮＳ型、アルミナ
膜を用いるＭＡＳ型等についても本発明は適用可能であ
り、種々の変形が自在である。
第１図は従来のＭＯ８Ｔを示す断面図、第２図は本発明
の第１実施例を示すｌａ’ｉ’ｉ＃を図、第３図（−）
は従来のＨＯ８ＴＫ相当するｐ−ｎ 摺合の断面図、
第３図（ｂ）は本発明の第１実施例に和尚するｐ＋−ｐ
−ｎ＋接合の断面図、第３図（ｃ）は第３図（ａ） 、
（ｂ）に示す接合部分の電位分布を示す図、第４図乃
至第１２図は第２図に示す第１実施例のｈ＋ｏｓｒｆ製
造する工程の一例を示す断面図、第１３図は本発明の第
２実施例に用いる基板の断面図、第１４図は本発明の第
２実施例を示す断面図、第１５図乃至第１８図は本発明
の第３実施例のＭＯ８Ｔを製造する工程の一例を示す断
面図、第１９図は説明用のモデルを示す図である。 （２Ｂ）・・・・比較的低不純物濃度の層（基板入（３
Ｂ）・・壷・ソース、（４Ｂ）・・・・ ドレイン、（
２０Ｂ）。 （２０８１）・・・・比較的高不純物濃度の層、（７Ｂ
）・・・―絶縁体層。 特許出願人 三菱電楼株式会社 代 理 人 葛 野 信 −第１図 第２図 男 第３図 昆巨冊 第４図 第５図 りｐ 第６図 第７図 第１２図 第１３図 第１４図 Ｑ Ｂｌ 第１５図 ８ 手イ、シ′こ袖正書：（自発） 特許庁長官Ｌ］ｊツ １、事件の表示 Ｔ冒（ｉｌｌｔＪ ５７−１
４５９０２号２、発明の名称 ＭＩＳ電界電界効果型トランジ スタｉ山車を４−ると ｌＦｒ’ｌとの関係 持ｉｔ’Ｆ出１！９ｉｉ 入
代表名 片 由 仁 八 部 ４、代用１人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 ＋１１ 明細書第１５頁第６行のｒＭＯ８Ｔ（ＩＡ）
が」のつぎへ「図上省略したゲートからの電界によって
」を加入する。 （２）同書第１６頁第１７行の「かかっている」のつぎ
へ［のみでありＶｎｓが小さい］を加入する。 （３）同省第１９頁第１３行の［窒化シリコン膜・「 ・・・」乃至第１４行の ・・・・ＭＡＳ型」を下記の
とおり補正する。 ［酸化シリコン膜からなるゲート酸化膜の代りに、窒化
シリコン膜、アルミナ膜あるいは、これらと酸化シリコ
ン膜との複合膜を用いるＭＩ ＳＴ」 以 上
の第１実施例を示すｌａ’ｉ’ｉ＃を図、第３図（−）
は従来のＨＯ８ＴＫ相当するｐ−ｎ 摺合の断面図、
第３図（ｂ）は本発明の第１実施例に和尚するｐ＋−ｐ
−ｎ＋接合の断面図、第３図（ｃ）は第３図（ａ） 、
（ｂ）に示す接合部分の電位分布を示す図、第４図乃
至第１２図は第２図に示す第１実施例のｈ＋ｏｓｒｆ製
造する工程の一例を示す断面図、第１３図は本発明の第
２実施例に用いる基板の断面図、第１４図は本発明の第
２実施例を示す断面図、第１５図乃至第１８図は本発明
の第３実施例のＭＯ８Ｔを製造する工程の一例を示す断
面図、第１９図は説明用のモデルを示す図である。 （２Ｂ）・・・・比較的低不純物濃度の層（基板入（３
Ｂ）・・壷・ソース、（４Ｂ）・・・・ ドレイン、（
２０Ｂ）。 （２０８１）・・・・比較的高不純物濃度の層、（７Ｂ
）・・・―絶縁体層。 特許出願人 三菱電楼株式会社 代 理 人 葛 野 信 −第１図 第２図 男 第３図 昆巨冊 第４図 第５図 りｐ 第６図 第７図 第１２図 第１３図 第１４図 Ｑ Ｂｌ 第１５図 ８ 手イ、シ′こ袖正書：（自発） 特許庁長官Ｌ］ｊツ １、事件の表示 Ｔ冒（ｉｌｌｔＪ ５７−１
４５９０２号２、発明の名称 ＭＩＳ電界電界効果型トランジ スタｉ山車を４−ると ｌＦｒ’ｌとの関係 持ｉｔ’Ｆ出１！９ｉｉ 入
代表名 片 由 仁 八 部 ４、代用１人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 ＋１１ 明細書第１５頁第６行のｒＭＯ８Ｔ（ＩＡ）
が」のつぎへ「図上省略したゲートからの電界によって
」を加入する。 （２）同書第１６頁第１７行の「かかっている」のつぎ
へ［のみでありＶｎｓが小さい］を加入する。 （３）同省第１９頁第１３行の［窒化シリコン膜・「 ・・・」乃至第１４行の ・・・・ＭＡＳ型」を下記の
とおり補正する。 ［酸化シリコン膜からなるゲート酸化膜の代りに、窒化
シリコン膜、アルミナ膜あるいは、これらと酸化シリコ
ン膜との複合膜を用いるＭＩ ＳＴ」 以 上
Claims (3)
- （１）第１の導電型を有するソースおよびドレインと、
第２の導電型を有する比較的高不純物濃度の前記ソース
およびドレインと対向した第１の層と、第２の導電型を
有する比較的低不純物濃度の前記第１の層とソースおよ
びドレインとの間に介在した第２の層とを備えたことを
特徴とするＭ Ｉ 、９電界効果型トランジスタ。 - （２）端部が上記ソースおよびドレインのチャネル側端
部に対し、自己整合によシ一致して形成された上記第１
の層を用いたことを特徴とする特許請求の範囲第１項記
載のＭ Ｉ Ｓ ｔＪ’ｊ界効果型トランジスタ。 - （３）土ＭＬソースおよびドレインと対向する部分に絶
縁体層を有する上記第１の層を用いたことを特徴とする
特許言青求の範囲第２項記載のＭＩＳ電界効果型トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145902A JPS5934663A (ja) | 1982-08-21 | 1982-08-21 | Ｍｉｓ電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145902A JPS5934663A (ja) | 1982-08-21 | 1982-08-21 | Ｍｉｓ電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5934663A true JPS5934663A (ja) | 1984-02-25 |
Family
ID=15395694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57145902A Pending JPS5934663A (ja) | 1982-08-21 | 1982-08-21 | Ｍｉｓ電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934663A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5043778A (en) * | 1986-08-11 | 1991-08-27 | Texas Instruments Incorporated | Oxide-isolated source/drain transistor |
| US5471080A (en) * | 1988-09-08 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with a shaped gate electrode |
| US5543646A (en) * | 1988-09-08 | 1996-08-06 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with a shaped gate electrode |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575346A (en) * | 1980-06-13 | 1982-01-12 | Oki Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
-
1982
- 1982-08-21 JP JP57145902A patent/JPS5934663A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575346A (en) * | 1980-06-13 | 1982-01-12 | Oki Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5043778A (en) * | 1986-08-11 | 1991-08-27 | Texas Instruments Incorporated | Oxide-isolated source/drain transistor |
| US5471080A (en) * | 1988-09-08 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with a shaped gate electrode |
| US5543646A (en) * | 1988-09-08 | 1996-08-06 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with a shaped gate electrode |
| US5834817A (en) * | 1988-09-08 | 1998-11-10 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with a shaped gate electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4664631B2 (ja) | 半導体装置及びその製造方法 | |
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US5675172A (en) | Metal-insulator-semiconductor device having reduced threshold voltage and high mobility for high speed/low-voltage operation | |
| US5444282A (en) | Semiconductor device and a method of manufacturing thereof | |
| US6337500B1 (en) | Semiconductor device and method for fabricating the same | |
| US20090283839A1 (en) | Semiconductor device and semiconductor substrate | |
| US4396930A (en) | Compact MOSFET device with reduced plurality of wire contacts | |
| JPS6068654A (ja) | 半導体集積回路 | |
| KR20120109981A (ko) | 전계 효과 트랜지스터 | |
| US4754314A (en) | Split-level CMOS | |
| JP5360735B2 (ja) | 半導体装置 | |
| JPS6124833B2 (ja) | ||
| US4777147A (en) | Forming a split-level CMOS device | |
| JPS6119164A (ja) | 相補型集積回路とその製造方法 | |
| JPH07142718A (ja) | 非対称ｌｄｄ接合薄膜トランジスタ | |
| JPS5934663A (ja) | Ｍｉｓ電界効果型トランジスタ | |
| JPH05343686A (ja) | 半導体装置およびその製造方法 | |
| JP2000077540A (ja) | 半導体装置及びその製造方法 | |
| JPS6123669B2 (ja) | ||
| JP2007013025A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPS6241428B2 (ja) | ||
| JPH05136405A (ja) | 半導体装置 | |
| JPS6292360A (ja) | 相補型半導体装置 | |
| JPH01264265A (ja) | 半導体装置およびその製造方法 | |
| JP2508218B2 (ja) | 相補型ｍｉｓ集積回路 |