JPS5934718A - 可変減衰回路 - Google Patents
可変減衰回路Info
- Publication number
- JPS5934718A JPS5934718A JP57145062A JP14506282A JPS5934718A JP S5934718 A JPS5934718 A JP S5934718A JP 57145062 A JP57145062 A JP 57145062A JP 14506282 A JP14506282 A JP 14506282A JP S5934718 A JPS5934718 A JP S5934718A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- circuit
- capacitor
- terminal
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はR−2Rラダ一抵抗回路網を用いた可変減衰回
路に関するものである。
路に関するものである。
従来例の構成とその問題点
第1図に、R−2Rラダ一抵抗回路網を用いた可変減衰
回路の従来例を示す。
回路の従来例を示す。
第1図において、1は内部にR−2Rラグ−抵抗回路網
および2R側抵抗の−ff?Mkホット側出力および接
地側出力に切換えるだめのスイッチ列S1〜S7を含む
集積回路、2,3.4ijそハぞれ上記集積回路1の入
力端、ホット側出力端および接地側出力端、6は外付の
オペアンプ、6は帰還抵抗。
および2R側抵抗の−ff?Mkホット側出力および接
地側出力に切換えるだめのスイッチ列S1〜S7を含む
集積回路、2,3.4ijそハぞれ上記集積回路1の入
力端、ホット側出力端および接地側出力端、6は外付の
オペアンプ、6は帰還抵抗。
7(d上記オペアンプの出力端である。
次に第1図に示ずR−2Rラグ−抵抗回路網看:用いた
可変減衰回路の動作を説明する。
可変減衰回路の動作を説明する。
まず、入力端2に加えられた入力信号の信号′市・・・
・・−7ずつ分流し、それらの電流はスイッチS1〜S
7の状態に応じて、ホット側出力端3捷たけ接地側出力
端4に流れる。そのうちのホット側出力端3に流れる電
流の和を、外付けのオペアンプ6と帰還抵抗6で電圧に
変換し、出力端7に出力信号を出す。
・・−7ずつ分流し、それらの電流はスイッチS1〜S
7の状態に応じて、ホット側出力端3捷たけ接地側出力
端4に流れる。そのうちのホット側出力端3に流れる電
流の和を、外付けのオペアンプ6と帰還抵抗6で電圧に
変換し、出力端7に出力信号を出す。
そこで、第1図の場合、7ビノトのディジクル制御信号
によって、スイッチ31− S”c制御することによっ
て、入力信号を所定の割合で減衰または増強させて出力
端7に出力させることができる。
によって、スイッチ31− S”c制御することによっ
て、入力信号を所定の割合で減衰または増強させて出力
端7に出力させることができる。
ところで、外付のオペアンプ5は、一般に、入力オフセ
ントによる影響は、オペアンプの入力抵抗が変化する時
に、スパイクノイズの形で現れる。
ントによる影響は、オペアンプの入力抵抗が変化する時
に、スパイクノイズの形で現れる。
特に、スイッチ81〜S7の動作が接後断動作をする場
合には、切換り時にスイッチのON抵抗を介1〜で、オ
ペアンプ6の正相、逆相入力間がンヨートされるため、
入力オフセント電圧が、スイッチのON抵抗と帰還抵抗
6の比たけ増幅され、非常に大きなスパイクノイズを発
生させてし丑うという問題があった。
合には、切換り時にスイッチのON抵抗を介1〜で、オ
ペアンプ6の正相、逆相入力間がンヨートされるため、
入力オフセント電圧が、スイッチのON抵抗と帰還抵抗
6の比たけ増幅され、非常に大きなスパイクノイズを発
生させてし丑うという問題があった。
発明の目的
本発明は以北の問題を解決し、オペアンプに入力オフセ
ントがある場合でも、スイッチの接後断動作K 、1:
るスパイクノイズの発生を防止すると吉を目的とする。
ントがある場合でも、スイッチの接後断動作K 、1:
るスパイクノイズの発生を防止すると吉を目的とする。
発明の構成
本発明は、集積回路のホット側出力端と外付付けのオペ
アンプの逆相入力端の帰還抵抗接続点との間にコンデン
サを接続するとともに、スイッチが接地側になっている
時VtC,J−記コンテ/ザの集積回路側に直流電位を
供給するだめのリーク抵抗ヲで。
アンプの逆相入力端の帰還抵抗接続点との間にコンデン
サを接続するとともに、スイッチが接地側になっている
時VtC,J−記コンテ/ザの集積回路側に直流電位を
供給するだめのリーク抵抗ヲで。
集積回路のホット側出力端と接地側出力端の間に接続し
、上記コンデンサの働きにより、スイング−の変化によ
る抵抗値の変化を阻」1し、スパイクノイズが発生しな
いようにしたものである。
、上記コンデンサの働きにより、スイング−の変化によ
る抵抗値の変化を阻」1し、スパイクノイズが発生しな
いようにしたものである。
実施例の説明
第2図に本発明の一実施例を示す。第2図中で第1図と
同一の部分には同一の番号を伺す。
同一の部分には同一の番号を伺す。
第2図の実施例は、第1図のiノf来例に対し、集積回
路1のポット側出力Zia 3とAベーノ′/ゾロの逆
相入力端の帰還抵抗接続点との間に一17ブンザ8を挿
入し、さらに、スイッチ81〜S7が接地側になってい
る時にコンデンサ8の集積回路1側に直流電位を供給す
るためのリーク抵抗9′fIニー集積回路1のホット側
出力端3と接地側出力端4との間に接続したものである
。
路1のポット側出力Zia 3とAベーノ′/ゾロの逆
相入力端の帰還抵抗接続点との間に一17ブンザ8を挿
入し、さらに、スイッチ81〜S7が接地側になってい
る時にコンデンサ8の集積回路1側に直流電位を供給す
るためのリーク抵抗9′fIニー集積回路1のホット側
出力端3と接地側出力端4との間に接続したものである
。
第2図に示す実施例では、ホット側出力端3」:すIC
側を見た抵抗値が、スイッチ81〜S7の動作により変
化した場合でも、オペアンプ6の逆相入力回路の抵抗値
の変化は、コンデンサ8の働きにより生じないため、第
1図に示す従来例のようなスパイクノイズは発生しない
という効果がある。
側を見た抵抗値が、スイッチ81〜S7の動作により変
化した場合でも、オペアンプ6の逆相入力回路の抵抗値
の変化は、コンデンサ8の働きにより生じないため、第
1図に示す従来例のようなスパイクノイズは発生しない
という効果がある。
発明の効果
本発明によれば、わずか抵抗1本とコンテ/ツー1個を
伺加するだけで、スイッチの変化による抵抗値変化を阻
止し、スパイクノイズを除去することができる。
伺加するだけで、スイッチの変化による抵抗値変化を阻
止し、スパイクノイズを除去することができる。
第1図Vi従来の可変減衰回路の回路図、第2図は本発
明による?=]変減衰回路の一実施例の回路図である。 1・・・・・集積回路、6・・・・・オペアンプ、8・
・・・・コンデンサ、9・・・・・・リーク抵抗。
明による?=]変減衰回路の一実施例の回路図である。 1・・・・・集積回路、6・・・・・オペアンプ、8・
・・・・コンデンサ、9・・・・・・リーク抵抗。
Claims (1)
- R−2Rラダ一抵抗回路網と、上記回路網の2R側の各
抵抗の一端をホット側出力端および接地側出力端に切換
えるためのスイッチ列とを集積回路で構成し、上記集積
回路の接地側出力端を外付けのオペアンプの正相入力端
に接続し、上記ホット側出力端を、コンデンサを介して
上記オペアンプの逆相入力端に接続すると共に、上記集
積回路内のホット側出力端および接地側出力端間にり一
り抵抗を挿入したことを特徴とする可変減衰回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145062A JPS5934718A (ja) | 1982-08-20 | 1982-08-20 | 可変減衰回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57145062A JPS5934718A (ja) | 1982-08-20 | 1982-08-20 | 可変減衰回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5934718A true JPS5934718A (ja) | 1984-02-25 |
| JPH0145765B2 JPH0145765B2 (ja) | 1989-10-04 |
Family
ID=15376494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57145062A Granted JPS5934718A (ja) | 1982-08-20 | 1982-08-20 | 可変減衰回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934718A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315870A (ja) * | 1992-05-07 | 1993-11-26 | Mitsubishi Electric Corp | 情報処理装置 |
-
1982
- 1982-08-20 JP JP57145062A patent/JPS5934718A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315870A (ja) * | 1992-05-07 | 1993-11-26 | Mitsubishi Electric Corp | 情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0145765B2 (ja) | 1989-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5912599A (en) | Bandwidth compensated bridged-tee attenuator | |
| KR840003162A (ko) | 이득 제어 증폭기 | |
| US5369406A (en) | Multiplying digital-to-analogue converter | |
| US6028482A (en) | Wide dynamic range transimpedance amplifier circuit | |
| US3843935A (en) | Differential amplifier | |
| KR890004672B1 (ko) | 곱셈 회로 | |
| EP0095774A2 (en) | A switching circuit operable as an amplifier and a muting circuit | |
| US4227095A (en) | Deviation driver circuit | |
| JPS5934718A (ja) | 可変減衰回路 | |
| JPS59117815A (ja) | 電気抵抗制御回路 | |
| NZ209464A (en) | Amplified capacitor: with voltage follower circuit | |
| JP2710507B2 (ja) | 増幅回路 | |
| JP3312911B2 (ja) | 結合回路 | |
| US4348643A (en) | Constant phase limiter | |
| US3447095A (en) | Single-switch gain changer | |
| US6069916A (en) | Interface circuit | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| US4164716A (en) | Clock level shifting circuit | |
| JPS623939Y2 (ja) | ||
| JP2687656B2 (ja) | 加入者線回路 | |
| US3418593A (en) | Amplifier circuit with semiconductor device | |
| US4092609A (en) | Circuit for reducing ripple voltage | |
| JPH039391Y2 (ja) | ||
| JPH0117877Y2 (ja) | ||
| JP2749062B2 (ja) | 半導体回路 |