JPS593499A - 音声デ−タ専用ｒｏｍ - Google Patents
音声デ−タ専用ｒｏｍInfo
- Publication number
- JPS593499A JPS593499A JP57113015A JP11301582A JPS593499A JP S593499 A JPS593499 A JP S593499A JP 57113015 A JP57113015 A JP 57113015A JP 11301582 A JP11301582 A JP 11301582A JP S593499 A JPS593499 A JP S593499A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- output
- data
- address
- audio data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は音声合成回路において音声データを格納する音
声データ専用ＲＯＭに関するものである。
声データ専用ＲＯＭに関するものである。
一般に音声合成回路においては、音声データを格納する
メモリとして、音声データの性質より２０００〜９６０
０ ｂｉｔ／Ｓのデータを単語単位にブロックとして転
送する機能が必要であり、従来市販のメ℃りを利用する
場合、回路構成が複雑化しまたコスト高の原因となる問
題があった。
メモリとして、音声データの性質より２０００〜９６０
０ ｂｉｔ／Ｓのデータを単語単位にブロックとして転
送する機能が必要であり、従来市販のメ℃りを利用する
場合、回路構成が複雑化しまたコスト高の原因となる問
題があった。
本発明は上述の点に鑑みて提供したものであって、音声
データを単語単位にアドレスし１単語に相当する音声デ
ータを１ブロック表して連続的にシンセサイザ側に転送
できる構成とすることにより、ＬＳＩ化を容易にするさ
ともにこのＬＳＩ化したときの必要ヒシ数を削減して構
成を簡易化した音声データ専用ＲＯＭを提供することを
目的とするものである。
データを単語単位にアドレスし１単語に相当する音声デ
ータを１ブロック表して連続的にシンセサイザ側に転送
できる構成とすることにより、ＬＳＩ化を容易にするさ
ともにこのＬＳＩ化したときの必要ヒシ数を削減して構
成を簡易化した音声データ専用ＲＯＭを提供することを
目的とするものである。
以下本発明の一実施例を図面により詳述する。
第１図は本発明一実施例の回路図を示し、第２図は上記
実施例の専用ＲＯＭ （１０）を用いた応用回路のブロ
ック図である。図中ｆｉｌはパラメータＲＯＭであって
、単語単位にブロック表して音声データを格納しており
、後述のカウンタ（２）の出力でアクセスされ、その出
力の第１じットＰＯｏはセしフタ（６）に、その他のじ
ットＰＯｉはシフトレジスタ（３）の並列入力端に夫々
出力される。（４）はパラメータＲＯＭにおいて単語単
位で格納されている音声データの先頭アドレスのデータ
を格納しているアドレスＲＯＭであって、ＣＰＵ（１１
）側からのアクセスアドレスデータＤｎ ＝ Ｄ４がラ
ッチ回路（５）にラッチされたとき、このラッチ回路（
５）の出力によりアクセスされ１ このアドレスＲＯＭ
Ｆ４＋の出力は、ラッチ機能付の前８己カウンタ（２）
にラッチされ、このカウンタ（２）はアドレスＲＯＭ＋
４１出力値を予めラッチした後、シンセサイザ（１匂側
からリクエスト信号が入力する毎に１づつ力ウシトアッ
プされ、その出力でパラメータＲＯＭ （＋ｌをアクセ
スすることになる゛。シフトレジスタ（３）はそのＬ端
子に入力があったよき、パラメータＲ，ＯＭ Ｆｌｌの
出ｊＥＰＯ＋〜ＰＯｙの並列データを入力し、Ｃ端子の
入力即ちシンセサイザ（１２）側からのリクエスト信号
（ＲＦＪＱＳＴ ）の入力に応じて１ピツトづつ直列デ
ータとして出力するものであ如、セレクタ（６）はパラ
メータＲＯＭ ＋１）のＰＯｎ出力と上記シフトレジス
タ（３）の出力とをυノ換えるようにしてあり、結局ピ
ットシリアルなデータとして出力される出力デー−夕信
号（ＤＡＴＡ）は、パラメータＲＯＭ ［１１０ＰＯｏ
出力から順次Ｐ（ｈ出力までがピットシリアルに出力さ
れることになる。Ｄカウンタ（７）は、シンセサイザ（
１２）側からのリクエスト信Ｊ＋（ＲＥＱＳＴ ）をカ
ウントし、ノ凡うメータＲＯＭ＋１＋のアドレスをイン
クリメントするときに上記シフトレジスタ（３）へのデ
ータロードタイミングや）セレクタ（６）へのデータセ
レクトタイミングを制御するようにしである。フリツプ
フロツプ（８）は、シンセサイザ（１２）へその動作開
始、およびデータセツテイシジが完了したときのリクエ
スト信号の出力開始を夫々命令するだめのものである。
実施例の専用ＲＯＭ （１０）を用いた応用回路のブロ
ック図である。図中ｆｉｌはパラメータＲＯＭであって
、単語単位にブロック表して音声データを格納しており
、後述のカウンタ（２）の出力でアクセスされ、その出
力の第１じットＰＯｏはセしフタ（６）に、その他のじ
ットＰＯｉはシフトレジスタ（３）の並列入力端に夫々
出力される。（４）はパラメータＲＯＭにおいて単語単
位で格納されている音声データの先頭アドレスのデータ
を格納しているアドレスＲＯＭであって、ＣＰＵ（１１
）側からのアクセスアドレスデータＤｎ ＝ Ｄ４がラ
ッチ回路（５）にラッチされたとき、このラッチ回路（
５）の出力によりアクセスされ１ このアドレスＲＯＭ
Ｆ４＋の出力は、ラッチ機能付の前８己カウンタ（２）
にラッチされ、このカウンタ（２）はアドレスＲＯＭ＋
４１出力値を予めラッチした後、シンセサイザ（１匂側
からリクエスト信号が入力する毎に１づつ力ウシトアッ
プされ、その出力でパラメータＲＯＭ （＋ｌをアクセ
スすることになる゛。シフトレジスタ（３）はそのＬ端
子に入力があったよき、パラメータＲ，ＯＭ Ｆｌｌの
出ｊＥＰＯ＋〜ＰＯｙの並列データを入力し、Ｃ端子の
入力即ちシンセサイザ（１２）側からのリクエスト信号
（ＲＦＪＱＳＴ ）の入力に応じて１ピツトづつ直列デ
ータとして出力するものであ如、セレクタ（６）はパラ
メータＲＯＭ ＋１）のＰＯｎ出力と上記シフトレジス
タ（３）の出力とをυノ換えるようにしてあり、結局ピ
ットシリアルなデータとして出力される出力デー−夕信
号（ＤＡＴＡ）は、パラメータＲＯＭ ［１１０ＰＯｏ
出力から順次Ｐ（ｈ出力までがピットシリアルに出力さ
れることになる。Ｄカウンタ（７）は、シンセサイザ（
１２）側からのリクエスト信Ｊ＋（ＲＥＱＳＴ ）をカ
ウントし、ノ凡うメータＲＯＭ＋１＋のアドレスをイン
クリメントするときに上記シフトレジスタ（３）へのデ
ータロードタイミングや）セレクタ（６）へのデータセ
レクトタイミングを制御するようにしである。フリツプ
フロツプ（８）は、シンセサイザ（１２）へその動作開
始、およびデータセツテイシジが完了したときのリクエ
スト信号の出力開始を夫々命令するだめのものである。
なお第２図回路において、シンセサイザ（１２）の出力
信号はアシづ０３）で増ｒｐされ、スピーカ０４）から
音声として出力されることになるものである。
信号はアシづ０３）で増ｒｐされ、スピーカ０４）から
音声として出力されることになるものである。
かくてこの実施例回路にあっては、ＣＰＵ（１１）より
の第３図（ａ）のようなアドレスデータｐｉ（ｉ＝０〜
４）が入力され、かつ同図（ｂ）のようなし１信号によ
り同図（ｃ）のようにラッチ回路（５）にこのアドレス
データＤ＋がラッチされると、このアドレスデータＤｉ
Ｋ基いてアドレスＲＯＭ ＋４）がアクセスされ、この
アドレスＲＯＭ ＋４）に記憶されていたパラメータＲ
ＯＭ ＋］）上の単語の先頭アドレスが出力されること
Ｋなり、これが同図（ｅ）のようにカウンタ（２）にラ
ッチされる。このとき同図（ｄ）のようなし２信号によ
り、同図（ｅ）のように上述のカウンタ（２）へのラッ
チ動作が行なわれるとともに、同図（ｇ）のようにＤカ
ウンタ（７）のリセットが行なわれ、さらにフリップフ
ロ・シーｊ ＋８）をセットし、シンセサイザ＋１２）
側にデータセット完了と動作開始およびリクエスト信号
の出力を命令する貞出力（ＥＮＡ）および（ＲＥＡＤＹ
）として同図げ）のように出力することになる。次にシ
ンセサイザ（１２）よりの同図（ｈ）のようなリクエス
ト信号（ＲＥＱＳＴ ）は、ｑｌ−沙２・唖３＋ＲＥＱ
ＳＴ＝Ｘで上記力リンク（２）をガウンドアツブすると
ともに、Ｑｌ−かφか＋ＲＥＱＳＴでパラメータＲＯＭ
（１）の出力データＰＯｉを同図（ｉ）のよう釦シフ
トレジスタ（３）にセットすることに彦る。このとき、
カウンタ（２）のカウントアツプと、シフトレジスタ（
３）のデータセットのタイミングとが同じタイミングで
行なわれることになるが、パラメータＲＯＭ１ｌ）のア
クセスタイムの遅れにより、カウンタ（２）がｎ＋１を
示すとき、シフトレジスタ（３）Ｋはカウンタ（２）が
ｎのときパラメータＲＯＭ ｉｌｌのデータがセットさ
れることになる。またＱｌ・Ｑ２・Ｑ３”Ｙはセレクタ
（６）のセレクトコント０−ル信号になっており、同図
（ｋ）のように、４１・Ｑ２ ” Ｑｓ ＝ １のよき
セレクタ（６）はパラメータＲＯＭ １１＋のＰ Ｏｏ
信号をセレクトし、Ｑｌ・Ｑ２・が≠１のときシフトレ
ジスタ（３）の出力をセレクトするように構成されてい
る。かくてセレクタ（６）の出力として得られる出力デ
ータ信号（ＤＡＴＡ ）は同図（ｊ）のようにヒツトシ
リアルな音声データ信号となるものである。
の第３図（ａ）のようなアドレスデータｐｉ（ｉ＝０〜
４）が入力され、かつ同図（ｂ）のようなし１信号によ
り同図（ｃ）のようにラッチ回路（５）にこのアドレス
データＤ＋がラッチされると、このアドレスデータＤｉ
Ｋ基いてアドレスＲＯＭ ＋４）がアクセスされ、この
アドレスＲＯＭ ＋４）に記憶されていたパラメータＲ
ＯＭ ＋］）上の単語の先頭アドレスが出力されること
Ｋなり、これが同図（ｅ）のようにカウンタ（２）にラ
ッチされる。このとき同図（ｄ）のようなし２信号によ
り、同図（ｅ）のように上述のカウンタ（２）へのラッ
チ動作が行なわれるとともに、同図（ｇ）のようにＤカ
ウンタ（７）のリセットが行なわれ、さらにフリップフ
ロ・シーｊ ＋８）をセットし、シンセサイザ＋１２）
側にデータセット完了と動作開始およびリクエスト信号
の出力を命令する貞出力（ＥＮＡ）および（ＲＥＡＤＹ
）として同図げ）のように出力することになる。次にシ
ンセサイザ（１２）よりの同図（ｈ）のようなリクエス
ト信号（ＲＥＱＳＴ ）は、ｑｌ−沙２・唖３＋ＲＥＱ
ＳＴ＝Ｘで上記力リンク（２）をガウンドアツブすると
ともに、Ｑｌ−かφか＋ＲＥＱＳＴでパラメータＲＯＭ
（１）の出力データＰＯｉを同図（ｉ）のよう釦シフ
トレジスタ（３）にセットすることに彦る。このとき、
カウンタ（２）のカウントアツプと、シフトレジスタ（
３）のデータセットのタイミングとが同じタイミングで
行なわれることになるが、パラメータＲＯＭ１ｌ）のア
クセスタイムの遅れにより、カウンタ（２）がｎ＋１を
示すとき、シフトレジスタ（３）Ｋはカウンタ（２）が
ｎのときパラメータＲＯＭ ｉｌｌのデータがセットさ
れることになる。またＱｌ・Ｑ２・Ｑ３”Ｙはセレクタ
（６）のセレクトコント０−ル信号になっており、同図
（ｋ）のように、４１・Ｑ２ ” Ｑｓ ＝ １のよき
セレクタ（６）はパラメータＲＯＭ １１＋のＰ Ｏｏ
信号をセレクトし、Ｑｌ・Ｑ２・が≠１のときシフトレ
ジスタ（３）の出力をセレクトするように構成されてい
る。かくてセレクタ（６）の出力として得られる出力デ
ータ信号（ＤＡＴＡ ）は同図（ｊ）のようにヒツトシ
リアルな音声データ信号となるものである。
このように上述の実施例回路にあっては、第３図タイム
チャートよりも明らかなように、１度ＣＰ Ｕ （ＩＩ
）より、単語の先頭アドレスを格納するアドレスＲＯＭ
ｆｉｌの必要アドレスが設定されると、パラメータＲ
ＯＭ ＋１１よりその単語の音声パラメータがシンセサ
イザ０２）よりのリクエスト信号のパルスに同期して連
続的にヒツトシリアルなデータとして転送されるととＫ
なるのである。なおこの動作は、単語の終了を示すスト
ップコード、例えば（１１１１１１）をシンセサイザ＋
１２＋が検出し、ストップ信号（ＳＴＯＰ）をフリッづ
フロツブ（８）に送ることにより、このフリ・νづフロ
ツブ（８）がリセットされ、ＥＮＡ、ＲＥＡＤＹ両信号
が反転するまで続くことになる。
チャートよりも明らかなように、１度ＣＰ Ｕ （ＩＩ
）より、単語の先頭アドレスを格納するアドレスＲＯＭ
ｆｉｌの必要アドレスが設定されると、パラメータＲ
ＯＭ ＋１１よりその単語の音声パラメータがシンセサ
イザ０２）よりのリクエスト信号のパルスに同期して連
続的にヒツトシリアルなデータとして転送されるととＫ
なるのである。なおこの動作は、単語の終了を示すスト
ップコード、例えば（１１１１１１）をシンセサイザ＋
１２＋が検出し、ストップ信号（ＳＴＯＰ）をフリッづ
フロツブ（８）に送ることにより、このフリ・νづフロ
ツブ（８）がリセットされ、ＥＮＡ、ＲＥＡＤＹ両信号
が反転するまで続くことになる。
本発明は上述のように構成したものであるから、ＣＰＵ
からは単語の先頭アドレスを格納するアドレスＲＯＭの
アドレスをアクセスするだけで、単語単位の音声パラメ
ータをブロック単位で転送することができ、実際上外部
からアクセスされるアドレスの構成を簡単にでき、しか
もシンセサイザ側にはピットシリアルに音声データを転
送できることにより、ＬＳＩ化したときのピン数を大中
に削減してコストの低減を図ることができる効果を有し
、またパラメータＲＯＭのアクセスタイムの遅れを利用
して音声データの転送を行なう方式になっているため、
音声データの読み出しおよびその転送のための回路構成
が単純化される効果を有するものである。
からは単語の先頭アドレスを格納するアドレスＲＯＭの
アドレスをアクセスするだけで、単語単位の音声パラメ
ータをブロック単位で転送することができ、実際上外部
からアクセスされるアドレスの構成を簡単にでき、しか
もシンセサイザ側にはピットシリアルに音声データを転
送できることにより、ＬＳＩ化したときのピン数を大中
に削減してコストの低減を図ることができる効果を有し
、またパラメータＲＯＭのアクセスタイムの遅れを利用
して音声データの転送を行なう方式になっているため、
音声データの読み出しおよびその転送のための回路構成
が単純化される効果を有するものである。
第１図は本発明の一実施例のりロック図、第２図は同上
の応用例回路の５０９９図、第３図（ａ）〜（ｋ）は第
１図実施例回路のタイムチャートであり、ｉｌｌはパラ
メータＲＯＭ、＋２１はカウンタ、（３）はシフトレジ
スタ、（４）はアドレスＲＯＭである。 代理人 弁理士 石 トロ 長 七 第３図 手 続 補 正 書（方式つ 明相５７年特肝醪１第１１３ （１１５す２、発 リ］
の名称 音声データ専用ＲＯＭ ３、捕市をする者 事件との関係 特計出願人 住 所 大阪府門真市太字門真１０４８番地名 称
（５８３）松下電工株式会？１゜代表着手 林 郁 ４、代理人
の応用例回路の５０９９図、第３図（ａ）〜（ｋ）は第
１図実施例回路のタイムチャートであり、ｉｌｌはパラ
メータＲＯＭ、＋２１はカウンタ、（３）はシフトレジ
スタ、（４）はアドレスＲＯＭである。 代理人 弁理士 石 トロ 長 七 第３図 手 続 補 正 書（方式つ 明相５７年特肝醪１第１１３ （１１５す２、発 リ］
の名称 音声データ専用ＲＯＭ ３、捕市をする者 事件との関係 特計出願人 住 所 大阪府門真市太字門真１０４８番地名 称
（５８３）松下電工株式会？１゜代表着手 林 郁 ４、代理人
Claims (1)
- （１） 単語単位にブロックとして音声データを格納
しているパラメータＲＯＭと、外部のＣＰＵからアクセ
スされ上記パラメータＲＯＭの単語単位で格納されてい
る音声データの先頭アドレスのデータを格納しているア
ドレスＲＯＭと、アドレスＲＯＭ出力をラッチし外部の
シンセサイザからのリクエスト信号によりんラントアッ
プされその出力によシ上記パラメータＲＯＭをアクセス
するようにしたカウンタと、パラメータＲＯＭの出力を
並列入力し前記リクエスト信号に応じて順次直列信号と
して出力するシフトレジスタとを具備して成ることを特
徴とする音声データ専用ＲＯＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113015A JPS593499A (ja) | 1982-06-30 | 1982-06-30 | 音声デ−タ専用ｒｏｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113015A JPS593499A (ja) | 1982-06-30 | 1982-06-30 | 音声デ−タ専用ｒｏｍ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS593499A true JPS593499A (ja) | 1984-01-10 |
| JPH023200B2 JPH023200B2 (ja) | 1990-01-22 |
Family
ID=14601295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113015A Granted JPS593499A (ja) | 1982-06-30 | 1982-06-30 | 音声デ−タ専用ｒｏｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593499A (ja) |
-
1982
- 1982-06-30 JP JP57113015A patent/JPS593499A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH023200B2 (ja) | 1990-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2702181B2 (ja) | Ｆｉｆｏメモリ制御回路 | |
| JPS593499A (ja) | 音声デ−タ専用ｒｏｍ | |
| JPS5941336B2 (ja) | バツフアメモリ装置 | |
| JPH056214B2 (ja) | ||
| JPS6225798Y2 (ja) | ||
| JPS633392B2 (ja) | ||
| JPS6241438Y2 (ja) | ||
| JPS5812605B2 (ja) | デ−タ処理装置 | |
| SU1319077A1 (ru) | Запоминающее устройство | |
| JPH01212911A (ja) | タイミング発生装置 | |
| JPS59231791A (ja) | 半導体記憶装置 | |
| SU1587537A1 (ru) | Устройство дл обслуживани сообщений | |
| JPS5847461Y2 (ja) | ワ−ド連結用デイジタル出力器 | |
| JPS59212061A (ja) | アウトパルスダイヤル回路 | |
| JP2595707B2 (ja) | メモリ装置 | |
| JPH0391187A (ja) | Ｆｉｆｏメモリ | |
| JPH01191393A (ja) | デュアルポートメモリ | |
| JPH0542756B2 (ja) | ||
| JPS6360500A (ja) | 音声デ−タ記憶制御方式 | |
| JPS62226252A (ja) | シリアル入出力回路 | |
| JPS5927937B2 (ja) | 情報処理回路 | |
| JPS58192153A (ja) | ゾ−ンビツト作成回路 | |
| JPS58187847U (ja) | メモリ制御回路 | |
| JPH0236452A (ja) | 入力ポート制御回路 | |
| JPS5911598A (ja) | 並行動作可能な記憶装置 |