JPS5935220A - 電源瞬断対策回路 - Google Patents
電源瞬断対策回路Info
- Publication number
- JPS5935220A JPS5935220A JP57146463A JP14646382A JPS5935220A JP S5935220 A JPS5935220 A JP S5935220A JP 57146463 A JP57146463 A JP 57146463A JP 14646382 A JP14646382 A JP 14646382A JP S5935220 A JPS5935220 A JP S5935220A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- power
- signal
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、交流入力電源から適当な電圧に変換された後
、整流平滑された非安定直流電源を得、該直流電源に接
続された異常電圧検出回路および少くとも一系統の安定
化回路を持って成るマイクロコンピュータ等を含むシス
テムのための電源瞬断対策回路に関する。
、整流平滑された非安定直流電源を得、該直流電源に接
続された異常電圧検出回路および少くとも一系統の安定
化回路を持って成るマイクロコンピュータ等を含むシス
テムのための電源瞬断対策回路に関する。
背景技術とその問題点
電源の投入あるいは停電復旧時において、リセット信号
（ＲＢ８信号）の立ち上がりで自動的にリスタートする
マイクロプロセッサ等を用いたシステムでの誤動作およ
びシステム・ダウンを防止するだめには、マイクロプロ
セッサその他のデノ（イスに供給するシステム電源が該
デバイスの動作保証範囲を超えた時の異常電圧検出回路
を設け、異常発生時の処理手順を定義しておくとともに
、復帰時においては確実Ｋ ＩＪスタートさせる手段、
具体的には確実にＲＥＳ信号を発生させる必要がある。
（ＲＢ８信号）の立ち上がりで自動的にリスタートする
マイクロプロセッサ等を用いたシステムでの誤動作およ
びシステム・ダウンを防止するだめには、マイクロプロ
セッサその他のデノ（イスに供給するシステム電源が該
デバイスの動作保証範囲を超えた時の異常電圧検出回路
を設け、異常発生時の処理手順を定義しておくとともに
、復帰時においては確実Ｋ ＩＪスタートさせる手段、
具体的には確実にＲＥＳ信号を発生させる必要がある。
前者については、システム電源の低下を検出する適当な
回路と異常発生時の処理なソフトウェア的に決めておけ
ば解決されるが、後者については、システム電源が如何
なる履歴ン経て復帰した場合でもＲＥ８信号を保障する
以外には、確実なりスタートはできない。第１図は、Ｒ
Ｅ８信号発生回路として従来より用いられている例であ
り、システム電源に接続されたＩＣおよびＲ，Ｃより成
る時定数回路等で構成されている。第１図（ａ）中、Ｕ
ｌはシュミット・ゲート、Ｕ２はインバータで、第１図
（ｂ）中、Ｕ３およびＣ４はバッファ回路である。
回路と異常発生時の処理なソフトウェア的に決めておけ
ば解決されるが、後者については、システム電源が如何
なる履歴ン経て復帰した場合でもＲＥ８信号を保障する
以外には、確実なりスタートはできない。第１図は、Ｒ
Ｅ８信号発生回路として従来より用いられている例であ
り、システム電源に接続されたＩＣおよびＲ，Ｃより成
る時定数回路等で構成されている。第１図（ａ）中、Ｕ
ｌはシュミット・ゲート、Ｕ２はインバータで、第１図
（ｂ）中、Ｕ３およびＣ４はバッファ回路である。
第２図（ａ）および（ｂ）はそれぞれ第１図（ａ）およ
び（ｂ）に示す回路のタイミング・チャートで、第１図
（ａ）の回路において異常事態が発生すると、 ＶＣＣ
が漸次低下し、■Ｌに達すると、回路は全く動作しなく
なり、ＶＣＣもしたがってＯとなる。停電復旧時にはＶ
ＣＣが段々上昇し、ｖＨに達すると、Ｒ１およびＣ１に
よって定まる遅れＴＹもってシュミット・ゲー） Ｕｌ
が動作し、ＲＥ８信号が出る。第２図（ｂ）において、
ｖＨはバッファ回路Ｕ３のオン電圧、ｖＱはＵ３＊ Ｃ
４が非動作となる電圧で、遅れＴ′は抵抗Ｒ２ｅ Ｒ３
およびコンデンサＣ２によって定まる。
び（ｂ）に示す回路のタイミング・チャートで、第１図
（ａ）の回路において異常事態が発生すると、 ＶＣＣ
が漸次低下し、■Ｌに達すると、回路は全く動作しなく
なり、ＶＣＣもしたがってＯとなる。停電復旧時にはＶ
ＣＣが段々上昇し、ｖＨに達すると、Ｒ１およびＣ１に
よって定まる遅れＴＹもってシュミット・ゲー） Ｕｌ
が動作し、ＲＥ８信号が出る。第２図（ｂ）において、
ｖＨはバッファ回路Ｕ３のオン電圧、ｖＱはＵ３＊ Ｃ
４が非動作となる電圧で、遅れＴ′は抵抗Ｒ２ｅ Ｒ３
およびコンデンサＣ２によって定まる。
ところで、このような回路においては、異常時における
システム電源の履歴状態によっては、ＲＥ８信号が保障
されない場合がある。すなわち、第２図のタイミング・
チャートに示した、ｖＨと■Ｌの間の電圧状態からの復
帰、換言すれば、電源の瞬断時における復帰については
動作が保障されないという不都合がある。
システム電源の履歴状態によっては、ＲＥ８信号が保障
されない場合がある。すなわち、第２図のタイミング・
チャートに示した、ｖＨと■Ｌの間の電圧状態からの復
帰、換言すれば、電源の瞬断時における復帰については
動作が保障されないという不都合がある。
この不都合を避けるために、特公昭５７−６６０１号に
おいて、電源の瞬断時においてもＲ［８信号を発生する
ことができる電源瞬断対策回路が提案された。上記特公
昭に示された発明はＶＣＣがｖＨ以下に低下したことを
検出する回路を設け、その回路が動作したときには強制
的ＫＲＥ８信号が発せられる点にある。この回路を用い
れば初期の目的を達成することができるが、上記発明は
問題圧しているシステムが電源異常時にシステム番バッ
クアップを必要とする回路を含んでいる場合の考慮が払
われていない。
おいて、電源の瞬断時においてもＲ［８信号を発生する
ことができる電源瞬断対策回路が提案された。上記特公
昭に示された発明はＶＣＣがｖＨ以下に低下したことを
検出する回路を設け、その回路が動作したときには強制
的ＫＲＥ８信号が発せられる点にある。この回路を用い
れば初期の目的を達成することができるが、上記発明は
問題圧しているシステムが電源異常時にシステム番バッ
クアップを必要とする回路を含んでいる場合の考慮が払
われていない。
発明の目的
本発明の目的は、したがって、ＶＣＣがＶ■とＶｂの間
に含まれる電圧範囲から復帰したときにもＲＥ８信号を
発することができ、しかも問題にしているシステムが電
源異常時にシステム・ハックアンプを必要とする回路な
含んでいる場合に好適な電源瞬断対策回路を提供するこ
とである。
に含まれる電圧範囲から復帰したときにもＲＥ８信号を
発することができ、しかも問題にしているシステムが電
源異常時にシステム・ハックアンプを必要とする回路な
含んでいる場合に好適な電源瞬断対策回路を提供するこ
とである。
発明の概要
上記目的ヶ達成するため忙、本発明による冒頭に述べた
種類の電源瞬断対策回路は、マイクロコンピュータ等を
含む安定化されたシステム電源を保障する最少の非安定
直流入力に対して、該安定化回路の出力を遮断し、前記
直流入力が安定化回路の動作に必要な電圧を確保できる
まで出力電圧の遮断状態を保持し続けるように構成し、
かつ安定化回路の入力側時定数が出力側、すなわちシス
テム電源側の時定数に対して、システム・リスタート回
路の動作を保障するのに十分大きく設定されていること
を要旨とする。本発明の有利な実施の態様においては、
さらに電源異常時にシステム・バンクアップを必要とす
る回路要素専用の安定化回路とバンクアンプ用のバッテ
リおよびその付属回路を有し、異常検出抜弁バンクアン
プ側のシステム電源に接続されたマイクロコンピュータ
等の指令により、該システム電源が遮断される。
種類の電源瞬断対策回路は、マイクロコンピュータ等を
含む安定化されたシステム電源を保障する最少の非安定
直流入力に対して、該安定化回路の出力を遮断し、前記
直流入力が安定化回路の動作に必要な電圧を確保できる
まで出力電圧の遮断状態を保持し続けるように構成し、
かつ安定化回路の入力側時定数が出力側、すなわちシス
テム電源側の時定数に対して、システム・リスタート回
路の動作を保障するのに十分大きく設定されていること
を要旨とする。本発明の有利な実施の態様においては、
さらに電源異常時にシステム・バンクアップを必要とす
る回路要素専用の安定化回路とバンクアンプ用のバッテ
リおよびその付属回路を有し、異常検出抜弁バンクアン
プ側のシステム電源に接続されたマイクロコンピュータ
等の指令により、該システム電源が遮断される。
実 施 例
第３図は本発明による電源瞬断対策回路の構成を示すブ
ロック図で１図中、１は電源トランスで、商用電源から
システム電源（例えば５Ｖ）を得るに都合の良い巻線比
を持っている。２，３は、それぞれ整流器および入力側
平滑コンデンサで、電源瞬断時における電圧降下が小さ
くなるように、具体的には十分に大きな平滑容量を持っ
たコンデンサが選ばれている。４は、安定化回路６に加
えられる入力電圧■工Ｎの異常を検出する回路で、２個
の閾値電圧ＶｏＮｐ ＶｏｙＦ（ＶＯＮ ＞ ＶＯｌ
ＰＩＦ ）を有しており、上側閾値電圧ＶＯＲはＶＩＮ
がその値に達するとスイッチ・オンする電圧であり、下
側閾値電圧■ｏＦＩＰは、システム電源■。ｃン確保す
るに必要な人出間電圧差と、マイクロプロセッサが異常
ヲ検出し、処理を実行するのに必要な時間中の電圧降下
分を保障できる値に設定されている。
ロック図で１図中、１は電源トランスで、商用電源から
システム電源（例えば５Ｖ）を得るに都合の良い巻線比
を持っている。２，３は、それぞれ整流器および入力側
平滑コンデンサで、電源瞬断時における電圧降下が小さ
くなるように、具体的には十分に大きな平滑容量を持っ
たコンデンサが選ばれている。４は、安定化回路６に加
えられる入力電圧■工Ｎの異常を検出する回路で、２個
の閾値電圧ＶｏＮｐ ＶｏｙＦ（ＶＯＮ ＞ ＶＯｌ
ＰＩＦ ）を有しており、上側閾値電圧ＶＯＲはＶＩＮ
がその値に達するとスイッチ・オンする電圧であり、下
側閾値電圧■ｏＦＩＰは、システム電源■。ｃン確保す
るに必要な人出間電圧差と、マイクロプロセッサが異常
ヲ検出し、処理を実行するのに必要な時間中の電圧降下
分を保障できる値に設定されている。
該回路の、２系統の出力信号のうち、一方は電源異常信
号、ＰＷＦ信号としてマイクロプロセッサの割込み入力
端子へ、他方はＰＯＮ信号として電源制御回路５０セン
ト入力端子Ｓへ加えられている。
号、ＰＷＦ信号としてマイクロプロセッサの割込み入力
端子へ、他方はＰＯＮ信号として電源制御回路５０セン
ト入力端子Ｓへ加えられている。
上記電源制御回路５は、安定化回路６の出力のオン／オ
フを制御する回路であり、セット優先型の几−８フリツ
プフロツプ構成となっている。７は出力側、すなわちシ
ステム電源側の平滑コンデンサで、前述の入力側平滑容
量に対し、十分に小さな時定数を持つように設定されて
いる。８はＲＥ８信号の発生回路で、例えば第２図に示
すような回路が用いられる。出力はマイクロプロセッサ
９のリスタート端子に接続される。１０はマイクロコン
ピュータ９の周辺デバイスで、入出力端子のうち１本は
ＰＯＦＦ信号出力端子に割り当てられている。
フを制御する回路であり、セット優先型の几−８フリツ
プフロツプ構成となっている。７は出力側、すなわちシ
ステム電源側の平滑コンデンサで、前述の入力側平滑容
量に対し、十分に小さな時定数を持つように設定されて
いる。８はＲＥ８信号の発生回路で、例えば第２図に示
すような回路が用いられる。出力はマイクロプロセッサ
９のリスタート端子に接続される。１０はマイクロコン
ピュータ９の周辺デバイスで、入出力端子のうち１本は
ＰＯＦＦ信号出力端子に割り当てられている。
第４図はこの実施の態様におけるタイミング・チャート
である。今電源が長い遮断（停電）のあと復帰すると、
入力電圧ＶＩＮがｖｏＨに達１−た時点で（ａ）、安定
化回路４はＰＯＮ信号を発生しくｂ）、電源制御回路５
、安定化回路６ｔオンにする。システム電源ＶＣＣが立
ち上がると、ＲＥＳ信号発生回路８が動作を開始し、
ｖｃｅの立上がりからＲＣの時定数で決まる時間遅れを
持ってＲＥＳ信号が立上がり、マイクロコンピュータは
リスタートする。
である。今電源が長い遮断（停電）のあと復帰すると、
入力電圧ＶＩＮがｖｏＨに達１−た時点で（ａ）、安定
化回路４はＰＯＮ信号を発生しくｂ）、電源制御回路５
、安定化回路６ｔオンにする。システム電源ＶＣＣが立
ち上がると、ＲＥＳ信号発生回路８が動作を開始し、
ｖｃｅの立上がりからＲＣの時定数で決まる時間遅れを
持ってＲＥＳ信号が立上がり、マイクロコンピュータは
リスタートする。
つぎに、入力側平滑コンデンサ３で吸収しきれない電源
瞬断が生ずると、ＶＩＮがＶＯ？Ｐ Ｋ達した時点で異
常電圧検出回路４が電源異常信号’Ｐ’Ｗ７を発生しく
ｂ）、マイクロプロセッサ９に割込みがか ７− けられる。ＰＷＦ信号の発生と同時に、ＰＯＮ信号もオ
フになるが電源制御回路５、安定回路６はオン状態を保
ち続け、マイクロプロセッサ９は電源異常処理ルーチン
を実行し、最後Ｋ ＰＯＦＦ信号を発生Ｌ （ｃ）、電
源制御回路５、安定化回路６ンオフにし、システム電源
を遮断する（ｄ）。
瞬断が生ずると、ＶＩＮがＶＯ？Ｐ Ｋ達した時点で異
常電圧検出回路４が電源異常信号’Ｐ’Ｗ７を発生しく
ｂ）、マイクロプロセッサ９に割込みがか ７− けられる。ＰＷＦ信号の発生と同時に、ＰＯＮ信号もオ
フになるが電源制御回路５、安定回路６はオン状態を保
ち続け、マイクロプロセッサ９は電源異常処理ルーチン
を実行し、最後Ｋ ＰＯＦＦ信号を発生Ｌ （ｃ）、電
源制御回路５、安定化回路６ンオフにし、システム電源
を遮断する（ｄ）。
ここで、出力側平滑コンデンサ７の時定数は、前述の如
（十分小さく設定されているので、システム電源■。０
はすみやかに０ｖｌＣ達しくｄ）、同時にＲＥ８信号発
生回路８０時定数回路に蓄えられた電荷を放電し、ＲＥ
Ｓ信号発生回路の初期化を行ない、電源回復時のＲ，Ｅ
８信号発生を保障する。
（十分小さく設定されているので、システム電源■。０
はすみやかに０ｖｌＣ達しくｄ）、同時にＲＥ８信号発
生回路８０時定数回路に蓄えられた電荷を放電し、ＲＥ
Ｓ信号発生回路の初期化を行ない、電源回復時のＲ，Ｅ
８信号発生を保障する。
ところで、第３図に示した実施の態様は、単圧電源瞬断
時における確実なりスタートを保障する必要のあるシス
テムへの応用としては少し構成が複雑過ぎ、ＲＥ８信号
発生回路の改良のみによってもほぼ同等の目的を達する
ことができる。
時における確実なりスタートを保障する必要のあるシス
テムへの応用としては少し構成が複雑過ぎ、ＲＥ８信号
発生回路の改良のみによってもほぼ同等の目的を達する
ことができる。
第５図に示した実施の態様は、本発明に係るより有効な
応用例で、電源瞬断あるいは停電時においても、電カケ
供給し続ける必要のある回路要素 ８− を含んでいる。
応用例で、電源瞬断あるいは停電時においても、電カケ
供給し続ける必要のある回路要素 ８− を含んでいる。
システム電源は、瞬断あるいは停電時においてもバンク
アンプの必要な系統Ｖ。ｏｌと、バックアップ不要な系
統Ｖ。ｏ２が用意されており、マイクロコンピュータ等
は■。ｏ２に接続されている。第５図において、引用番
号１から１０までは第３図に示したものと同等の回路で
ある。１１は出力側平滑コンデンサ、１２はバンクアン
プ用の電池で、通常は、充電可能な２次電池が用いられ
、電源が正常に供給されている期間において充電する回
路と、組み合わされて用いられる。１３は逆流阻止用の
ダイオードで、１４はバンクアンプ側のシステム電源Ｖ
ＣＣＩを得るための安定化回路であり、安定化回路６と
同等ではあるが、遮断制御入力端子を持たない点が異な
っている。
アンプの必要な系統Ｖ。ｏｌと、バックアップ不要な系
統Ｖ。ｏ２が用意されており、マイクロコンピュータ等
は■。ｏ２に接続されている。第５図において、引用番
号１から１０までは第３図に示したものと同等の回路で
ある。１１は出力側平滑コンデンサ、１２はバンクアン
プ用の電池で、通常は、充電可能な２次電池が用いられ
、電源が正常に供給されている期間において充電する回
路と、組み合わされて用いられる。１３は逆流阻止用の
ダイオードで、１４はバンクアンプ側のシステム電源Ｖ
ＣＣＩを得るための安定化回路であり、安定化回路６と
同等ではあるが、遮断制御入力端子を持たない点が異な
っている。
第５図に示す実施の態様においては、バンクアンプ用バ
ッテリ１２の電池電圧ＶＢは、安定化回路６および１４
がシステム電源を保障でき、かつ異常電圧ＶＯＦＦより
も低（なるように選ばれている。
ッテリ１２の電池電圧ＶＢは、安定化回路６および１４
がシステム電源を保障でき、かつ異常電圧ＶＯＦＦより
も低（なるように選ばれている。
第５図において、入力電圧ＶＩＮが、異常電圧ｖｏＦ？
に達すると、異常検出信号ＰＷＦを発生し、マイクロプ
ロセッサは異常処理ルーチンを実行後、ＰＯＰＩＦ信号
を発生し、ｖｃｃ２を遮断し、自分自身に加えられるシ
ステム電源をオフにするように制御するが、電池１２が
Ｖ工Ｈに対して並列に接続されているため、商用電源が
取り去られた状態、すなわち停電時においても、バンク
アップ側の安定化回路は、バンクアンプの必要な回路系
に対し、システム電源■。ｃｌ’ｌ’供給し続け、バン
クアンプ機能を保障する。
に達すると、異常検出信号ＰＷＦを発生し、マイクロプ
ロセッサは異常処理ルーチンを実行後、ＰＯＰＩＦ信号
を発生し、ｖｃｃ２を遮断し、自分自身に加えられるシ
ステム電源をオフにするように制御するが、電池１２が
Ｖ工Ｈに対して並列に接続されているため、商用電源が
取り去られた状態、すなわち停電時においても、バンク
アップ側の安定化回路は、バンクアンプの必要な回路系
に対し、システム電源■。ｃｌ’ｌ’供給し続け、バン
クアンプ機能を保障する。
また、復帰時におけるリスタート機能は、ＲＥ８発生回
路が非バンクアンプ電源に接続されているので、第３図
の場合と同様の手順で確保される。
路が非バンクアンプ電源に接続されているので、第３図
の場合と同様の手順で確保される。
発明の詳細
な説明した通り、本発明によれば、マイクロコンピュー
タ等を応用したシステムにおいて、電源の瞬断あるいは
停電等に対し、確実なシステム・スタートを保障できる
ばかりでなく、バッテリ・バックアップ機能を持つシス
テムの構築が容易になるという利点が得られる。
タ等を応用したシステムにおいて、電源の瞬断あるいは
停電等に対し、確実なシステム・スタートを保障できる
ばかりでなく、バッテリ・バックアップ機能を持つシス
テムの構築が容易になるという利点が得られる。
第１図は従来の電源瞬断対策回路の回路図、第２図は第
１図に示す回路のタイミング・チャート、第３図は本発
明による電源瞬断対策回路のブロック図、第４図は第３
図に示す回路のタイミング・チャート、第５図は本発明
の他の実施の態様による電源瞬断対策回路のブロック図
である。 １・・・電源トランス、２・・・整流ダイオード、３・
・・入力側平滑コンデンサ、４・・・異常電圧検出回路
、５・・・電源制御回路、６・・・安定化回路、７・・
・出力側平滑コンデンサ、８・・・ＲＥ８信号発生回路
、９・・・マイクロプロセッサ、１０・・・周辺デバイ
ス、ＩＩ・−・出力側平滑コンデンサ、１２・−・バン
クアップ用バッテリ、１３・・・逆流阻止ダイオード、
１４・・・バンクアップ側安定化回路。 特 許 出 願 人 ンニーマグネスケール株式会
社代理人 弁理士 永 １） 武 三 部へ
１図に示す回路のタイミング・チャート、第３図は本発
明による電源瞬断対策回路のブロック図、第４図は第３
図に示す回路のタイミング・チャート、第５図は本発明
の他の実施の態様による電源瞬断対策回路のブロック図
である。 １・・・電源トランス、２・・・整流ダイオード、３・
・・入力側平滑コンデンサ、４・・・異常電圧検出回路
、５・・・電源制御回路、６・・・安定化回路、７・・
・出力側平滑コンデンサ、８・・・ＲＥ８信号発生回路
、９・・・マイクロプロセッサ、１０・・・周辺デバイ
ス、ＩＩ・−・出力側平滑コンデンサ、１２・−・バン
クアップ用バッテリ、１３・・・逆流阻止ダイオード、
１４・・・バンクアップ側安定化回路。 特 許 出 願 人 ンニーマグネスケール株式会
社代理人 弁理士 永 １） 武 三 部へ
Claims (2)
- （１）交流入力電源から適当な電圧に変換された後、整
流平滑された非安定直流電源を得、該直流電源に接続さ
れた異常電圧検出回路および少（とも一系統の安定化回
路を持って成るマイクロコンピュータ等を含むシステム
のための電源瞬断対策回路において、マイクロコンピュ
ータ等を含む安定化されたシステム電源を保障する最小
の非安定直流人力に対して、該安定化回路の出力を遮断
し、前記直流入力が安定化回路の動作に必要な電圧を確
保できるまで出力電圧の遮断状態を保持し続けるように
構成し、かつ安定化回路の入力側時定数が出力側である
システム電源側の時定数に対して、システム・リスター
ト回路の動作を保障するのに十分大きく設定されている
ことを特徴とする電源瞬断対策回路。 - （２） さらに電源異常時にシステム・バンクアップ
を必要とする回路要素専用の安定化回路とバンクアップ
用のパンテリおよびその付属回路を有し、異常検出後押
パンクアンプ側のシステム電源に接続されたマイクロコ
ンピュータ等の指令により、該システム電源を遮断する
ように構成したことを特徴とする特許請求の範囲第１項
記載の電源瞬断対策回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146463A JPS5935220A (ja) | 1982-08-23 | 1982-08-23 | 電源瞬断対策回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146463A JPS5935220A (ja) | 1982-08-23 | 1982-08-23 | 電源瞬断対策回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5935220A true JPS5935220A (ja) | 1984-02-25 |
Family
ID=15408202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57146463A Pending JPS5935220A (ja) | 1982-08-23 | 1982-08-23 | 電源瞬断対策回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935220A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61152128U (ja) * | 1985-03-07 | 1986-09-20 | ||
| JPH02136441U (ja) * | 1989-04-18 | 1990-11-14 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56123024A (en) * | 1980-03-03 | 1981-09-26 | Sharp Corp | Power supply circuit |
| JPS5712441U (ja) * | 1980-06-24 | 1982-01-22 | ||
| JPS5713554A (en) * | 1980-06-26 | 1982-01-23 | Fujitsu Ltd | Malfunction preventive system |
-
1982
- 1982-08-23 JP JP57146463A patent/JPS5935220A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56123024A (en) * | 1980-03-03 | 1981-09-26 | Sharp Corp | Power supply circuit |
| JPS5712441U (ja) * | 1980-06-24 | 1982-01-22 | ||
| JPS5713554A (en) * | 1980-06-26 | 1982-01-23 | Fujitsu Ltd | Malfunction preventive system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61152128U (ja) * | 1985-03-07 | 1986-09-20 | ||
| JPH02136441U (ja) * | 1989-04-18 | 1990-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3401238B2 (ja) | ワールドワイド電源装置 | |
| JP3309494B2 (ja) | インバータの停電対策回路 | |
| JPS5935220A (ja) | 電源瞬断対策回路 | |
| JPH02223377A (ja) | プライマリ方式スイッチング・レギュレータ制御回路の保護回路 | |
| JP7006279B2 (ja) | 無停電電源装置 | |
| KR0172655B1 (ko) | 데이타 처리장치 | |
| JP2005261149A (ja) | 無停電電源機能付き電源装置 | |
| JP4875307B2 (ja) | 倍圧整流と全波整流の切換え制御方法 | |
| JPH10126980A (ja) | 無停電電源装置の制御回路 | |
| KR100339540B1 (ko) | 역률제어용승압형능동필터의구동제어회로및방법 | |
| KR930004365Y1 (ko) | 시스템 보호펄스 발생장치 | |
| KR100714546B1 (ko) | 동작대기전원의 고속리셋기능을 갖는 전원장치 | |
| JPS61224876A (ja) | トランジスタインバ−タの制御装置 | |
| JPH04217877A (ja) | インバータの過電流保護装置 | |
| JP2018207622A (ja) | 同期機制御装置およびその制御方法 | |
| JPH08205391A (ja) | 計算機の給電装置 | |
| JPH0219856Y2 (ja) | ||
| JPH05316750A (ja) | 電力変換装置の再起動制御回路 | |
| JPS63103311A (ja) | マイクロコンピユ−タシステムの停電時の処理方法 | |
| KR890003479B1 (ko) | 마이콤의 순간 정전 대비 방법 | |
| JPS5915263Y2 (ja) | 周波数変換器 | |
| JPH02218967A (ja) | 直流安定化電源の停電検出信号装置 | |
| KR900009460Y1 (ko) | 마이크로 프로세서 정전검출 인터럽회로 | |
| JPS62269240A (ja) | ノイズ除去装置 | |
| JPH079562Y2 (ja) | 無停電電源装置の異常ユニツト判別回路 |