JPS5935532B2 - パルス計数装置 - Google Patents

Description

【発明の詳細な説明】 本発明は電気、ガス、水道等の被測定量の大きさに比例
した周波遂のパルスを発信する発信装置を備えた積算計
器の誤差試験に用いられるパルス計数装置に関するもの
である。

従来、この種の積算計器の誤差試験方法は種々考えられ
ているが、そのうちで最も測定精度の高いものとして、
特別に精密に作られた標準計器を常に運転させておき、
供試計器の規定パルス数に対する標準計器からの発信パ
ルス数をパルス計数装置が計数して、誤差を測定する方
法がある。

この方法で一度に多数の積算計器を試験する場合には、
全体の測定時間が長くなり、パルス計数装置も大形とな
る。

本発明の目的は、多数の供試計器全体の測定時間を短縮
することができ、小形軽量化することができるパルス計
数装置を提供することである。

以下図面によって本発明の詳細な説明する。

第１〜４図は本発明の第一実施例を示す。

第１図はその全体のブロック図を示し、標準計器は標準
計器接続端子ｔ。

に、ｎ個の供試計器が供試計器接続端子ｔ１〜ｔｎに、
それぞれ接続される。

供試計器からのパルスＰ１〜Ｐｎは副入力部１によって
入力レベルが調整され、更に波形整形されてプリセット
用ゲート部２に入力され、標準計器からのパルスＰ。

は主入力部３によって入力レベルが調整され、更に波形
整形されて計数回路用ゲート部４に入力される。

プリセット用ゲート部２の詳細を第２図に、計数回路用
ゲート部４の詳細を第３図に、それぞれ示す。

測定開始に際して、外部操作により外部操作端子ｔｒｓ
からリセット信号を入力すると、制御部５からプリセッ
ト用ゲート部２のｎ進カウンタ／デコーダ６と計数回路
用ゲート部４のｍ進カウンタ／デコーダ７とにリセット
信号Ｐｒｓが送られる。

ｎ進カウンタ／デコーダ６及びｍ進カウンタ／デコーダ
７はリセット状態では第１番目の出力端子り。

のみから出力信号ＩＩ Ｉ Ｉｆを出力し、入力パルス
を１個計数する毎に出力信号Ｉｆ Ｉ ＋＋を出力する
出力端子を順次与して行くものである。

ｎ進カウンタ／デコーダ６はリセット状態では出力端子
り。

から出力信号ＩＩ １ ＋＋をアンドゲート２Ｇ１に送
り、これを開通させて、第１番目の供試計器からのパル
スＰ１がプリセットカウンタ８に入力できるように選択
する。

ｎ進カウンタ／デコーダ７はリセット状態では出力端子
Ｄｏから出力信号ＩＩ Ｉ Ｉｆをアンドゲート４Ｇ１
に送り、これを開通させて、標準計器からのパルスＰｏ
が計数部９における第１計数回路９Ｇ１に入力できるよ
うに選択する。

計数部９はｍ個の計数回路９ｃｔ〜９Ｃｍを有し、計数
回路の個数ｍは供試計器の細道ｎより少く定められる。

測定開始に際して、前記のリセット信号Ｐｒ８によりプ
リセットカウンタ８及び計数回路９０１〜９０ｍもリセ
ットされる。

制御回路５はリセット信号Ｐｒ５に引き続いて、ゲート
開通信号Ｐ５をプリセット用ゲート部２のＲ−Ｓフリッ
プフロップ回路１０（第２図）と計数回路用ゲート部４
のＲ−Ｓフリップフロップ回路１１（第３図）とに送る
ので、アンドゲート２Ｇｏ＋２とアンドゲート４Ｇｏが
開通する。

したがって供試計器からのパルスＲ８はアンドゲート２
Ｇ、、オアゲート２Ｇｎ＋１及びアンドゲート２Ｇｎ
＋２を経てプリセットカウンタ８に入力し、これにより
計数され、標準計器からのパルスＰ。

はアンドゲート４Ｇｏ１バツフア１２及びアントゲ−）
４ Ｇ１を経て第１計数回路９Ｃ１に入力し、これに
より計数される。

プリセットカウンタ８の計数値が予め設定されたプリセ
ット値に達すると、プリセットカウンタ８は１個の出力
パルスを制御回路５へ送り、制御回路５はこれによりま
ずゲート閉成信号ＰｒをＲ−Ｓフリップフロップ回路１
０．１１に送ってアントゲ−１”２Ｇｎ＋２とアンドゲ
ート４Ｇｏを閉じて、プリセットカウンタ８と第１計数
回路９Ｃ１の計数を停止させる。

引き続いて匍脚回路５からプリセットカウンタ８ヘパル
ス信号が送られてリセットすると共に、プリセットする
と共に、プリセット用ゲート部２のｎ進カウンタ／デコ
ーダ６と計数回路用ゲート部４のｍ進カウンタ／デコー
ダ７へ切換信号Ｐ。

□が送られて、ｎ進カウンタ／デコーダ６及びｍ進カウ
ンタ／デコーダ７の出力信号１°Ｉ ＋＋を出力する出
力端子が第１番目から第２番目に切換わる。

したがってプリセット用ゲート部２では、アンドゲート
２Ｇ１が閉じて、アンドゲート２Ｇ２が開き、第２番目
の供試計器が選択され、計数回路用ゲート部４では、ア
ンドゲート４Ｇ１が閉じて、アントゲ−） ４ Ｇ２が
開き、第２計数回路９Ｃ２が選択される。

引き続いて制御回路５からゲート開通信号ＰＳがアンド
ゲート２Ｇｎ＋２とアンドゲート４Ｇ。

に送られ、これらが開いて、第２番目の供試計器からの
パルスＰ２がプリセットカウンタ８によって計数され、
標準計器からのパルスＰ。

が第２計数回路９Ｃ２によって計数される。

以下同様に動作し、アンドゲート２Ｇ３〜２Ｇｍとアン
ドゲート４Ｇ３〜４Ｇｍが同期して動作して、第ｍ番目
までの供試計器の規定パルス数に対する標準計器のパル
ス数が第ｍ計数回路９Ｃｍまでの計数回路によってそれ
ぞれ計数される。

このような第１〜第ｍ計数回路９０１〜９０ｍによるｍ
回の計数動作は自動的に順次行われるが、第ｍ計数回路
９ｃｍの計数動作が終了すると、連続した計数動作は中
断され、以後の計数動作は外部からの又は内部で自動的
に発生される 後述する表示切換信号によって順番に行
われる。

第１〜第ｍ計数回路９０１〜９０ｍは、表示部用ゲート
部１３により順番に選択され、その計数値は表示部１４
によって表示されるが、表示部用ゲート部１３及び表示
部１４の詳細を第４図に示す。

測定開始に際して、外部操作により外部操作端子ｔｒｓ
からリセット信号を入力すると、匍脚部５はリセット信
号Ｐｒｓを発し、このリセット信号Ｐｒｓはｍ進カウン
タ／デコーダ１５と１０進カウンタ１６に入力する。

これによりｍ進カウンタ／デコーダ１５は第１番目の出
力端子り。

から出力信号ＩＩ Ｉ ＋＋を出力し、アンド回路１３
Ｇ１を開通させる。

したがって第１計数回路９Ｃ１の計数値のＢＣＤコード
信号（この時点では零である）はアンド回路１３Ｇ１及
びオア回路１７を経て表示部１４のデコーダ部１８に入
力され、デコーダ部１８によって１０進数に変換され、
計数値表示素子部１９によって表示される。

一刀リセット信号Ｐｒ８によって１０進カウンタ１６は
リセットされて、その出力ＢＣＤコード信号は零となる
が、リセット信号Ｐｒｓが遅延回路２０によって時間的
に少し遅れてオアゲート１３Ｇｏを経て入力するために
その出力ＢＣＤコード信号はＩｆ Ｉ Ｉｆとなり、デ
コーダ部２１によって１０進数に変換され、供試計器番
号表示素子部２２によって第１番目の供試計器の番号と
してＩｆ Ｉ Ｉｆが表示される。

第１計数回路９Ｃ１が第１番目の供試計器の規定パルス
数に対する標準計器のパルス数を計数し終り、計数値表
示素子部１９によって表示されている計数値を読み取っ
た後、外部手動操作又は内部自動操作によって制御部５
は表示切換信号Ｐ。

２を発生し、この表示切換信号Ｐ。

２はｍ進カウンタ／デコーダ１５に入力して、出力信号
ＩＩ Ｉ Ｉｆを出力する出力端子が第１番目から第２
番目に切り換わり、第２番目のアンド回路１３Ｇ２が開
通し、第２計数回路９Ｃ２が選択される。

したがって第２計数回路９Ｃ２の計数値が計数表示素承
部１９によって表示され、番号が供試計器番号表示素子
部２２によって表示される。

このように表示切換信号Ｐ。

２によりアンド回路１３Ｇ１〜１３Ｇｍが順番に開通し
、計数回路９０１〜９０ｍの番号及びその計数値が順番
に表示部１４によって表示されるが、表示切換信号Ｐ。

２による表示部用ゲート部１３の選択動作はプリセット
用ゲート部２及び計数回路用ゲート部４の選択動作に無
関係に行われる。

表示切換信号Ｐ。

２は同時に計数回路用ゲート部４にも送られ、（ｍ＋１
）進カウンタ／デコーダ２３に入力し、出力信号１“Ｉ
′“を出力端子Ｄ１から出力させてアンドゲート４Ｇ１
を開通させ、遅延回路２４及びバッファ２５を経て時間
的に少し遅れてアンドゲート４Ｇ；に入力する表示切換
信号Ｐｏ２により第１計数回路９Ｃ１はリセットされる
。

第ｍ計数回路９ｃｍを選択した後、選択動作を中断して
いたプリセット用ゲート部２及び計数回路用ゲート部４
は、第１計数回路９Ｃ１の計数値が読み取られて、リセ
ットされるのを待つようにされているので、第１計数回
路９Ｃ１のリセット後、制御回路５から発せられる切換
信号Ｐ。

１によって第（ｍ＋１）番目の供試計器と第１計数回路
９Ｃ１とを選択９る。

そして前述したように動作して、第（ｍ＋１）番目の供
試計器の規定パルス数に対する標世計器のパルス数が第
１計数回路９Ｃ１に計数される。

第２計数回路９Ｃ２の計数値が読み取られ、リセットさ
れると、第（ｍ ＋ ２ ）番目の供試計器と第２計数
回路９Ｃ２がプリセット用ゲート部２と計数回路用ゲー
ト部４とにより選択され、第２計数回路９Ｃ２に計数さ
れ、以下同様にして、第ｎ番目の供試計器の規定パルス
数に対する標準計器のパルス数が計数されるまで計数動
作が継続される。

以上述べたように計数動作と表示動作とは同期すること
なく無関係に行われ、表示時間中も他の供試計器につい
て計数動作が行われているので、全体の測定時間を短縮
することができると共に、表示部１４はすべての供試計
器に共通のものであるので、小容量で済ま「ことができ
、小形軽量化できる。

第５図は本発明の第二実施例を示す。

計数部９は二つの計数回路９Ｃ１，９Ｃ２を有する計数
部９ａと二つの計数回路９Ｃ３，９Ｃ，を有する計数部
９ｂとから成る。

またプリセット用ゲート部２、計数回路用ゲート部４及
びプリセットカウンタ８はそれぞれ二つのプリセット用
ゲート部２ａ、２ｂ１計数回路用ゲート部４ａ、４ｂ及
びプリセットカウンタ８ａ、８ｂから成り、制御回路５
も制御５゜５ａ、５ｂから成る。

供試計器は寄数と偶数の二つのグループに分れ、供試計
器接続端子ｔ１〜ｔｓＨ−ｔとｔ２〜ｔ ２ ｎ ｌＣ
ｎ個ずつ即ち全部で２ｎ個接続される。

この実施例では計数部９ａと計数部９ｂとが並行して計
数動作を行うが、表示動作の順番は第１計数回路９Ｃ１
、第３計数回路９Ｃ３、第２計数回路９Ｃ２、第４計数
回路９Ｃ４の順である。

本発明の第、一実施例は表示時間が計数時間に比べて長
い場谷に有利であるが、第二実施例は表示時間が計数時
間に比べて短い場合に有利である。

なお第６図に示されるように計数回路用ゲート回路４ａ
におけるアンドゲート４Ｇ、、４Ｇ２はＲ−Ｓフリップ
フロップ回路２６によって開閉制御され、切換信号Ｐ。

１はＲ−Ｓフリップフロップ回路２６のセット入力、リ
セット入力として交互に入力する。

計数回路用ゲート回路４ｂでも同様である。

本発明においては、プリセット用ゲート部と計数回路用
ゲート部との同期した順番選択動作により供試計器と計
数回路を選択して、計数動作を行うと同時に、それと並
行して、プリセット用ゲート部及び計数回路用ゲート部
の選択動作とは無関係に、表示切換信号による表示部用
ゲート部の順番選択動作により計数回路を選択して、計
数値を表示部により表示するようにしたから、表示時間
中も計数動作を行うことができ、多数の供試計器全体の
測定時間を短縮することができる。

また計数回路の数は供試計器の数より少く、表示部はす
べての計数回路に共通であるから、小杉軽量化すること
ができる。

【図面の簡単な説明】

第１図は本発明の第１実施例のブロック図、第２図はそ
のプリセット用ゲート部を示す回路図、第３図はその計
数回路用ゲート部を示す回路図、第４図はその表示部用
ゲー ト部及び表示部を示す回路図、第５図は本発明の
第二実施例のブロック図、第６図はその計数回路用ゲー
ト部の回路図である。 ２・・・・・・プリセット用ゲート部、４・・・・・・
計数回路用ゲート部、８・・・・・・プリセットカウン
タ、９Ｃ１゜９０２〜９ｃｍ・・・・・・計数回路、１
３・・・・・・表示部用ゲート部、１４・・・・・・表
示部、１ｏ・・・・・・標準計器接続端子、ｔ１〜ｔｎ
−ｔ２ｎ・・・・・・供試計器接続端子、Ｐｏ・・・・
・・標準計器からのパルス、Ｐ１〜Ｐｎ・・・・・・供
試計器からのパルス、ＰＣ２・・・・・・表示切換信号
。

Claims (1)

【特許請求の範囲】
1. １ 多数の供試計器をプリセットカウンタのリセット毎
   に順番に選択し、選択された供試計器からのパルスをプ
   リセットカウンタへ入力させるプリセット用ゲート部と
   、プリセット用ゲート部により選択された供試計器から
   のパルス数を計数し、計数値が規定パルス数に達した時
   に出力信号を出力すると共に、リセットされるプリセッ
   トカウンタと、標準計器からのパルス数を計数し、プリ
   セットカウンタの出力信号に応じて計数を停止し、計数
   値が表示部により表示された後にリセットされる、前記
   供試計器の数より少い数の計数回路と、プリセット用ゲ
   ート部の選択動作と同期して計数回路を順番に選択し、
   標準計器からのパルスを計数回路へ入力させる計数回路
   用ゲート部と、プリセット用ゲート部及び計数回路用ゲ
   ート部の選択動作に無関係に、表示切換信号により係数
   回路を順番に選択し、計数回路の計数値を表示部へ入力
   させる表示部用ゲート部と、表示部用ゲート部により選
   択された計数回路の番号及びその計数値を表示する、す
   べての計数回路に共通の表示部とを備え、プリセット用
   ゲート部及び計数回路用ゲート部は、計数値がリセット
   されていない計数回路を選択する順番になった時にはリ
   セットされるまで順番選択動作を待つようにしたパルス
   計数装置。