JPS5935564A - Power converter - Google Patents

Power converter

Info

Publication number
JPS5935564A
JPS5935564A JP14207882A JP14207882A JPS5935564A JP S5935564 A JPS5935564 A JP S5935564A JP 14207882 A JP14207882 A JP 14207882A JP 14207882 A JP14207882 A JP 14207882A JP S5935564 A JPS5935564 A JP S5935564A
Authority
JP
Japan
Prior art keywords
output
transistor
circuit
voltage
main transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14207882A
Other languages
Japanese (ja)
Inventor
Mikio Yamazaki
幹夫 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14207882A priority Critical patent/JPS5935564A/en
Publication of JPS5935564A publication Critical patent/JPS5935564A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/22Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

PURPOSE:To reduce the switching loss of a main transistor by controlling the On and OFF of a rectifier with the logic product output of the ON output of a load side voltage detecting means and the ON output of a rise detecting delay circuit. CONSTITUTION:The rise of a voltage of an exciting direction which is induced in the secondary coil N2 of a trnasformer 4 is detected by a delay circuit 11, and the output of the delay circuit 11 rises in delay by the time longer than the rising time of a main transistor 1 from the detected time. Since an input which is connected to the output side of a control circuit 8 of two inputs of a logic circuit 12 has already risen by the ON output of the control circuit 8, a rectifying transistor 2 and a circulating transistor 3 are respectively conducted and interrupted simultaneously when the output of the delay circuit 11 has risen. Consequently, no conducting switching loss is produced at the main transistor 1.

Description

【発明の詳細な説明】 本発明は、負荷回路にオン・オフ整流素子を備えた電力
変換装置に関するものであり、更に詳しくは、出力電圧
が低くて大きな電流を取り出しうる電源用として、従っ
てメモリ用の電源等として使用するに適したこの種電力
変換装置の改良に関するものであるQ 第1図はこの種電力変換装置の従来例を示す回路図であ
る。同図において、1はスイッチング用主トランジスタ
、2は整流用トランジスタ(この場合、FBTの形式を
とって示しているが、これに限るものではない)、3は
現流用トランジスタ(同じ(F’ETの形式をとつC示
している)、4は変成器、5は主電源、6は励磁電流環
流用ダイオード、7は平滑フィルタ、8は制御回路、9
は駆動回路、10は負荷であり、整流用トランジスタ2
、環流用トランジスタ3の各制御端子(ゲート端子q)
は変成器4の2次巻線N2に直接接続されている。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power converter equipped with an on/off rectifier in a load circuit, and more specifically, it is used for a power supply with a low output voltage and a large current. 1 is a circuit diagram showing a conventional example of this type of power converter. In the figure, 1 is the main transistor for switching, 2 is the rectifier transistor (in this case, it is shown in the form of FBT, but is not limited to this), and 3 is the current transistor (same as (F'ET)). 4 is a transformer, 5 is a main power supply, 6 is an excitation current circulation diode, 7 is a smoothing filter, 8 is a control circuit, 9
is a drive circuit, 10 is a load, and rectifier transistor 2
, each control terminal (gate terminal q) of the freewheeling transistor 3
is directly connected to the secondary winding N2 of the transformer 4.

次に回路動作の概要を説明する。制御回路8は負荷10
へ供給される負荷電圧を検出しており、その大小に従っ
てオン・オフ出力を発生して駆動回路9に出力する0駆
動回路9は、制御回路8からのオン・オフ出力に従って
動作し、主トランジスタ1をスイッチング駆動し、それ
により負荷電圧を一定に制御する0 今、主トランジスタ1がオンしたとすると、主電源5か
ら1次巻線N1に電圧が印加され、その結果、2次巻線
N2にそのe口側がプラスの電圧が発生する。するとY
ランジスタ2のゲートG側電圧がそのソースS側電圧よ
り高くなり、トランジスタ2は導通ずる0その結果、2
次巻MN2のe口側から平滑フィルタ7、負荷10を介
し1整流用トランジスタ2を通って2次巻線N2の他側
に電流が流れる。このようにして負荷10に電力が供給
される。このとき、平滑フィルタ7の中のコイルが励磁
されており、これを電流源と考えてよい。トランス4は
その励磁インダクタンスが励磁されており、エネルギー
を貯えている状態になる0 このような状態において、今度は主トランジスタ1がオ
フに転じたものとする。するとトランス4においては1
貯えられていたエネルギーにより1それまで各巻線に流
れていた電流を減らさない方向に巻線電圧(フライバッ
ク電圧)を発生するOこのフライバック電圧は、2次巻
IIJJN2においては、@口側をマイナスとし、その
反対側をプラスとする電圧であるから、整流用トランジ
スタ2はオフし、代って環流用トランジスタ3がオンす
るO平滑フィルタ7におけるコイルを流れていた電流は
、コンデンサおよび負荷10を通り、環流用トランジス
タ3を通って環流する。また3次巻線Naと主電源5と
ダイオード6による閉回路にも循環電流が流れ、トラン
ス4から電源5へ余剰エネルギーが返される。
Next, an outline of the circuit operation will be explained. The control circuit 8 is a load 10
The drive circuit 9 detects the load voltage supplied to the main transistor, generates an on/off output according to its magnitude, and outputs it to the drive circuit 9. The drive circuit 9 operates according to the on/off output from the control circuit 8, and 1 and thereby control the load voltage to a constant value. Now, if the main transistor 1 is turned on, voltage is applied from the main power supply 5 to the primary winding N1, and as a result, the secondary winding N2 A positive voltage is generated on the e-port side. Then Y
The voltage on the gate G side of transistor 2 becomes higher than the voltage on the source S side, and transistor 2 becomes conductive.
Current flows from the e-port side of the secondary winding MN2 through the smoothing filter 7, the load 10, the first rectifying transistor 2, and the other side of the secondary winding N2. In this way, power is supplied to the load 10. At this time, the coil in the smoothing filter 7 is excited and can be considered as a current source. The transformer 4 is in a state where its excitation inductance is excited and stores energy. In this state, it is assumed that the main transistor 1 is now turned off. Then, in transformer 4, 1
The stored energy generates a winding voltage (flyback voltage) in a direction that does not reduce the current that had previously flowed through each winding. This flyback voltage Since the voltage is negative and the other side is positive, the rectifying transistor 2 is turned off and the circulating transistor 3 is turned on instead.The current flowing through the coil in the O smoothing filter 7 is transferred to the capacitor and the load 10. , and circulates through the circulating transistor 3. A circulating current also flows through a closed circuit formed by the tertiary winding Na, the main power source 5, and the diode 6, and surplus energy is returned from the transformer 4 to the power source 5.

次にまた主トランジスタ1がオンして、以下同様の動作
を繰り返えす。
Next, the main transistor 1 is turned on again, and the same operation is repeated.

さて、上述の回路動作において、主トランジスタ1が、
制御回路8のオン出力による駆動回路9の駆動作用を受
けて、それまでのオフ状態からオン状態へ移行し始めた
とき、それと同時に、変成器4の2次巻MN2に、先に
も述べたように、の口側をプラスとして加励磁方向の電
圧が発生し、整流用トランジスタ2は導通状態、環流用
トランジスタ3は遮断状態になり、変成器4の1次、2
次両巻iFj NIP N2を流れる電流が増加し始め
る。
Now, in the circuit operation described above, the main transistor 1 is
When the drive circuit 9 starts to shift from the OFF state to the ON state due to the drive action of the drive circuit 9 due to the ON output of the control circuit 8, at the same time, the secondary winding MN2 of the transformer 4 is activated as described above. As shown in FIG.
Next, the current flowing through both windings iFj NIP N2 begins to increase.

すなわち、主トランジスタ1の被制御端子であるエミッ
タおよびコレクタに着目すると、エミッタとコレクタと
の間の電圧が充分降下し、トランジスタ1が完全に導通
状態に達する前の導通遷移状態において、これらコレク
タおよびエミッタを通過して電流が流れ始めることにな
る。このため、主トランジスタ1には、導通M移状態で
のm力損失(コレクタ・エミッタ間電圧とそこを流れる
電流との積で表わされる)に相当する導通スイッチング
損失が発生する。
That is, if we focus on the emitter and collector, which are the controlled terminals of the main transistor 1, in the conduction transition state before the voltage between the emitter and collector drops sufficiently and the transistor 1 reaches a completely conductive state, these collector and collector Current will begin to flow through the emitter. Therefore, in the main transistor 1, a conduction switching loss corresponding to the power loss (represented by the product of the collector-emitter voltage and the current flowing therethrough) in the conduction M transition state occurs.

次に、主トランジスタ1が制御回路8のオフ出力による
駆動回路9の作用を受けてオン状態からオフ状態へ移行
し始めると、それと同時に、変成器4の漏れインダクタ
ンス、励磁インダクタンスに蓄積されていたエネルギー
によって、変成器4の各巻線に減励磁方向の電圧が発生
する。すなわち、主トランジスタ1の被制御端子である
エミッタおよびコレクタに着目すると、エミッタおよび
コレクタの間を通過する電流が充分低下し、オフ状態に
達する前の遮断遷移状態において、これらエミッタとコ
レクタとの間に電圧が印加されることになる。このため
、主トランジスタ1には、遮断遷移状態での電力損失(
コレクタ・エミッタ間電圧とそこを流れる電流との積)
に相当する遮断スイッチング損失が発生することになる
Next, when the main transistor 1 begins to shift from the on state to the off state under the action of the drive circuit 9 due to the off output of the control circuit 8, at the same time, the leakage inductance and excitation inductance of the transformer 4 are accumulated. The energy generates a voltage in each winding of the transformer 4 in the de-energizing direction. That is, focusing on the emitter and collector, which are the controlled terminals of the main transistor 1, when the current passing between the emitter and collector is sufficiently reduced and the current passing between the emitter and collector decreases enough to reach the OFF state, in the cutoff transition state, the current between the emitter and collector is A voltage will be applied to. Therefore, the main transistor 1 has a power loss (
(product of collector-emitter voltage and current flowing there)
A cut-off switching loss corresponding to .

以上述べたように、従来の電力変換装置においては、主
トランジスタ1において導通スイッチング損失と遮断ス
イッチング損失の和であるスイッチング損失が生じ効率
が悪いという欠点があった。
As described above, the conventional power converter has the disadvantage that the main transistor 1 suffers a switching loss which is the sum of the conduction switching loss and the cutoff switching loss, resulting in poor efficiency.

本発明は、上述のような従来技術における欠点を除去す
るためになされたものであり、従って本発明の目的は、
主トランジスタにおけるスイッチング損失を大幅に低減
することを可能にした電力変換装置を提供することにあ
る。
The present invention has been made to eliminate the drawbacks in the prior art as described above, and therefore, the purpose of the present invention is to:
An object of the present invention is to provide a power conversion device that makes it possible to significantly reduce switching loss in a main transistor.

本発明の構成の要点は、変成器の1次巻線に直流電源と
スイッチング用主トランジスタを直列に接続し、該変t
l器の2次巻線に少なくもオン・オフ整流素子を介して
負荷回路を接続し、負荷n電圧検出手段により検出され
た負荷(i[圧に従って前記主トランジスタのスイッチ
ングを制御することにより、負荷回路へ直流電圧を供給
するようにした電力変換装置において、前記2次巻線に
おける事1圧の立ち上りを検出し、検出後一定時a■遅
延させてからその検出出力を発生する立ち上り検出遅延
回路を設け、前記負荷側電圧検出手段のオン出力七前記
立ち上り検出遅延回路のオン出力との論理積出力により
前!!8整流素子のオン・オフ制御を行なうようにした
点にある。
The main point of the configuration of the present invention is that a DC power supply and a main switching transistor are connected in series to the primary winding of a transformer, and the transformer t
A load circuit is connected to the secondary winding of the transformer through at least an on-off rectifier, and the switching of the main transistor is controlled according to the load (i[voltage] detected by the load n voltage detection means. In a power conversion device configured to supply DC voltage to a load circuit, a rise detection delay that detects the rise of the first voltage in the secondary winding, delays it for a certain period of time after detection, and then generates the detected output. A circuit is provided, and the ON/OFF control of the preceding 8 rectifying elements is performed by the AND output of the ON output of the load side voltage detection means and the ON output of the rise detection delay circuit.

次に図を参照して本発明の一実施例を説明する。Next, an embodiment of the present invention will be described with reference to the drawings.

第2図は本発明の一実施例を示す回路図である。FIG. 2 is a circuit diagram showing one embodiment of the present invention.

同図において、1〜10は第1図におけるのと同じもの
であり、11は遅延回路、12は論理回路である。遅延
回路11は、変成器4の2次巻線N2における加r7E
J7m方向の巻線電圧(の部側をプラスとする電圧)の
立ち上り時刻を検出し、この検出時刻から一定時間経過
後にその検出々力を発生する0論理回路12は、制御回
路8の出力と遅延回路11の出力とを入力とし、これら
2つの入力の論理積出力で整流用トランジスタ2を駆動
し、この論理積の否定出力で環流用トランジスタ3を駆
動する機能を持つ。遅延回路11での遅延時間は、主ト
ランジスタ1が導通し始めてから充分な導通状態に達す
るまでの時間、すなわち導通遷移状態を通過するのに要
する時間として足輪される上昇時間より長く設定する。
In the figure, 1 to 10 are the same as in FIG. 1, 11 is a delay circuit, and 12 is a logic circuit. The delay circuit 11 controls the addition r7E in the secondary winding N2 of the transformer 4.
A zero logic circuit 12 that detects the rising time of the winding voltage in the J7m direction (voltage with positive side) and generates the detected force after a certain period of time has elapsed from this detection time is connected to the output of the control circuit 8. It has the function of using the output of the delay circuit 11 as an input, driving the rectifying transistor 2 with the AND output of these two inputs, and driving the circulating transistor 3 with the negative output of this AND. The delay time in the delay circuit 11 is set longer than the rise time, which is defined as the time from when the main transistor 1 starts conducting until it reaches a sufficiently conductive state, that is, the time required to pass through the conductive transition state.

今、制御回路8の出力がオン出力となって主トランジス
タ1をオンに転じるべきレベル状態になると、駆動回路
9の駆動作用によって主トランジスタ1が導通し始める
。このとき変成器4の2次巻線N2に誘起される加励磁
方向の電圧の立ち上りが遅延回路11によって検出され
、この検出時刻から主トランジスタlの前記上昇時間分
以上の時間だけ遅れて遅延回路11の出力が立ち上る。
Now, when the output of the control circuit 8 turns on and reaches a level that should turn on the main transistor 1, the main transistor 1 begins to conduct due to the driving action of the drive circuit 9. At this time, the rise of the voltage in the excitation direction induced in the secondary winding N2 of the transformer 4 is detected by the delay circuit 11, and the delay circuit 11 is delayed from this detection time by a time equal to or more than the rising time of the main transistor l. 11 output rises.

論理回路12の2つの入力のうち制御回路8の出力側に
接続されている入力は、制御回路8のオン出力によって
すでに立ち上がっているので、遅延回路11の出力が立
ち上がると同時に、整流用トランジスタ2、環流用トラ
ンジスタ3は、それぞれ導通状態、遮断状態となり、こ
の時点で初めて変成器4の1次および2次巻線N1 t
 N2に電流が流れる。
Of the two inputs of the logic circuit 12, the input connected to the output side of the control circuit 8 has already risen due to the ON output of the control circuit 8. Therefore, at the same time as the output of the delay circuit 11 rises, the rectifier transistor 2 , the freewheeling transistor 3 becomes conductive and cut off, respectively, and at this point the primary and secondary windings of the transformer 4 N1 t
Current flows through N2.

以上の動作を主トランジスタ1の被制御端子であるエミ
ッタおよびコレクタに着目して見ると、エミッタとコレ
クタとの間の電圧が充分低下し、導通状態になってから
これらエミッタ・コレクタを通過して電流が流れること
になる。このため、主トランジスタlには導通スイッチ
ンダ損失が生じないことになる。
If we look at the above operation focusing on the emitter and collector, which are the controlled terminals of the main transistor 1, we can see that after the voltage between the emitter and collector drops sufficiently and becomes conductive, it passes through the emitter and collector. Current will flow. Therefore, no conduction switcher loss occurs in the main transistor l.

次に制御回路8の出力がオフ出力となって主トランジス
タ1を遮断にすべきレベル状態になると、この出力を受
けた論理回路12の出方は直ちに反転し、整流用トラン
ジスタ2、環流用トランジスタ3をそれぞれ、遮断状態
、導通状態にする。このため変成器4の2次巻線N2を
流れていた電流が断たれ、1次巻線N1を流れていた電
流は励磁電流値まで直ちに減少する〇一方、駆動回路9
は、制御回路8の出力が主トランジスタ1を連断にすべ
きレベル状態になると同時に、主トランジスタ1を遮断
にするために主トランジスタ1の制御端子であるエミッ
タおよびコト・フタがらM ljJ FIE荷を吸引す
る。主トランジスタ1は、この蓄わ)!電荷の吸引が終
了するまでの蓄積時間の間導通状態を保ち、その後遮断
状態への移行を始める。この時点で初めて変成器4の各
巻わに励磁エネルギーにょる減励磁方向の電圧が発生す
る。すなわち、制御回路8の出力が主トランジスタ1を
遮断にすべきレベル状態になると同時に、変成器4の1
次巻線N1を流れていた電流が励磁電流まで減少し、こ
の時点より主トランジスタ1の蓄積時間だけ遅れて変成
R34の各巻線に減励磁方向の電圧が発生ずることにな
る。
Next, when the output of the control circuit 8 becomes an OFF output and reaches a level that requires cutting off the main transistor 1, the output of the logic circuit 12 that receives this output is immediately reversed, and the rectifying transistor 2 and the circulating transistor 3 into the cutoff state and conduction state, respectively. Therefore, the current flowing through the secondary winding N2 of the transformer 4 is cut off, and the current flowing through the primary winding N1 immediately decreases to the excitation current value. Meanwhile, the drive circuit 9
At the same time, when the output of the control circuit 8 reaches a level at which the main transistor 1 should be disconnected, the emitter and cap, which are the control terminals of the main transistor 1, are connected to the M ljJ FIE load in order to disconnect the main transistor 1. aspirate. Main transistor 1 stores this)! The conductive state is maintained for the accumulation time until the charge attraction ends, and then the transition to the cut-off state begins. At this point, a voltage in the de-excitation direction due to the excitation energy is generated in each winding of the transformer 4 for the first time. That is, at the same time that the output of the control circuit 8 reaches a level that requires the main transistor 1 to be cut off, the output of the transformer 4 is turned off.
The current flowing through the next winding N1 is reduced to the excitation current, and a voltage in the de-excitation direction is generated in each winding of the transformation R34 after a delay of the storage time of the main transistor 1 from this point.

この動作を主トランジスタ1の被制御端子であるエミッ
タおよびコレクタに着目して見ると、これらエミッタお
よびコレクタを通過して流れる電流が充分低下してから
これらエミッタ・コレクタ間に電圧が印加されることに
なる。このため、主トランジスタ1での遮断ス・rツヂ
ング損失は従来のそれに比べきわめて少ケくなる。
If we look at this operation by focusing on the emitter and collector, which are the controlled terminals of the main transistor 1, we can see that a voltage is applied between the emitter and collector after the current flowing through the emitter and collector has sufficiently decreased. become. Therefore, the cut-off loss in the main transistor 1 is extremely small compared to the conventional one.

以上説明したように、本発明によれば主トランジスタの
スイッチング損失のうち、導通スイッチング損失は除去
され、遮断スイッチング損失は軽減されるので主トラン
ジスタのスイッチング損失はきわめて少なくなり、主ト
ランジスタの発熱量が少なくなる。このため、従来放熱
のために必要とされた、放熱機構を小さくすることがで
き、本重力変換装置を小形・軽量にすることができると
いう利点がある。
As explained above, according to the present invention, among the switching losses of the main transistor, conduction switching losses are eliminated and cut-off switching losses are reduced, so that the switching losses of the main transistor are extremely reduced, and the amount of heat generated by the main transistor is reduced. It becomes less. Therefore, the heat dissipation mechanism conventionally required for heat dissipation can be made smaller, and this gravity conversion device has the advantage of being able to be made smaller and lighter.

また、本発明では、制御回路の出力が主トランジスタを
遮断すべきレベル状態になると同時に整流用トランジス
タが遮断し、2次側の電流が遮断されるので、電力変換
装置の出力特性に主トランジスタの蓄積時間の影響が含
まれなくなる。このため、本電力変換装置の設計が容易
となるという利点もある。
In addition, in the present invention, the rectifying transistor is cut off at the same time that the output of the control circuit reaches a level that should cut off the main transistor, and the current on the secondary side is cut off. The effect of accumulation time is no longer included. Therefore, there is also the advantage that the design of this power conversion device becomes easy.

以上の説明は、主トランジスタが1個の場合について行
なったが、トランジスタを用いた整流回路を具備する電
力変換装置であればどのような回路構成であっても本発
明を適用できることは言うまでもない。
Although the above description has been made for the case where there is one main transistor, it goes without saying that the present invention can be applied to any circuit configuration as long as it is a power conversion device equipped with a rectifier circuit using a transistor.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の電力変換装置を示す回路図、第2図は本
発明の一実施例を示す回路図、である。 符号説明 1・・・・・・主トランジスタ、2・・・・・・整流用
トランジスタ、3・・・・・・環流用トランジスタ、4
・・・・・・変成器、5・・・・・・主電源、6・・・
・・・環流用整流器、7・・・・・・平滑フィルタ、8
・・・・・・制御回路、9・・・・・・駆動回路、10
・・・・・・負荷、11・・・・・・遅延回路、12・
・・・・・論理回路 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎    清
FIG. 1 is a circuit diagram showing a conventional power conversion device, and FIG. 2 is a circuit diagram showing an embodiment of the present invention. Description of symbols 1... Main transistor, 2... Rectifying transistor, 3... Freewheeling transistor, 4
...Transformer, 5...Main power supply, 6...
... Rectifier for circulation, 7 ... Smoothing filter, 8
... Control circuit, 9 ... Drive circuit, 10
...Load, 11...Delay circuit, 12.
...Logic circuit agent Patent attorney Akio Namiki Patent attorney Kiyoshi Matsuzaki

Claims (1)

【特許請求の範囲】[Claims] 1)変成器の1次巻線に直流電源とスイッチング用主ト
ランジスタを直列に接続し、該変成器の2次巻線に少な
くもオン・オフ整流素子を介して負荷回路を接続し、負
荷側電圧検出手段により検出された負荷側電圧に従って
前記主トランジスタのスイッチングを制御することによ
り、負荷回路へ直流電圧を供給するようにした電力変換
装置において、前記2次巻線における電圧の立ち上りを
検出し、検出後一定時間遅延させてからその検出出力を
発生する立ち上り検出遅延回路を設け、前記負荷側電圧
検出手段のオン出力と前記立ち上り検出遅延回路のオン
出力との論理積出力により前記整流素子のオン・オフ制
御を行なうようにしたことを特徴とする電力変換装置。
1) Connect the DC power supply and the main switching transistor in series to the primary winding of the transformer, connect the load circuit to the secondary winding of the transformer through at least an on/off rectifier, and In a power conversion device configured to supply DC voltage to a load circuit by controlling switching of the main transistor according to a load side voltage detected by a voltage detection means, a rise in voltage at the secondary winding is detected. , a rise detection delay circuit is provided which generates the detection output after a certain time delay after detection, and the output of the rectifier is determined by the AND output of the ON output of the load side voltage detection means and the ON output of the rise detection delay circuit. A power conversion device characterized by performing on/off control.
JP14207882A 1982-08-18 1982-08-18 Power converter Pending JPS5935564A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14207882A JPS5935564A (en) 1982-08-18 1982-08-18 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14207882A JPS5935564A (en) 1982-08-18 1982-08-18 Power converter

Publications (1)

Publication Number Publication Date
JPS5935564A true JPS5935564A (en) 1984-02-27

Family

ID=15306918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14207882A Pending JPS5935564A (en) 1982-08-18 1982-08-18 Power converter

Country Status (1)

Country Link
JP (1) JPS5935564A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257457A (en) * 1987-04-14 1988-10-25 Matsushita Electric Ind Co Ltd power circuit
US4870555A (en) * 1988-10-14 1989-09-26 Compaq Computer Corporation High-efficiency DC-to-DC power supply with synchronous rectification
CN114008908A (en) * 2019-06-17 2022-02-01 原子能与替代能源委员会 Device for providing power from an AC voltage

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257457A (en) * 1987-04-14 1988-10-25 Matsushita Electric Ind Co Ltd power circuit
US4870555A (en) * 1988-10-14 1989-09-26 Compaq Computer Corporation High-efficiency DC-to-DC power supply with synchronous rectification
CN114008908A (en) * 2019-06-17 2022-02-01 原子能与替代能源委员会 Device for providing power from an AC voltage
CN114008908B (en) * 2019-06-17 2024-02-02 原子能与替代能源委员会 Equipment for supplying power from AC voltage

Similar Documents

Publication Publication Date Title
US4365171A (en) Low loss snubber circuit
US5726869A (en) Synchronous rectifier type DC-to-DC converter in which a saturable inductive device is connected in series with a secondary-side switching device
JP6526546B2 (en) Resonant type power supply
US3155875A (en) High frequency ballast for fluorescent lamps
US4004209A (en) Wide range power conversion system
JPH04368464A (en) Dc power source
US4430628A (en) High efficiency inverter and ballast circuits
JPS5935564A (en) Power converter
JPH113789A (en) Lighting circuit for discharge lamp
JPH11235038A (en) Switching power supply
JPH0241657A (en) Snubber circuit
JP3493273B2 (en) Power factor improvement circuit of three-phase rectifier
JP3235755B2 (en) Converter device
KR102076577B1 (en) Bidirectional dc-dc converter
GB2039186A (en) Selfoscillating inverter
JPH03183358A (en) Switching power supply
JPS58130771A (en) Snubber circuit
US3619759A (en) Inverter device
US3689825A (en) Inverter drive circuit
JPS6220785B2 (en)
JPH11103572A (en) Synchronous rectification circuit
JPS6227030Y2 (en)
JPH0247195B2 (en) CHOKURYUUCHOKURYUHENKANKI
SU1515286A1 (en) Single-ended self-excited d.c. voltage converter
KR20250143956A (en) High Efficiency and Low Cost Electric Vehicle Low-Voltage DC/DC Converter With Two-Mode