JPS5935564A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPS5935564A JPS5935564A JP14207882A JP14207882A JPS5935564A JP S5935564 A JPS5935564 A JP S5935564A JP 14207882 A JP14207882 A JP 14207882A JP 14207882 A JP14207882 A JP 14207882A JP S5935564 A JPS5935564 A JP S5935564A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- circuit
- voltage
- main transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、負荷回路にオン・オフ整流素子を備えた電力
変換装置に関するものであり、更に詳しくは、出力電圧
が低くて大きな電流を取り出しうる電源用として、従っ
てメモリ用の電源等として使用するに適したこの種電力
変換装置の改良に関するものであるＱ 第１図はこの種電力変換装置の従来例を示す回路図であ
る。同図において、１はスイッチング用主トランジスタ
、２は整流用トランジスタ（この場合、ＦＢＴの形式を
とって示しているが、これに限るものではない）、３は
現流用トランジスタ（同じ（Ｆ’ＥＴの形式をとつＣ示
している）、４は変成器、５は主電源、６は励磁電流環
流用ダイオード、７は平滑フィルタ、８は制御回路、９
は駆動回路、１０は負荷であり、整流用トランジスタ２
、環流用トランジスタ３の各制御端子（ゲート端子ｑ）
は変成器４の２次巻線Ｎ２に直接接続されている。
変換装置に関するものであり、更に詳しくは、出力電圧
が低くて大きな電流を取り出しうる電源用として、従っ
てメモリ用の電源等として使用するに適したこの種電力
変換装置の改良に関するものであるＱ 第１図はこの種電力変換装置の従来例を示す回路図であ
る。同図において、１はスイッチング用主トランジスタ
、２は整流用トランジスタ（この場合、ＦＢＴの形式を
とって示しているが、これに限るものではない）、３は
現流用トランジスタ（同じ（Ｆ’ＥＴの形式をとつＣ示
している）、４は変成器、５は主電源、６は励磁電流環
流用ダイオード、７は平滑フィルタ、８は制御回路、９
は駆動回路、１０は負荷であり、整流用トランジスタ２
、環流用トランジスタ３の各制御端子（ゲート端子ｑ）
は変成器４の２次巻線Ｎ２に直接接続されている。
次に回路動作の概要を説明する。制御回路８は負荷１０
へ供給される負荷電圧を検出しており、その大小に従っ
てオン・オフ出力を発生して駆動回路９に出力する０駆
動回路９は、制御回路８からのオン・オフ出力に従って
動作し、主トランジスタ１をスイッチング駆動し、それ
により負荷電圧を一定に制御する０ 今、主トランジスタ１がオンしたとすると、主電源５か
ら１次巻線Ｎ１に電圧が印加され、その結果、２次巻線
Ｎ２にそのｅ口側がプラスの電圧が発生する。するとＹ
ランジスタ２のゲートＧ側電圧がそのソースＳ側電圧よ
り高くなり、トランジスタ２は導通ずる０その結果、２
次巻ＭＮ２のｅ口側から平滑フィルタ７、負荷１０を介
し１整流用トランジスタ２を通って２次巻線Ｎ２の他側
に電流が流れる。このようにして負荷１０に電力が供給
される。このとき、平滑フィルタ７の中のコイルが励磁
されており、これを電流源と考えてよい。トランス４は
その励磁インダクタンスが励磁されており、エネルギー
を貯えている状態になる０ このような状態において、今度は主トランジスタ１がオ
フに転じたものとする。するとトランス４においては１
貯えられていたエネルギーにより１それまで各巻線に流
れていた電流を減らさない方向に巻線電圧（フライバッ
ク電圧）を発生するＯこのフライバック電圧は、２次巻
ＩＩＪＪＮ２においては、＠口側をマイナスとし、その
反対側をプラスとする電圧であるから、整流用トランジ
スタ２はオフし、代って環流用トランジスタ３がオンす
るＯ平滑フィルタ７におけるコイルを流れていた電流は
、コンデンサおよび負荷１０を通り、環流用トランジス
タ３を通って環流する。また３次巻線Ｎａと主電源５と
ダイオード６による閉回路にも循環電流が流れ、トラン
ス４から電源５へ余剰エネルギーが返される。
へ供給される負荷電圧を検出しており、その大小に従っ
てオン・オフ出力を発生して駆動回路９に出力する０駆
動回路９は、制御回路８からのオン・オフ出力に従って
動作し、主トランジスタ１をスイッチング駆動し、それ
により負荷電圧を一定に制御する０ 今、主トランジスタ１がオンしたとすると、主電源５か
ら１次巻線Ｎ１に電圧が印加され、その結果、２次巻線
Ｎ２にそのｅ口側がプラスの電圧が発生する。するとＹ
ランジスタ２のゲートＧ側電圧がそのソースＳ側電圧よ
り高くなり、トランジスタ２は導通ずる０その結果、２
次巻ＭＮ２のｅ口側から平滑フィルタ７、負荷１０を介
し１整流用トランジスタ２を通って２次巻線Ｎ２の他側
に電流が流れる。このようにして負荷１０に電力が供給
される。このとき、平滑フィルタ７の中のコイルが励磁
されており、これを電流源と考えてよい。トランス４は
その励磁インダクタンスが励磁されており、エネルギー
を貯えている状態になる０ このような状態において、今度は主トランジスタ１がオ
フに転じたものとする。するとトランス４においては１
貯えられていたエネルギーにより１それまで各巻線に流
れていた電流を減らさない方向に巻線電圧（フライバッ
ク電圧）を発生するＯこのフライバック電圧は、２次巻
ＩＩＪＪＮ２においては、＠口側をマイナスとし、その
反対側をプラスとする電圧であるから、整流用トランジ
スタ２はオフし、代って環流用トランジスタ３がオンす
るＯ平滑フィルタ７におけるコイルを流れていた電流は
、コンデンサおよび負荷１０を通り、環流用トランジス
タ３を通って環流する。また３次巻線Ｎａと主電源５と
ダイオード６による閉回路にも循環電流が流れ、トラン
ス４から電源５へ余剰エネルギーが返される。
次にまた主トランジスタ１がオンして、以下同様の動作
を繰り返えす。
を繰り返えす。
さて、上述の回路動作において、主トランジスタ１が、
制御回路８のオン出力による駆動回路９の駆動作用を受
けて、それまでのオフ状態からオン状態へ移行し始めた
とき、それと同時に、変成器４の２次巻ＭＮ２に、先に
も述べたように、の口側をプラスとして加励磁方向の電
圧が発生し、整流用トランジスタ２は導通状態、環流用
トランジスタ３は遮断状態になり、変成器４の１次、２
次両巻ｉＦｊ ＮＩＰ Ｎ２を流れる電流が増加し始め
る。
制御回路８のオン出力による駆動回路９の駆動作用を受
けて、それまでのオフ状態からオン状態へ移行し始めた
とき、それと同時に、変成器４の２次巻ＭＮ２に、先に
も述べたように、の口側をプラスとして加励磁方向の電
圧が発生し、整流用トランジスタ２は導通状態、環流用
トランジスタ３は遮断状態になり、変成器４の１次、２
次両巻ｉＦｊ ＮＩＰ Ｎ２を流れる電流が増加し始め
る。
すなわち、主トランジスタ１の被制御端子であるエミッ
タおよびコレクタに着目すると、エミッタとコレクタと
の間の電圧が充分降下し、トランジスタ１が完全に導通
状態に達する前の導通遷移状態において、これらコレク
タおよびエミッタを通過して電流が流れ始めることにな
る。このため、主トランジスタ１には、導通Ｍ移状態で
のｍ力損失（コレクタ・エミッタ間電圧とそこを流れる
電流との積で表わされる）に相当する導通スイッチング
損失が発生する。
タおよびコレクタに着目すると、エミッタとコレクタと
の間の電圧が充分降下し、トランジスタ１が完全に導通
状態に達する前の導通遷移状態において、これらコレク
タおよびエミッタを通過して電流が流れ始めることにな
る。このため、主トランジスタ１には、導通Ｍ移状態で
のｍ力損失（コレクタ・エミッタ間電圧とそこを流れる
電流との積で表わされる）に相当する導通スイッチング
損失が発生する。
次に、主トランジスタ１が制御回路８のオフ出力による
駆動回路９の作用を受けてオン状態からオフ状態へ移行
し始めると、それと同時に、変成器４の漏れインダクタ
ンス、励磁インダクタンスに蓄積されていたエネルギー
によって、変成器４の各巻線に減励磁方向の電圧が発生
する。すなわち、主トランジスタ１の被制御端子である
エミッタおよびコレクタに着目すると、エミッタおよび
コレクタの間を通過する電流が充分低下し、オフ状態に
達する前の遮断遷移状態において、これらエミッタとコ
レクタとの間に電圧が印加されることになる。このため
、主トランジスタ１には、遮断遷移状態での電力損失（
コレクタ・エミッタ間電圧とそこを流れる電流との積）
に相当する遮断スイッチング損失が発生することになる
。
駆動回路９の作用を受けてオン状態からオフ状態へ移行
し始めると、それと同時に、変成器４の漏れインダクタ
ンス、励磁インダクタンスに蓄積されていたエネルギー
によって、変成器４の各巻線に減励磁方向の電圧が発生
する。すなわち、主トランジスタ１の被制御端子である
エミッタおよびコレクタに着目すると、エミッタおよび
コレクタの間を通過する電流が充分低下し、オフ状態に
達する前の遮断遷移状態において、これらエミッタとコ
レクタとの間に電圧が印加されることになる。このため
、主トランジスタ１には、遮断遷移状態での電力損失（
コレクタ・エミッタ間電圧とそこを流れる電流との積）
に相当する遮断スイッチング損失が発生することになる
。
以上述べたように、従来の電力変換装置においては、主
トランジスタ１において導通スイッチング損失と遮断ス
イッチング損失の和であるスイッチング損失が生じ効率
が悪いという欠点があった。
トランジスタ１において導通スイッチング損失と遮断ス
イッチング損失の和であるスイッチング損失が生じ効率
が悪いという欠点があった。
本発明は、上述のような従来技術における欠点を除去す
るためになされたものであり、従って本発明の目的は、
主トランジスタにおけるスイッチング損失を大幅に低減
することを可能にした電力変換装置を提供することにあ
る。
るためになされたものであり、従って本発明の目的は、
主トランジスタにおけるスイッチング損失を大幅に低減
することを可能にした電力変換装置を提供することにあ
る。
本発明の構成の要点は、変成器の１次巻線に直流電源と
スイッチング用主トランジスタを直列に接続し、該変ｔ
ｌ器の２次巻線に少なくもオン・オフ整流素子を介して
負荷回路を接続し、負荷ｎ電圧検出手段により検出され
た負荷（ｉ［圧に従って前記主トランジスタのスイッチ
ングを制御することにより、負荷回路へ直流電圧を供給
するようにした電力変換装置において、前記２次巻線に
おける事１圧の立ち上りを検出し、検出後一定時ａ■遅
延させてからその検出出力を発生する立ち上り検出遅延
回路を設け、前記負荷側電圧検出手段のオン出力七前記
立ち上り検出遅延回路のオン出力との論理積出力により
前！！８整流素子のオン・オフ制御を行なうようにした
点にある。
スイッチング用主トランジスタを直列に接続し、該変ｔ
ｌ器の２次巻線に少なくもオン・オフ整流素子を介して
負荷回路を接続し、負荷ｎ電圧検出手段により検出され
た負荷（ｉ［圧に従って前記主トランジスタのスイッチ
ングを制御することにより、負荷回路へ直流電圧を供給
するようにした電力変換装置において、前記２次巻線に
おける事１圧の立ち上りを検出し、検出後一定時ａ■遅
延させてからその検出出力を発生する立ち上り検出遅延
回路を設け、前記負荷側電圧検出手段のオン出力七前記
立ち上り検出遅延回路のオン出力との論理積出力により
前！！８整流素子のオン・オフ制御を行なうようにした
点にある。
次に図を参照して本発明の一実施例を説明する。
第２図は本発明の一実施例を示す回路図である。
同図において、１〜１０は第１図におけるのと同じもの
であり、１１は遅延回路、１２は論理回路である。遅延
回路１１は、変成器４の２次巻線Ｎ２における加ｒ７Ｅ
Ｊ７ｍ方向の巻線電圧（の部側をプラスとする電圧）の
立ち上り時刻を検出し、この検出時刻から一定時間経過
後にその検出々力を発生する０論理回路１２は、制御回
路８の出力と遅延回路１１の出力とを入力とし、これら
２つの入力の論理積出力で整流用トランジスタ２を駆動
し、この論理積の否定出力で環流用トランジスタ３を駆
動する機能を持つ。遅延回路１１での遅延時間は、主ト
ランジスタ１が導通し始めてから充分な導通状態に達す
るまでの時間、すなわち導通遷移状態を通過するのに要
する時間として足輪される上昇時間より長く設定する。
であり、１１は遅延回路、１２は論理回路である。遅延
回路１１は、変成器４の２次巻線Ｎ２における加ｒ７Ｅ
Ｊ７ｍ方向の巻線電圧（の部側をプラスとする電圧）の
立ち上り時刻を検出し、この検出時刻から一定時間経過
後にその検出々力を発生する０論理回路１２は、制御回
路８の出力と遅延回路１１の出力とを入力とし、これら
２つの入力の論理積出力で整流用トランジスタ２を駆動
し、この論理積の否定出力で環流用トランジスタ３を駆
動する機能を持つ。遅延回路１１での遅延時間は、主ト
ランジスタ１が導通し始めてから充分な導通状態に達す
るまでの時間、すなわち導通遷移状態を通過するのに要
する時間として足輪される上昇時間より長く設定する。
今、制御回路８の出力がオン出力となって主トランジス
タ１をオンに転じるべきレベル状態になると、駆動回路
９の駆動作用によって主トランジスタ１が導通し始める
。このとき変成器４の２次巻線Ｎ２に誘起される加励磁
方向の電圧の立ち上りが遅延回路１１によって検出され
、この検出時刻から主トランジスタｌの前記上昇時間分
以上の時間だけ遅れて遅延回路１１の出力が立ち上る。
タ１をオンに転じるべきレベル状態になると、駆動回路
９の駆動作用によって主トランジスタ１が導通し始める
。このとき変成器４の２次巻線Ｎ２に誘起される加励磁
方向の電圧の立ち上りが遅延回路１１によって検出され
、この検出時刻から主トランジスタｌの前記上昇時間分
以上の時間だけ遅れて遅延回路１１の出力が立ち上る。
論理回路１２の２つの入力のうち制御回路８の出力側に
接続されている入力は、制御回路８のオン出力によって
すでに立ち上がっているので、遅延回路１１の出力が立
ち上がると同時に、整流用トランジスタ２、環流用トラ
ンジスタ３は、それぞれ導通状態、遮断状態となり、こ
の時点で初めて変成器４の１次および２次巻線Ｎ１ ｔ
Ｎ２に電流が流れる。
接続されている入力は、制御回路８のオン出力によって
すでに立ち上がっているので、遅延回路１１の出力が立
ち上がると同時に、整流用トランジスタ２、環流用トラ
ンジスタ３は、それぞれ導通状態、遮断状態となり、こ
の時点で初めて変成器４の１次および２次巻線Ｎ１ ｔ
Ｎ２に電流が流れる。
以上の動作を主トランジスタ１の被制御端子であるエミ
ッタおよびコレクタに着目して見ると、エミッタとコレ
クタとの間の電圧が充分低下し、導通状態になってから
これらエミッタ・コレクタを通過して電流が流れること
になる。このため、主トランジスタｌには導通スイッチ
ンダ損失が生じないことになる。
ッタおよびコレクタに着目して見ると、エミッタとコレ
クタとの間の電圧が充分低下し、導通状態になってから
これらエミッタ・コレクタを通過して電流が流れること
になる。このため、主トランジスタｌには導通スイッチ
ンダ損失が生じないことになる。
次に制御回路８の出力がオフ出力となって主トランジス
タ１を遮断にすべきレベル状態になると、この出力を受
けた論理回路１２の出方は直ちに反転し、整流用トラン
ジスタ２、環流用トランジスタ３をそれぞれ、遮断状態
、導通状態にする。このため変成器４の２次巻線Ｎ２を
流れていた電流が断たれ、１次巻線Ｎ１を流れていた電
流は励磁電流値まで直ちに減少する〇一方、駆動回路９
は、制御回路８の出力が主トランジスタ１を連断にすべ
きレベル状態になると同時に、主トランジスタ１を遮断
にするために主トランジスタ１の制御端子であるエミッ
タおよびコト・フタがらＭ ｌｊＪ ＦＩＥ荷を吸引す
る。主トランジスタ１は、この蓄わ）！電荷の吸引が終
了するまでの蓄積時間の間導通状態を保ち、その後遮断
状態への移行を始める。この時点で初めて変成器４の各
巻わに励磁エネルギーにょる減励磁方向の電圧が発生す
る。すなわち、制御回路８の出力が主トランジスタ１を
遮断にすべきレベル状態になると同時に、変成器４の１
次巻線Ｎ１を流れていた電流が励磁電流まで減少し、こ
の時点より主トランジスタ１の蓄積時間だけ遅れて変成
Ｒ３４の各巻線に減励磁方向の電圧が発生ずることにな
る。
タ１を遮断にすべきレベル状態になると、この出力を受
けた論理回路１２の出方は直ちに反転し、整流用トラン
ジスタ２、環流用トランジスタ３をそれぞれ、遮断状態
、導通状態にする。このため変成器４の２次巻線Ｎ２を
流れていた電流が断たれ、１次巻線Ｎ１を流れていた電
流は励磁電流値まで直ちに減少する〇一方、駆動回路９
は、制御回路８の出力が主トランジスタ１を連断にすべ
きレベル状態になると同時に、主トランジスタ１を遮断
にするために主トランジスタ１の制御端子であるエミッ
タおよびコト・フタがらＭ ｌｊＪ ＦＩＥ荷を吸引す
る。主トランジスタ１は、この蓄わ）！電荷の吸引が終
了するまでの蓄積時間の間導通状態を保ち、その後遮断
状態への移行を始める。この時点で初めて変成器４の各
巻わに励磁エネルギーにょる減励磁方向の電圧が発生す
る。すなわち、制御回路８の出力が主トランジスタ１を
遮断にすべきレベル状態になると同時に、変成器４の１
次巻線Ｎ１を流れていた電流が励磁電流まで減少し、こ
の時点より主トランジスタ１の蓄積時間だけ遅れて変成
Ｒ３４の各巻線に減励磁方向の電圧が発生ずることにな
る。
この動作を主トランジスタ１の被制御端子であるエミッ
タおよびコレクタに着目して見ると、これらエミッタお
よびコレクタを通過して流れる電流が充分低下してから
これらエミッタ・コレクタ間に電圧が印加されることに
なる。このため、主トランジスタ１での遮断ス・ｒツヂ
ング損失は従来のそれに比べきわめて少ケくなる。
タおよびコレクタに着目して見ると、これらエミッタお
よびコレクタを通過して流れる電流が充分低下してから
これらエミッタ・コレクタ間に電圧が印加されることに
なる。このため、主トランジスタ１での遮断ス・ｒツヂ
ング損失は従来のそれに比べきわめて少ケくなる。
以上説明したように、本発明によれば主トランジスタの
スイッチング損失のうち、導通スイッチング損失は除去
され、遮断スイッチング損失は軽減されるので主トラン
ジスタのスイッチング損失はきわめて少なくなり、主ト
ランジスタの発熱量が少なくなる。このため、従来放熱
のために必要とされた、放熱機構を小さくすることがで
き、本重力変換装置を小形・軽量にすることができると
いう利点がある。
スイッチング損失のうち、導通スイッチング損失は除去
され、遮断スイッチング損失は軽減されるので主トラン
ジスタのスイッチング損失はきわめて少なくなり、主ト
ランジスタの発熱量が少なくなる。このため、従来放熱
のために必要とされた、放熱機構を小さくすることがで
き、本重力変換装置を小形・軽量にすることができると
いう利点がある。
また、本発明では、制御回路の出力が主トランジスタを
遮断すべきレベル状態になると同時に整流用トランジス
タが遮断し、２次側の電流が遮断されるので、電力変換
装置の出力特性に主トランジスタの蓄積時間の影響が含
まれなくなる。このため、本電力変換装置の設計が容易
となるという利点もある。
遮断すべきレベル状態になると同時に整流用トランジス
タが遮断し、２次側の電流が遮断されるので、電力変換
装置の出力特性に主トランジスタの蓄積時間の影響が含
まれなくなる。このため、本電力変換装置の設計が容易
となるという利点もある。
以上の説明は、主トランジスタが１個の場合について行
なったが、トランジスタを用いた整流回路を具備する電
力変換装置であればどのような回路構成であっても本発
明を適用できることは言うまでもない。
なったが、トランジスタを用いた整流回路を具備する電
力変換装置であればどのような回路構成であっても本発
明を適用できることは言うまでもない。
第１図は従来の電力変換装置を示す回路図、第２図は本
発明の一実施例を示す回路図、である。 符号説明 １・・・・・・主トランジスタ、２・・・・・・整流用
トランジスタ、３・・・・・・環流用トランジスタ、４
・・・・・・変成器、５・・・・・・主電源、６・・・
・・・環流用整流器、７・・・・・・平滑フィルタ、８
・・・・・・制御回路、９・・・・・・駆動回路、１０
・・・・・・負荷、１１・・・・・・遅延回路、１２・
・・・・・論理回路 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清
発明の一実施例を示す回路図、である。 符号説明 １・・・・・・主トランジスタ、２・・・・・・整流用
トランジスタ、３・・・・・・環流用トランジスタ、４
・・・・・・変成器、５・・・・・・主電源、６・・・
・・・環流用整流器、７・・・・・・平滑フィルタ、８
・・・・・・制御回路、９・・・・・・駆動回路、１０
・・・・・・負荷、１１・・・・・・遅延回路、１２・
・・・・・論理回路 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清
Claims (1)
- １）変成器の１次巻線に直流電源とスイッチング用主ト
ランジスタを直列に接続し、該変成器の２次巻線に少な
くもオン・オフ整流素子を介して負荷回路を接続し、負
荷側電圧検出手段により検出された負荷側電圧に従って
前記主トランジスタのスイッチングを制御することによ
り、負荷回路へ直流電圧を供給するようにした電力変換
装置において、前記２次巻線における電圧の立ち上りを
検出し、検出後一定時間遅延させてからその検出出力を
発生する立ち上り検出遅延回路を設け、前記負荷側電圧
検出手段のオン出力と前記立ち上り検出遅延回路のオン
出力との論理積出力により前記整流素子のオン・オフ制
御を行なうようにしたことを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14207882A JPS5935564A (ja) | 1982-08-18 | 1982-08-18 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14207882A JPS5935564A (ja) | 1982-08-18 | 1982-08-18 | 電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5935564A true JPS5935564A (ja) | 1984-02-27 |
Family
ID=15306918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14207882A Pending JPS5935564A (ja) | 1982-08-18 | 1982-08-18 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935564A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63257457A (ja) * | 1987-04-14 | 1988-10-25 | Matsushita Electric Ind Co Ltd | 電源回路 |
| US4870555A (en) * | 1988-10-14 | 1989-09-26 | Compaq Computer Corporation | High-efficiency DC-to-DC power supply with synchronous rectification |
| CN114008908A (zh) * | 2019-06-17 | 2022-02-01 | 原子能与替代能源委员会 | 用于提供来自ac电压的功率的设备 |
-
1982
- 1982-08-18 JP JP14207882A patent/JPS5935564A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63257457A (ja) * | 1987-04-14 | 1988-10-25 | Matsushita Electric Ind Co Ltd | 電源回路 |
| US4870555A (en) * | 1988-10-14 | 1989-09-26 | Compaq Computer Corporation | High-efficiency DC-to-DC power supply with synchronous rectification |
| CN114008908A (zh) * | 2019-06-17 | 2022-02-01 | 原子能与替代能源委员会 | 用于提供来自ac电压的功率的设备 |
| CN114008908B (zh) * | 2019-06-17 | 2024-02-02 | 原子能与替代能源委员会 | 用于提供来自ac电压的功率的设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365171A (en) | Low loss snubber circuit | |
| US5726869A (en) | Synchronous rectifier type DC-to-DC converter in which a saturable inductive device is connected in series with a secondary-side switching device | |
| JP6526546B2 (ja) | 共振形電源装置 | |
| JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
| US3155875A (en) | High frequency ballast for fluorescent lamps | |
| US4004209A (en) | Wide range power conversion system | |
| JPH04368464A (ja) | 直流電源装置 | |
| US4430628A (en) | High efficiency inverter and ballast circuits | |
| JPS5935564A (ja) | 電力変換装置 | |
| JPH113789A (ja) | 放電灯の点灯回路 | |
| JPH11235038A (ja) | スイッチング電源装置 | |
| JPH0241657A (ja) | スナバ回路 | |
| JP3493273B2 (ja) | 三相整流器の力率改善回路 | |
| JP3235755B2 (ja) | コンバータ装置 | |
| KR102076577B1 (ko) | 양방향 직류-직류 컨버터 | |
| GB2039186A (en) | Selfoscillating inverter | |
| JPH03183358A (ja) | スイッチング電源装置 | |
| JPS58130771A (ja) | スナバ回路 | |
| US3619759A (en) | Inverter device | |
| US3689825A (en) | Inverter drive circuit | |
| JPS6220785B2 (ja) | ||
| JPH11103572A (ja) | 同期整流回路 | |
| JPS6227030Y2 (ja) | ||
| JPH0247195B2 (ja) | Chokuryuuchokuryuhenkanki | |
| SU1515286A1 (ru) | Однотактный самовозбуждающийс преобразователь посто нного напр жени |