JPS5936269B2 - 電子楽器のビブラ−ト信号発生器 - Google Patents

Description

【発明の詳細な説明】 ２０この発明は電子楽器のビブラート信号発生器に関し
、特にデイレイビブラート選択手段の改良に関する。

デイレイビブラート機能を備えた電子楽器にあつては、
ビブラートスピード制御用可変抵抗器と、２５ビブラー
ト深さ制御用可変抵抗器とデイレイビブラートをかける
か否か（すなわちデイレイビブラートかノーマルビブラ
ートか）の選択を行なうディレィ／ノンディレィ選択ス
イッチと、デイレイビブラートにおけるビブラート禁止
時間を選定す３０るノンビブラート時間制御用可変抵抗
器の合計４個の操作子を具備するのが普通である。

しかし、電子楽器には他にも数多くの操作子（つまみ、
ボタン、レバー類）が有り、操作子が多すぎると演奏性
が悪くなるという欠点がある。また、操作子３５のコス
ト、更には組立てコストも上昇するという欠点がある。
この発明は上述の点に鑑みてなされたもので、デイレイ
／ノンデイレイ選択スイツチとノンビブラート時間制御
用可変抵抗器を１つの操作子によつて構成し、操作子の
数を減らすことにより上述の欠点を除去したものである
。

以下この発明の一実施例を添付図面を参照して詳細に説
明する。

第１図はこの発明に係るビブラート信号発生器１０を使
用した電子楽器の全体構成を例示するブ頭ノク図で、鍵
盤の各鍵に対応するキースイツチ回路１１．各鍵に対応
する音源信号を発生する音源回路１２、キースイツチ回
路１１の出力によつて開閉制御され音源回路１２から押
圧鍵に対応した音源信号を選択出力する開閉回路１３、
開閉回路１３から出力された音源信号に音色を付与する
音色回路１４、サウンドシステム１５を具えた一般的な
電子楽器の構成が示されている。

キースイツチ回路１１からは鍵押圧時に゛１”となり、
離鍵時に”ｏ’’となるキーオン信号ＫＯＮが出力され
、ビブラート信号発生器１０に供給される。ビブラート
信号発生器１０から発生されたビブラート信号ＶＢＳは
ビブラート深さ制御用可変抵抗器１６及びライン１？を
介して音源回路１２に供給される。音源回路１２はライ
ン１７を介して供給れる信号の大きさに応じて音源信号
の周波数を変調する。第２図に詳細を示すビブラート信
号発生器１０は、ビブラート信号の波形を記憶した波形
メモリ部１９と、該波形メモリ部１９を読み出すための
アドレス信号を発生するアドレスカウンタ２０と、該ア
ドレスカウンタ２０にカウントパルスを供給 Ｓするビ
ブラート周波数制御用発振器２１と、キーオン信号ＫＯ
Ｎを微分して鍵の押し始めに応答したキーオンパルスＫ
ＯＮ′を発生するキーオン信号微分回路２２と、デイレ
イビブラート効果を付与する場合に鍵の押し始めから一
定時間の間 ３ビブラート信号の発生を禁止するビブラ
ート禁止制御回路２３と、波形メモリ部１９から読み出
されるビブラート信号にェンベローブを付けるためのコ
ンデンサ２４ａ，２４ｂ及び抵抗Ｒ，，Ｒ２から成る時
定数回路とを具えている。

４・波形メモリ部１９は、所望の波形の各サンプル点
振幅に対応した電圧分割比が設定された抵抗分圧回路２
５と、抵抗分圧回路２５の各電圧分割点に対応して設け
られた複数のＦＥＴ（電界効果トランジスタの略以下同
じ）ゲートからなる電圧取り出し用ゲート部２６と、ゲ
ート部２６の各ゲート開閉制御信号を供給するデコーダ
２Ｔとを具えている。

電圧取り出し用ゲート部２６の出力がライン２８を介し
てビブラート信号ＶＢＳとして出力される。この実施例
では抵抗分圧回路２５において正弦波あるいは三角波等
の対称波形の半周期波形をアドレス０から１５までの１
６サンプル点にわたつて記憶しており、この半周期波形
を折返して読み出すことにより対称波形の１周期を読み
出すようにしている。抵抗分圧回路２５に記憶する正弦
波半周期波形の一例を第３図ａに示す。この半周期波形
を折返して読み出される正弦波１周期波形を第３図ｂに
示す。尚、第３図においてアドレスｏは正弦波形の位相
−ーに対応するものとしている。抵抗分圧回路２５の両
端はＦＥＦゲート２９，３０を介してアース電圧（０ボ
ルト）及び基準電圧−Ｖ（例えば−５ボルト）に接続さ
れる。

また、抵抗分圧回路２５の中点３１は基準電圧−ｖの１
Ｖの電圧−丁すなわち正弦波の振幅の中心電圧が印Ｖ加
されており、この中心電圧−一が周波数変調度０に対応
している。

すなわち、ビブラート信号ＶＶＢＳが中心電圧−ーのと
きは音源回路２１から発生される音頭信号は正規の楽音
周波数である。

抵抗分圧回路２５の下端のアドレス０に対応する電圧分
割点と中点３１との間にＦＥＴゲート３２とコンデンサ
２４ｂが並列に接続さ札上端のアドレス１５に対応する
電圧分割点と中点３１との間にＦＥＴゲート３３とコン
デンサ２４ａが並列に接続されている。ビブラートを付
与する場合はゲート２９と３０が導通して抵抗分圧回路
２５に電圧−Ｖを印加し、ライン２８に正弦波振幅（ビ
ブラート信号ＶＢＳ）が現われるようにする。ビブラー
トを禁止する場合はゲート３２と３３が導通して抵抗分
圧回路２５の両端を等電位（中心電Ｖ圧−丁）にし、ラ
イン２８に正弦波振幅（ビブラート信号ＶＢＳ）が現わ
れないようにする。

ゲート２９，３０と３２，３３の導通・不導通の制御は
、ビブラート禁止制御回路２３から供給されるビブラー
ト禁止制御信号ＶＣによつて行なわれる。アドレスカウ
ンタ２０は８ビツトのバイナリカウンタであり、その上
位５ビツトの計数値Ａ１〜Ａ，がアドレス信号として使
用される。波形メモリ部１９に記憶した半周期波形を折
返して読み出すようにするために、２進のアドレス信号
Ａ１〜Ａ，のうち信号Ａ１〜Ａ４を排他オア回路３４〜
３Ｔに夫々入力し、更に排他オア回路３４〜３７に信号
Ａ５を共通に入力し、そして変換したアドレス信号Ｘ４
〜Ａｊを該排他オア回路３４〜３Ｔから得るようにして
いる。アドレス信号Ａ，〜Ａ５（７）内容とそれに対応
する変換アドレス信号Ａ１’〜ＡＩの内容及びそれに対
応して抵抗分圧回路２５から読み出される電圧分割点の
アドレスとの関係を第１表に示す。第１表を見れば、ア
ドレス信号Ａ１〜Ａ５が″０００００’’から゛１１１
１１”まで増加する間にアドレスがｏから１５へそして
１５からｏへと折返すことが判かる。また、第１表から
判るように、アドレス信号Ａ１〜Ａ５の最上位ヒツトＡ
５が波形メモリ部１９から読み出される波形（ビブラー
ト信号ＶＢＳ）の一周期に対応している。アドレスカウ
ンタ２０のカウント入力（Ｔ）には、ビグラート周波数
制御用発振器２１から発振されるクロツクパルスφｙが
カウント制御用のゲート３８を介して供給される。ビブ
ラート周波数制御用発振器２１はコンデンサ３９の充放
電により２相のクロツクパルスφＸ，φｙを発振するも
ので、ビグラートスピード制御用可変抵抗器４０の抵抗
値を調節してコンデンサ３９の充電回路の時定数を制御
することにより発振周波数を制御する。コンデンサ３９
に電圧−Ｖ（これを゛１’’とする）が充電されると（
第４図ａ参照）、ＦＥＴ４ｌが導通し、インバータ４２
及びフリツプフロツプ４３のりセツト端子（１０に入力
される信号はアース電位（これを゛゜０’’とする）と
なる（第４図ｂ参照）。このときインバータ４２の出力
が゛１’’となり、フリツプフロツプ４３がセツトされ
る。フリツプフロツプ４３のセツト出力（Ｑが″１゛゜
となるとＦＥＴ４４が導通し、コンデンサ３９の電荷を
放電する（第４図ａ参照）放電によつてコンデンサ３９
の電圧が″ｏ”とＦＥＴ４ｌが非導通となり、フリツプ
フロツプ４３のりセツト端子（社）に゛１”が入力され
る。フリツプフ頭ノプ４３のりセツトによりＦＥＴ４４
が非導通となり、抵抗４０を介してコンデンサ３９が充
電される。従つて、フリツプフロツプ４３のセツト出力
０は放電時に１１”であり、りセツト出力（Ｑ）は充電
時に″１”である。発振器２１からはこのセツト出力夏
がクロツ．クパルスφｙ（第４図ｄ参照）として出力さ
れ、りセツト出力（Ｑ）がクロツクパルス０ｘ・（第４
図ｃ参照）として出力される。従つて、ビブラートスピ
ート制御用可変抵抗器４０の抵抗値を調整することによ
り、クロツクパルス０ｘ，φｙの周波数を制御し、アド
レスカウンタ２０から発生されるアドレス信号Ａ１〜Ａ
，の繰返し周波数を制御し、波形メモリ部１９から読み
出されるビブラート信号ＶＢＳの周波数すなわちビブラ
ート周波数を制御することができる。発振器２１から発
生されたクロツクパルス０ｘはキーオン信号微分回路２
２のアンド回路４５及ワ び４６に供給され、クロツク
パルスφｙはアンド回路４Ｔ及び４８に供給される。

また、両クロツ．クパルスφＸ，φｙは遅延フリツプフ
ロツプ４９の制御クロツク入力に加わる。キースイツチ
回路１１（第１図）から供給されたキーオン信号別はア
ンド回路４５及びインバータ５０を介してアンド回路４
６に加わる。アンド回路４５の出力はフリツプフロツプ
５１のセツト入力（Ｓ）に加わり、アンド回路４６の出
力はフリツプフロツプ５１のりセツト入力（Ｒ）に加わ
る。フリツプフロツプ５１のセツト出力０はアンド回路
４Ｔを介してフリツプフロツプ５２のセツト入力（Ｓ）
に加わり、フリツプフロツプ５１のりセツト出力。はア
ンド回路４８を介してフリツプフロツプ５２のりセツト
入力（自）に加わる。鍵押圧によつてキーオン信号ＫＯ
Ｎが第４図ｅに示すように立上ると、この立上りに対応
してかつクロツクパルスｆ！５ｘの発生タイミングに同
期してフリツプフロツプ５１がセツトされる。

第４図ｆに示すようにフリツプフロツプ５１がセツトさ
れると、クロツクパルスφｙの発生タイミングに同期し
てフリツプフ頭ノプ５２がセツトされる。このフリツプ
フロツプ５２のセツト出力夏を第４図ｇに示す。フリツ
プフロツプ５２のりセツト出力（Ｑにはセツト出力◎を
反転した信号が現われる。フリツプフロツプ５２のセツ
ト出力ｏはアンド回路５３に供給され、りセツト出力（
Ｑは遅延フリツプフロツプ４９で遅延された後にアンド
回路５３に加わる。従つて、遅延フリツプフロツプ４９
の出力は第４図ｈに示すようになり、アンド回路５３か
らは第４図ｉに示すようにキーオン信号ＫＯＮの立上り
を微分したキーオンパルスＫＯＮ′が発生される。この
キーオンパルスＫＯＮ′はビブラート禁止制御回路２３
のアンド回路５４，５５及びＦＥＴ．５６、インバータ
５Ｔ）及びカウンタ５８のりセツト端子（社）に加わる
。

ビブラート禁止制御回路２３はデイレイビブラート選択
部５９の操作状態に応じてビブラート制御信号ＶＣを発
生する。デイレイビブラート選択部５９は抵抗体６０、
５開放接点６１、摺動子６２を具えており、抵抗６０
の一端は電圧−Ｖに接続されている。開放接点６１はど
こにも接続されていず、摺動子６２が対応する位置に来
たときのみ該摺動子６２の接点と接触する。摺動子６２
の移動線上に（摺動範４囲内に）抵抗体６０及び開放接
点６１が配設されており、摺動子６２が抵抗体６０に接
触している場合はその接触位置に応じて電源電圧−Ｖと
摺動子６２間の抵抗体６０の抵抗値が変化される。以下
、抵抗体６０の抵抗値とは、電源電圧−ｖと摺動子６２
との間の抵抗値のことを示すものとする。摺動子６２を
開放接点６１とは反対端に設定したとき抵抗体６０の抵
抗値は最大（または最小）であり、その位置から摺動子
６２を徐々にスライドしていくと抵抗体６０の抵抗値は
徐々に小さくなり（または大きくなり）、抵抗体６０の
最小（または最大）抵抗値を越えてなおもスライドさせ
ると摺動子６２は抵抗体６０から離れ、開放接点１６１
に接触する。デイレイビブラート選択部５９は、デイレ
イビブラートを付与する場合は鍵押圧開始時からビブラ
ートを開始するまでの遅れ時間（すなわちビブラートを
かけない時間）の制御の両方の機能を兼備している。

すなわち、摺動子６２が抵抗体６０に接触しているとき
はデイレイビブラートが選択され、かつその接触位置に
応じてビブラート開始までの遅れ時間（以下、ビブラー
ト禁止時間という）が設定されるまた摺動子６２が開放
接点６１に接触しているときはデイレイビブラートは選
択されない。摺動子６２に接続されたライン６３とアー
スとの間に抵抗６４が設けられている。

この抵抗６４に生じた電圧がアンド回路５４及びインバ
ータ５６５に入力される。インバータ６５の出力はアン
ド回路５５を介してフリツプフ頭ノプ６６のりセツト入
力（Ｂ）に加わる。フリツプフロツプ６６のセツト入力
（Ｓ）にはアンド回路５４の出力力功口わる。従つて、
キーオンパルスＫＯＮ′が発生したとき（すなわち鍵の
押し始めに）アンド回路５４及び５５が動作可能になり
、フリツプフロツプ６６がセツトまたはりセツトされる
。フリツプフロツプ６６の状態は、デイレイビブラート
が選択されているか否かを表わしている。

デイレイビブラートが選択されている場合は、選択部５
９の摺動子６２が抵抗体６０に接触しており、電圧−Ｖ
が抵抗体６０及び摺動子６２を介して抵抗６４に加わる
。従つて、ライン６３における論理レベルば゛１’’と
なる。キーオンパルス．ＫＯＮ′が発生すると、アンド
回路５４を介してフリツプフロツプ６６のセツト入力（
Ｓ）に″１”が加えられ、該フリツプフロツプ６６は力
セツト状戴となる。こうして、フリツプフロツプ６６の
セツト出力（Ｑが゛゛１’’となり、デイレイビブラー
トが選択されていることを表わす。他方、デイレイビブ
ラートが選択されていない場合は摺動子６２が開放接点
６１に接触しており抵抗６４に電圧は印加されない。

従つて、ライン６３における論理レベルば゛０’’とな
り、インバ ｔ−タ６５の出力ば１’’となる。キーオ
ンパルスＫＯＮ′が発生するとフリツプフロツプ６６の
りセツト入力（ｍに゛゛１’’力坊口えられ、該フリツ
プフロツプ６６はりセツト状態となる。こうして、フリ
ツプフロツプ６６のセツト出力（Ｑが゛゛０’’となり
、１デイレイビブラートが選択されていないことを表わ
す。尚、デイレイビブラノート選択部５９は前述の２つ
の機能を兼備しているため、その一方の機能である「ビ
ブラート禁止時間」の設定のために抵抗体６０と後述の
コンデンサ６７によつて時定数回路を形成するようにな
つている。

しかし、もう一方の機能に関係する上述のフリツプフロ
ツプ６６のセツトまたはりセツト制御にとつて、コンデ
ンサ６７の電荷がライン６３の論理レベルに影響するこ
とは好ましくない。そこで、デイレイビブラート選択部
５９の出力ライン６３とコンデンサ６？との間にＦＥＴ
ゲート６８を設け、キーオンパルスＫＯＮ′をインバー
タ５Ｔで反転した信号によつてこのＦＥＴゲート６８の
ゲート開閉制御を行なうようにし、デイレイビブラート
選択部５９に２機能を兼備した場合の幣害が生じないよ
うに工夫されている。このようにすれば、キーオンパル
スＫＯＮ′の発生時にＦＥＴゲート６８が遮断され、コ
ンデンサ６Ｔの電荷状態がライン６３に影響しないよう
になり、フリツプフロツプ６６は正確に制御される。フ
リツプフロツプ６６のセツト出力Ｑ）はナンド回路６９
に加えられる。

ナンド回路６９の出力はビブラート禁止制御信号ＶＣと
して波形メモリ部１９のＦＥＴゲート２９及び３０のゲ
ート制御極に加わり、更にインバータ７０を介してＦＥ
Ｔゲート３２及び３３のゲート制御極に加わる。従つて
、ビブラート制御信号ＶＣが゛゛１’’のときはＦＥＴ
ゲート２９及び３０が導通、ゲート３２及び３３が非導
通となり、波形メモリ部１９が読み出し可能状態となり
、ビブラート信号ＶＢＳを発生することができる。逆に
、ビブラート禁止制御信号ＶＢＳが″０’’のときはゲ
ート２９，３０は非導通、３２，３３導通となり、波形
メモリ部１９は読み出し不能状態となる。デイレイビブ
ラートを施さない場合は前記フリツプフロツプ６６のセ
ツト出力０ばｏ’’であるため、ナンド回路６９から出
力されるビブラート禁止制御信号ＶＣは常に゛゛１’’
である。

従つて、波形メモリ部１９は常に読み出し可能状態に置
かれ、アドレスカウンタ２０からのアドレス信号Ａ１〜
Ａ５に応じてビブラート信号ＶＢＳが常に発生される。
尚、ビブラート禁止制御信号ＶＣが常に゜゛１’’であ
れば微分回路８６からライン７３に常に信号゜゛ｏ’’
が供給され、インバータ７４を介しカウント制御用アン
ド回路３８は常に動作可能となり、アドレスカウンタ２
０は絶えずカウント動作を行ない、アドレス信号Ａ１〜
Ａ，を繰返し発生している。デイレイビブラートを施す
場合は前記フリツプフロツプ６６のセツト出力（？は常
に゜゛１’’であり、ナンド回路６９はその他方入力に
加わるナンド回路７５の出力に応じてビブラート禁止制
御信号ＶＣを発生する。

この場合、ビブラート禁止制御回路２３は「ビブラート
禁止時間を設定し、その「ビブラート禁止時間」の間ビ
ブラート禁止制御信号ＶＣを゛゛０’’にするよう動作
する。以下、この点について説明する。ビブラート禁止
制御回路２３において、コンデンサ６？と抵抗体６０か
ら成る時定数回路と、ＦＥＴＴ６からインバータJモV，
フリツプフロツプ７８に至り、ＦＥＴ７９を介して時定
数回路に，戻る部分は、前記ビブラート周波数制御用発
振器２１と同様に動作する発振器を構成している。

まず、キーオンパルスＫＯＮ′によつてＦＥＴ５６が導
通すると、インバータJモVの入力が゛゛０’’となり、
フリツプフロツプ７８がセツトされる。フリタ ツプフ
ロツプ７８のセツト出力ｏによつてＦＥＴ７９が導通し
、コンデンサ６７が放電される。キーオンパルスＫＯＮ
′が消滅すると、ＦＥＴ５６は非導通となる。このとき
コンデンサ６７は放電されているので、コンデンサ６７
からＦＥＴ７６Ｏに加わる信号ば゛ｏ’’であり、ＦＥ
Ｔ７６も非導通である。従つて、フリツプフ頭ノプ７８
のりセツト入力（ルに゛゛１’’が入力され、フリツプ
フロツプＴ８がりセツトされる。これにより、フリツプ
フロツプ７８のセツト出力０が゛゜０’’に反転し、Ｆ
ＥＴ７９が非導通となる。また、キーオンパルスＫＯＮ
′が消滅すると、以後インバータ５Ｔの出力は″１’’
となり、ＦＥＴ６８が導通する。ＦＥＴ７９が非導通と
なると、抵抗体６０、摺動子６２、ライン６３、ＦＥＴ
６８を介してコンデンサ６７が充電される。このときの
時定数は、摺動子６２の接触位置によつて定まる抵抗体
６０の抵抗直とコンデンサ６７によつて定まる。コンデ
ンサ６Ｔの電圧が所定レベルに達するとＦＥＴ７６が導
通し、インバータJモVの入力に゛ｏ”が加わり、フリツ
プフロツプ７８がセツトされる。このフリツプフロツプ
Ｔ８のセツト出力。の゛１”によつてＦＥＴ７９が導通
し、コンデンサ６Ｔが瞬時に放電される。放電により、
コンデンサ６Ｔの電圧が゛ｏ’’になるとＦＥＴＴ６が
非導通となり、フリツプフロツプ７８がりセツトされ、
所定の時定数に従つてコンデンサ６Ｔが再び充電される
。以上のように、コンデンサ６７が充放電を繰返し、こ
の繰返しに対応したタイミングパルスＴｐがフリツプフ
ロツプＴ８のセツト出力０から得られる。

このタイミングパルスＴｐの周波数は、抵抗体６０の抵
抗値すなわち摺動子６２の接触位置によつて制御される
。一例を挙げると、コンデンサ６Ｔの容量を０．３３μ
Ｆとし、抵抗体６０の抵抗値をＩＯＫΩからＩＩＯＫΩ
の範囲で調節できるものとすると、４４．８Ｈｚ乃至３
２０Ｈｚの範囲でタイミングパルスＴｐの周波数を制御
することができる。尚、抵抗６４はほぼ５００Ｋｆ１な
いしはそれよりも大きく、抵抗体６０に印加される電圧
一Ｖを−１５ボルトとする。タイミングパルスＴｐはア
ンド回路８０を介してカウンタ５８のカウント入力Ｅｒ
）に供給される。

カウンタ５８はキーオンパルスＫＯＮ′によつて一旦り
セツトされている。アンド回路８０の他の入力 ．には
ナンド回路Ｔ５の出力が加わる。ナンド回路Ｔ５にはカ
ウンタ５８の５ビツトの出力すべてが入力されるように
なつており、カウンタ５８の計数値が゛１１１１１”の
ときのみ゛０’’を出力し、その他の場合ば１”を出力
する。従つて、キー ・オンパルスＫＯＮ′の後に発生
されたタイミングパルスＴｐはアンド回路８０を介して
カウンタ５８に入力され、計数される。タイミングパル
スＴｐが３１個供給されて計数値が゛１１１１１”にな
るとナンド回路Ｔ５の出力ばｏ’’になり、アンド回路
８０が閉じてカウンタ５８の計数が停止され、以後、ナ
ンド回路Ｔ５の出力ば０”を保持する。従つて、キーオ
ンパルスＫＯＮ′が発生したときからナンド回路７５の
出力が゜゛ｏ’’に切換わる直前までのタイミングパル
スＴｐの３１個分の時間の間、ナンド回路６９の両入力
ば１’’、゛１’’であり、ビブラート禁止制御信号Ｖ
Ｃばｏ’’である。

この時間が「ビブラート禁止時間」である。前述のよう
にタイミングパルスＴｐの周波数を４４．８乃至３２０
Ｈｚとすると、この時間は約０．１乃至０．７秒である
。ビブラート禁止制御信号ＶＣが”ｏ’’のとき前述の
ように波形メモリ部１９のＦＥＴゲート３２及び３３が
導通し、波形メモリ部１９の出力は中Ｖ心電圧一一に維
持され、ビブラート信号ＶＢＳは発生されない（第５図
Ａ，ｂ参照）。

「ビブラー禁止時藺」の終了によつてビブラート禁止制
御信号ＶＣが゛１’’に立上るとＦＥＴゲート２９及び
３０が導通する。

しかし、コンデンサ２４ａ及び２４ｂが有るため、抵抗
分圧回路２２５の両端の電圧はすぐに基準電圧−Ｖには
立上らず、抵抗Ｒ１および抵抗分圧回路２５の上端と中
点間の抵抗の合成抵抗（並列抵抗値）、抵抗Ｒ２および
抵抗分圧回路２５の下端と中点間の合成抵抗（並列抵抗
値）とコンデンサ２４ａ，２４ｂの時定数に従つて徐々
に立上る。従つて、第５図ｂに示すように、「ビブラー
ト禁止時間」の直後に発生されるビブラート信号ＶＢＳ
には前記時定数に従つたエンベロープが付与される。抵
抗分圧回路２５の中点３１を境にして２個のコンデンサ
２４ａ，２４ｂ（及び抵抗Ｒｌ，Ｒ２を含む時定数回路
）を設けた理由は、ビブラート信号ＶＢＳの振幅の両側
に図示したような対称形のエンベローブを付与するよう
にしたためである。ビブラート禁止制御信号ＶＣは微分
回路８６に供給され、この微分回路８６からラインＴ３
に「ビブラート禁止時間の終了直後に１発のパルスが出
力されるようになつている。

微分回路８６は前述のキーオン信号微分回路２２と全く
同一構成であり、入力信号（ＶＣ）が゜゜０’’から゛
１”に立上つた瞬間にクロツクパルスφｙの１周期に同
期したパルス１”を出力する。すなわち、微分回路８６
において、ビブラート禁止制御信号ＶＣはアンド回路８
１を介してフリツプフロツプ７１のセツト入力（Ｓ）に
加わると共にインバータ８２に加わるようになつており
、インバータ８２の出力はアンド回路８３を介してフリ
ツプ？１のりセツト入 ．力（刊に加わる。更に、フリ
ツプフロツプＴ１のセツト出力（Ｑ）がアンド回路８４
を介してフリツプフロツプＴ２のセツト入力（Ｓ）に加
わり、同りセツト出力Ｏがアンド回路８５を介してフリ
ツプフロツプ７２のりセツト入力（自）に加わる。そし
てフリツ ．プフロツプ？２のりセツト出力（Ｑが遅延
フリツプフロツプ８７に加わり、この遅延フリツプフロ
ツツプ７２のセツト出力０がアンド回路８８に加わる。
アンド回路８１及び８３にはクロツクパルスφＸが入力
され、アンド回路８４及び８５にはクロツクパルスφｙ
が入力される。遅延フリツプフロツプ８Ｔは２相クロツ
クパルスφＸ，φｙによつて駆動される。以上の構成に
よつて「ビブラート禁止時間」の終了直後に、ビブラー
ト禁止制御信号ＶＣが″０”から゛１’’に立上つた瞬
間に、クロツクパルスφｙの１周期に同期した微分パル
ス１’’がアンド回路８８から出力され、ライン１３に
供給される。．それ以外のときはアンド回路８８の出力
は常に゜゛０”である。「ビブラート禁止時間」の終了
直後すなわちビブラート開始時においてライン？３に供
給された微分パルスによつてアドレスカウンタ２０がり
セツトされる。

このりセツトによつてアドレス信号Ａ１〜Ａ５が所定の
初期値（アドレス０）に設定される。同時に、微分パル
スを反転したインバータ７４の出力″０’’によつてカ
ウント制御用アンド回路３８が不動作となり、カウント
動作が禁止される。これは、アドレス信号Ａ，〜Ａ５を
初期値に設定しているときはカウント動作を禁止するよ
うにするためである。上記りセツトによつて、ビブラー
トを開始する場合はアドレス信号Ａ１〜Ａ５が常に所定
の初期値（アドレス０）から始まるようになり、ビブラ
ート信号ＶＢＳの初期位相を常に一定にすることができ
る。これにより、デイレイビブライトの始まりにおける
楽音の音高にバラツキが生じるのを防ぐことができる。
上記実施例では、ビブラート信号ＶＢＳを発生するため
の主要回路として波形メモリ部１９、アドレスカウンタ
２０、ビブラート周波数制御用発振器２１を用いている
が、これらを用いることはこの発明の必須の要件ではな
く、要は交流のビブラート信号を発生するものであれば
よい。

例えば、１個のアナログ発振器によつてビブラート信号
ＶＢＳを発振する場合は、ビブラート禁止制御信号ＶＣ
によつてこの発振器の出力をゲートするかもしくは該信
号ＶＣによつてこの発振器の電源電圧を制御することに
よりこの発明によるデイレイビブラート制御が達成でき
る。以上説明したようにこの発明によれば、デイレイビ
ブラートを選択するか否かの選択操作子とデイレイビブ
ラードにおける「ビブラート禁止時間」を調整するため
の操作子とを１個の操作子（デイレイビブラード選択部
５９）によつて構成できるので、操作子の数を減らすこ
とができ、経済的である。

【図面の簡単な説明】

第１図はこの発明に係るビブラート信号発生器を適用し
た電子楽器の一例を示すブ頭ノク図、第２図はこの発明
に係るビブラート信号発生器の一実施例を示す詳細回路
図、第３図は第２図に示す波形メモリ部に記憶する波形
の一例を示すグラフ、第４図は第２図各部のタイミング
チヤート、第５図はデイレイビブラートを説明するため
のグラフ、である。 １０・・・・・・ビブラート信号発生器、１６・・・・
・・ビブラート深さ制御用可変抵抗器、１９・・・・・
・波形メモリ部、２０・・・・・・アドレスカウンタ、
２３・・・・・・ビブ５ ラード禁止制御回路、４０・
・・・・・ビブラートスピード制御用可変抵抗器、５９
・・・・・・デイレイビブラート選択部、６０・・・・
・・抵抗器、６１・・・・・・開放接点、６２・・・・
・・摺動子。

Claims (1)

1. 【特許請求の範囲】 １ 交流のビブラート信号を発生するビブラート信号発
   生部と、摺動子及びこの摺動子の摺動範囲内において離
   隔して配された抵抗体及び開放接点から成るデイレイビ
   ブラート選択部と、前記摺動子と前記抵抗体の接触位置
   に応じた時間幅のパルスからなるビブラート禁止制御信
   号を鍵押圧に同期して発生して該ビブラート禁止制御信
   号の発生期間の間前記ビブラート信号発生部から前記ビ
   ブラート信号が発生されることを禁止する禁止手段と、
   前記摺動子が前記抵抗体に接触しているかあるいは前記
   開放接点に接触しているかを判別手段と、前記判別手段
   の判別結果出力が前記摺動子と前記開放接点との接触を
   表わすとき前記禁止手段から前記ビブラート禁止制御信
   号が発生されるのを抑止する制御手段とを具え、前記ビ
   ブラート信号を楽音のビブラート制御に用いるようにし
   た電子楽器のビブラート信号発生器。 ２ 前記判別手段が、鍵の押し始めに同期して前記判別
   を行ないかつその判別結果を記憶する回路と、鍵の押し
   始めに同期して前記摺動子と前記禁止手段との間を一時
   的に遮断するゲートとを有する特許請求の範囲第１項記
   載の電子楽器のビブラート信号発生器。 ３ 前記禁止手段が、前記摺動子と前記抵抗体の接触位
   置に応じて発振周波数が制御される発振器と、この発振
   器の出力パルスを計数するカウンタと、このカウンタの
   計数値が所定値に達したことを検出する計数値検出回路
   とを具え、鍵の押し始めに前記カウンタを初期値にリセ
   ットし、初期値から前記所定値に至るまでの間前記ビブ
   ラート禁止制御信号を発生するようにした特許請求の範
   囲第１項記載の電子楽器のビブラート信号発生器。