JPS5936480A - 記録方式 - Google Patents
記録方式Info
- Publication number
- JPS5936480A JPS5936480A JP58097829A JP9782983A JPS5936480A JP S5936480 A JPS5936480 A JP S5936480A JP 58097829 A JP58097829 A JP 58097829A JP 9782983 A JP9782983 A JP 9782983A JP S5936480 A JPS5936480 A JP S5936480A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- blocks
- stylus
- black
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/17—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa the scanning speed being dependent on content of picture
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Fax Reproducing Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は記録方式、更に詳く言えばファクシミリ記録部
など１ご用いられている、マトリックス形記録装置の記
録方式、特にランレングス符号等の高能率化された信号
本受信部で復号化して記録する方式に係る。
など１ご用いられている、マトリックス形記録装置の記
録方式、特にランレングス符号等の高能率化された信号
本受信部で復号化して記録する方式に係る。
第１図は従来方式ならびに本発明の実施例の記録方式が
適用される静電記、緑ヘッドの要部構成を示すものであ
る。記録はマルチスタイラスと呼ばれる一走査線の絵素
に対応１−る１２８０本の静電極（図中３０の線に並び
）を６４本ずつ２０ケのグループに分割して行なわれる
。各グループの６４本のスタイラスの同一番号のものを
共通につなぐ。
適用される静電記、緑ヘッドの要部構成を示すものであ
る。記録はマルチスタイラスと呼ばれる一走査線の絵素
に対応１−る１２８０本の静電極（図中３０の線に並び
）を６４本ずつ２０ケのグループに分割して行なわれる
。各グループの６４本のスタイラスの同一番号のものを
共通につなぐ。
そして次の如く背面電極ＩＡ〜２０Ａ、ＩＢ〜２０Ｂに
電位を加えその組合せでマルチスタイラスと背面電極の
間に置かれた記録紙に電界を加える。
電位を加えその組合せでマルチスタイラスと背面電極の
間に置かれた記録紙に電界を加える。
（絵素） （背面電極）１〜３２ニ
スタイラス １〜３２ 、ＬＡ、ｌＢ５３〜６４ニス
タイラス ３３〜６４，２Ａ、ｌＢ６５〜９６：スタイ
ラス １〜３２，２Ａ、２Ｂ９７〜１２８ニスタイラ
ス ３３〜６４．３Ａ、２Ｂ１２１７〜１２４８ニスタ
イラフ、 １〜３２．２ＯＡ、２０Ｂ１２４９〜１
２８０ニスタイラフ、３３〜６４．（２１）、２０Ｂた
とえば、６９番目絵素を黒く記録するにはスタイラス側
の５番電極ならびに２Ａ、２Ｂの背面電極に電位を加え
ればよい。
スタイラス １〜３２ 、ＬＡ、ｌＢ５３〜６４ニス
タイラス ３３〜６４，２Ａ、ｌＢ６５〜９６：スタイ
ラス １〜３２，２Ａ、２Ｂ９７〜１２８ニスタイラ
ス ３３〜６４．３Ａ、２Ｂ１２１７〜１２４８ニスタ
イラフ、 １〜３２．２ＯＡ、２０Ｂ１２４９〜１
２８０ニスタイラフ、３３〜６４．（２１）、２０Ｂた
とえば、６９番目絵素を黒く記録するにはスタイラス側
の５番電極ならびに２Ａ、２Ｂの背面電極に電位を加え
ればよい。
なお、背面電晴２１に単独に電位を加えることは事実上
ないので２０Ｂと共通？こしておいてよい。
ないので２０Ｂと共通？こしておいてよい。
さて、以上のような記録回路によって記録するには、順
次１〜１２８０までの絵素に対応して上記のような方法
で電位を加えてゆけばよい。
次１〜１２８０までの絵素に対応して上記のような方法
で電位を加えてゆけばよい。
しかし、このような方法によれば、１水平走査線を記録
するには、１２８０×ＴＲ（ＴＲは一回の記録に要する
時間）の時間を要する。伝送が高速化されるにつれて、
これは大きな問題となる。
するには、１２８０×ＴＲ（ＴＲは一回の記録に要する
時間）の時間を要する。伝送が高速化されるにつれて、
これは大きな問題となる。
これを避けるため従来行なわれていた第２の方法は［並
列記録−１である。すなわち、絵素１〜３２．３３〜６
４．６５〜９６．・・・・・・・・・１２４９〜１２８
０の４０のグループをグループ毎に一括して行なう方法
である。このようにすることにより、しかしながら、ラ
ンレングス符号のように送信側で情報を圧縮した高能率
符号化された信号を復号して記録する場合、記録に要す
る時間が送信される信号の必要とする時間に比して大と
なり、高部符号化してた効果が低減されることがある。
列記録−１である。すなわち、絵素１〜３２．３３〜６
４．６５〜９６．・・・・・・・・・１２４９〜１２８
０の４０のグループをグループ毎に一括して行なう方法
である。このようにすることにより、しかしながら、ラ
ンレングス符号のように送信側で情報を圧縮した高能率
符号化された信号を復号して記録する場合、記録に要す
る時間が送信される信号の必要とする時間に比して大と
なり、高部符号化してた効果が低減されることがある。
従って、本発明の目的は、ランレングス符号のような高
能率符号化された信号を受信して記録する場合、さらに
高速記録ができる記録方式を実現することである。
能率符号化された信号を受信して記録する場合、さらに
高速記録ができる記録方式を実現することである。
本発明は上記目的を達成するため一走査線の記録すべき
情報をあらかじめ定められた複数個のブロックに分け（
上記例ではたとえば３２絵素を１ブロツクとする）、さ
らに上記各ブロックについて構成する絵素の全てが白で
ある全白ブロック、全て黒である全黒ブロック、白、黒
が混在する混在ブロックとの３種類に分類する。そして
、全白ブロックは何ら動作を行なわず（記録動作をスキ
ップ）、黒画素を含むブロックのみについて記録装置の
記録駆動をするようにしたものである。すなわち、受信
した信号を復号して、−走査線の信号（画素に対応した
黒白を表す信号）にした後、上記走査線信号を、複数個
のブロックに分けてから、ブロックの種別に応じた記録
駆動するものである。
情報をあらかじめ定められた複数個のブロックに分け（
上記例ではたとえば３２絵素を１ブロツクとする）、さ
らに上記各ブロックについて構成する絵素の全てが白で
ある全白ブロック、全て黒である全黒ブロック、白、黒
が混在する混在ブロックとの３種類に分類する。そして
、全白ブロックは何ら動作を行なわず（記録動作をスキ
ップ）、黒画素を含むブロックのみについて記録装置の
記録駆動をするようにしたものである。すなわち、受信
した信号を復号して、−走査線の信号（画素に対応した
黒白を表す信号）にした後、上記走査線信号を、複数個
のブロックに分けてから、ブロックの種別に応じた記録
駆動するものである。
本発明によれば、全白のブロックが多い所は極めて記録
時間が短縮されると共に、ランレングス符号のような高
能率符号化された受信号を一担復号したー走査信号をブ
ロック分けしてから、全白ブロックと黒画素を含むブロ
ックに分けて処理するため、本発明記録方式を実現する
ため送信部で特殊の符号化をする必要がなく、既存のフ
ァクシシリ装置にただちに適用できる利点を有する。こ
のように送信部の構成を変えず、又受信部でも、復号し
たー走査線を得る所までは既存の装置を利用できる点は
実施Ｉ・こおいて極めて、有効な利点となる。
時間が短縮されると共に、ランレングス符号のような高
能率符号化された受信号を一担復号したー走査信号をブ
ロック分けしてから、全白ブロックと黒画素を含むブロ
ックに分けて処理するため、本発明記録方式を実現する
ため送信部で特殊の符号化をする必要がなく、既存のフ
ァクシシリ装置にただちに適用できる利点を有する。こ
のように送信部の構成を変えず、又受信部でも、復号し
たー走査線を得る所までは既存の装置を利用できる点は
実施Ｉ・こおいて極めて、有効な利点となる。
さらに以下に説明する実施例においては、黒画素を含む
ブロックのうち、全黒画素ブロックは複数のブロックを
一括して記録し、混在ブロックにあっては従来通りの並
列記録を行うものである。
ブロックのうち、全黒画素ブロックは複数のブロックを
一括して記録し、混在ブロックにあっては従来通りの並
列記録を行うものである。
上記実施例の場合によ１７．は全黒ブロックや全白のブ
ロックが多い所は極めて記録時間が短縮され、混在ブロ
ックの記録においては改善効果が少ない。
ロックが多い所は極めて記録時間が短縮され、混在ブロ
ックの記録においては改善効果が少ない。
を必要とするため、符号の伝送速度と記録時間の対応が
かなりとれる利点を有する。
かなりとれる利点を有する。
以下、本発明による記録方式を実施例によって説明する
。
。
第２図は本発明による記録方式を第１図に示したように
、端面が３０のように線上に並び複数個の背面電極が上
記線３０に対して対称に配列された記録部を持つ装置に
適用した場合についての記録駆動回路の実施例の構成を
示す。本実施例では上述の記録の高速化を目的とするも
のであるが、第１図に示す記録系の特殊性により下記の
ような問題がある。すなわちたとえば次の絵素のブロッ
ク ３３〜６４（背面ＩＢ、２Ａ） ６５〜９６（背面２Ｂ、２Ａ） １２９〜１６０（背面３Ｂ、３Ａ） が全黒ブロックである場合、スタイラス側の電極は１〜
３２．３３〜６４のすべてに印加する必要がある。一方
、９７〜１２８の絵素についてみると、スタイラス側３
３〜６４の電極ｌこも印加六れ、かつ２Ｂおよび３Ａの
背面電ｆ＠ｊこもそ拘、ぞれ印加されているため、本来
、絵素９７〜１２８は記録すべきではないにもかかＪ）
らず記録されてしすう。
、端面が３０のように線上に並び複数個の背面電極が上
記線３０に対して対称に配列された記録部を持つ装置に
適用した場合についての記録駆動回路の実施例の構成を
示す。本実施例では上述の記録の高速化を目的とするも
のであるが、第１図に示す記録系の特殊性により下記の
ような問題がある。すなわちたとえば次の絵素のブロッ
ク ３３〜６４（背面ＩＢ、２Ａ） ６５〜９６（背面２Ｂ、２Ａ） １２９〜１６０（背面３Ｂ、３Ａ） が全黒ブロックである場合、スタイラス側の電極は１〜
３２．３３〜６４のすべてに印加する必要がある。一方
、９７〜１２８の絵素についてみると、スタイラス側３
３〜６４の電極ｌこも印加六れ、かつ２Ｂおよび３Ａの
背面電ｆ＠ｊこもそ拘、ぞれ印加されているため、本来
、絵素９７〜１２８は記録すべきではないにもかかＪ）
らず記録されてしすう。
したがって全黒ブロックをすべて一括して記録してしま
うこ吉ｌは不可能である。
うこ吉ｌは不可能である。
本実施例は、かかる問題点を解決するために、全黒ブロ
ックをスタイラス１１！′ＩｆＬ１〜３２のブロックと
：３３〜６４のブロックに分割する（前者を奇数ブロッ
ク、後者を偶数ブロック吉称するこきにする。）。そし
て第１段階さして ６５〜９６（背面２Ｂ、２Ａ） １２９〜１６０（背面３Ｂ、３Ａ） の全黒ブロックを記録する。このときにはスタイラス側
に極は１〜３２の方のみが印加さ４１．ている。
ックをスタイラス１１！′ＩｆＬ１〜３２のブロックと
：３３〜６４のブロックに分割する（前者を奇数ブロッ
ク、後者を偶数ブロック吉称するこきにする。）。そし
て第１段階さして ６５〜９６（背面２Ｂ、２Ａ） １２９〜１６０（背面３Ｂ、３Ａ） の全黒ブロックを記録する。このときにはスタイラス側
に極は１〜３２の方のみが印加さ４１．ている。
次ｌこ、第２段階上して
３３〜６１１（背面Ｉｌｌ、２Ａ）
の全黒プロ、りを記録する。この七六、スタイラス側電
極は３３〜６４の方のみが印加される。このようにすれ
ば、２Ｂならびに３Ａにそれぞれ印加されている時間に
は３３〜６４のスタイラスには印加されていないので、
前述のように誤って記されることはない。以上具体的に
図面を用いて説明する。
極は３３〜６４の方のみが印加される。このようにすれ
ば、２Ｂならびに３Ａにそれぞれ印加されている時間に
は３３〜６４のスタイラスには印加されていないので、
前述のように誤って記されることはない。以上具体的に
図面を用いて説明する。
図において後述の方法により８ピント入力信号がデータ
母線７１に加えられ入カセット先指定入力信号がアドレ
スあるいはコントロール母線７２に加えられる。さらに
スタイラス１〜３２か３３〜６４かを区別するための指
定入力信号が入力端子８４〜８５がある。
母線７１に加えられ入カセット先指定入力信号がアドレ
スあるいはコントロール母線７２に加えられる。さらに
スタイラス１〜３２か３３〜６４かを区別するための指
定入力信号が入力端子８４〜８５がある。
さて本実施例においては記録は次の如く行なわれる。ま
ず、データ母線７１からスタイラス１〜８の８ビツトの
状態に対応する８ビツトの情報が加えられる。そしてア
ドレス母線７２からの指定によりレジスタ７４に加えら
れる。１〜８が全黒であれば全て′ｌ”となる。ついで
、９〜１６に対応する情報が加わり、同じくレジスタ７
４に加えられる。すでにレジスタ７４にセットされてい
た信号はシフトレジスタ的にレジスタ７５に加えられる
。
ず、データ母線７１からスタイラス１〜８の８ビツトの
状態に対応する８ビツトの情報が加えられる。そしてア
ドレス母線７２からの指定によりレジスタ７４に加えら
れる。１〜８が全黒であれば全て′ｌ”となる。ついで
、９〜１６に対応する情報が加わり、同じくレジスタ７
４に加えられる。すでにレジスタ７４にセットされてい
た信号はシフトレジスタ的にレジスタ７５に加えられる
。
以下同様にして、黒に対応する情報“１″がレジスタ７
４〜７７のすべてにセットされる。このときレジスタを
一勢にセットあるいはリセットする方法をきってもよい
。ついで、スタイラス電極１〜３２を駆動するための情
報が入力端子８４に加えられる。ついで背面電極を指定
する情報がアドレス母線７１を経て、入カフ２の指定に
よりレジスタ７８．７９，８０，８１，８２．８３にセ
ットされる。
４〜７７のすべてにセットされる。このときレジスタを
一勢にセットあるいはリセットする方法をきってもよい
。ついで、スタイラス電極１〜３２を駆動するための情
報が入力端子８４に加えられる。ついで背面電極を指定
する情報がアドレス母線７１を経て、入カフ２の指定に
よりレジスタ７８．７９，８０，８１，８２．８３にセ
ットされる。
前述の例においては、２Ｂ、２Ａ、３Ｂ、３Ａ対応する
レジスタに′１”がセットされ同時に記録が行なわれる
。以上により全黒の奇数ブロックの記録が完了する。
レジスタに′１”がセットされ同時に記録が行なわれる
。以上により全黒の奇数ブロックの記録が完了する。
同様にして入力端子８５によりスタイラス３３〜６４を
指定して全黒の偶数ブロックの記録が完了する。
指定して全黒の偶数ブロックの記録が完了する。
ついで混在ブロックに移る。この場合、各ブロックでス
タイラス側の情報が異なるので、全該当ブロックを一括
して行なうことはできない。したがってブロック毎に行
なう必要がある。これは従来と同様の考え方により、該
当するＡ側、Ｂ側各１個の背面電極のみに印加されるよ
うにし、そのブロック内のスタイラスに印加すべき情報
を前述の如くレジスタ７４〜７７にセットすればよい。
タイラス側の情報が異なるので、全該当ブロックを一括
して行なうことはできない。したがってブロック毎に行
なう必要がある。これは従来と同様の考え方により、該
当するＡ側、Ｂ側各１個の背面電極のみに印加されるよ
うにし、そのブロック内のスタイラスに印加すべき情報
を前述の如くレジスタ７４〜７７にセットすればよい。
前述の如く一般にランレンクス符号化などのいわゆる高
能率符号化においでは、複雑なバタンではこれを表現す
るビット数が多く、単純なバタンではその逆の関係にあ
る。
能率符号化においでは、複雑なバタンではこれを表現す
るビット数が多く、単純なバタンではその逆の関係にあ
る。
ビット数が少ない場合、これの伝送に要する時間も短く
なり高速記録が要求される。本発明の方式はこの要求に
合致するものである。
なり高速記録が要求される。本発明の方式はこの要求に
合致するものである。
以上本発明を実施例によって説明したが、本発明は上記
実施例に限定されるものではなく特許請求の範囲記載の
範囲で種々変更できることは明らかである。
実施例に限定されるものではなく特許請求の範囲記載の
範囲で種々変更できることは明らかである。
第１図は従来方式なら、・ｆ゛に本発明を実施り−る場
合の記録ヘッドの構成を示す図、第２図は本発明の一実
施例にセける記録ヘッドの駆動回路の構成図である。Ｉ
Ａ〜２０Ａ、ＩＢ〜２０Ｂ背面電極ドライバ、７８〜８
３レジスタ、１〜６４スタイラス電極ドライバー７４〜
７７レジスタ、７１母線、７２アドレス指定のための母
線、８４．８５スタイラスのブロック（１〜３２．３３
〜６４）草／之
合の記録ヘッドの構成を示す図、第２図は本発明の一実
施例にセける記録ヘッドの駆動回路の構成図である。Ｉ
Ａ〜２０Ａ、ＩＢ〜２０Ｂ背面電極ドライバ、７８〜８
３レジスタ、１〜６４スタイラス電極ドライバー７４〜
７７レジスタ、７１母線、７２アドレス指定のための母
線、８４．８５スタイラスのブロック（１〜３２．３３
〜６４）草／之
Claims (1)
- １、高能率符号化された信号を復号し、復号化されたー
走査線の信号を受信機の記録部で複数個のブロックに分
け、上記複数ブロックのうち、黒画素を含むブロックに
対してのみ記録部を駆動することを特徴とする記録方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58097829A JPS5936480A (ja) | 1983-06-03 | 1983-06-03 | 記録方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58097829A JPS5936480A (ja) | 1983-06-03 | 1983-06-03 | 記録方式 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51054371A Division JPS6037672B2 (ja) | 1976-05-14 | 1976-05-14 | 記録方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5936480A true JPS5936480A (ja) | 1984-02-28 |
Family
ID=14202608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58097829A Pending JPS5936480A (ja) | 1983-06-03 | 1983-06-03 | 記録方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936480A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5130416A (ja) * | 1974-09-09 | 1976-03-15 | Oki Electric Ind Co Ltd | Kosokugazodensosochi |
-
1983
- 1983-06-03 JP JP58097829A patent/JPS5936480A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5130416A (ja) * | 1974-09-09 | 1976-03-15 | Oki Electric Ind Co Ltd | Kosokugazodensosochi |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2592378B2 (ja) | フォーマット変換器 | |
| US3956580A (en) | System for reducing the transmission time of similar portions of visible images | |
| JPS5843943B2 (ja) | シヨガジヨウホウアツシユクホウシキ | |
| JPS6073575A (ja) | デ−タ表示装置 | |
| DE3519110C2 (ja) | ||
| JPS6037672B2 (ja) | 記録方式 | |
| JPS646589B2 (ja) | ||
| JPS6252508B2 (ja) | ||
| JPH0112452Y2 (ja) | ||
| JP3260862B2 (ja) | パラレルデータ伝送装置 | |
| JPS5840989A (ja) | 画像情報の符号化処理方法および伝送制御方法 | |
| JP3125317B2 (ja) | ファクシミリ受信装置 | |
| JPS58136172A (ja) | フアクシミリ符号伝送方法 | |
| JP2506705B2 (ja) | 階層的画像における符号化復号化装置 | |
| JPS6064578A (ja) | 画像出力装置 | |
| JPH0439829B2 (ja) | ||
| JPS6333403Y2 (ja) | ||
| EP1173926B1 (en) | Device for compressing/decompressing bit strings | |
| JPS61205071A (ja) | カラ−記録装置 | |
| JPH01162071A (ja) | ファクシミリ装置 | |
| JPS60134665A (ja) | フアクシミリ装置 | |
| JPS6243260A (ja) | フアクシミリ装置 | |
| JPS6041369A (ja) | フアクシミリ装置 | |
| JPH0681244B2 (ja) | 画信号の縮小処理回路 | |
| JPS6051825B2 (ja) | デ−タ圧縮方法 |