JPS6037672B2

JPS6037672B2 - 記録方式

Info

Publication number: JPS6037672B2
Application number: JP51054371A
Authority: JP
Inventors: 敬彦吹抜; 紀政村岡; 紘一福島; 宏吉木
Original assignee: HITACHI ELECTRONICS
Current assignee: HITACHI ELECTRONICS
Priority date: 1976-05-14
Filing date: 1976-05-14
Publication date: 1985-08-27
Also published as: JPS52137917A

Description

【発明の詳細な説明】本発明はファクシミリ記録部などに用いられている静電
記録などマトリクス形記録装置の高速記録方式に関する
ものである。

第１図は従釆方式ならびに本発明の実施例の記録方式が
適用される静電記録ヘッドの要部構成を示すものである
。

記録はマルチスタィラスと呼ばれる一走査線の絵素に対
応する１２８０本の静電極（図中３０の線に並ぶ）を６
４本ずつ２０ケのグループに分割して行なわれる。各グ
ループの６４本のスタイラスの同一番号のものを共通に
つなぐ。そして次の如く背面電極ＩＡ〜２０Ａ，ＩＢ〜
２０Ｂに電位を加えその組合せでマルチスタィラスと背
面電極の間に置かれた記録紙に電界を加える。（絵素）
（背面電極）１〜３２：スタイラス
１〜３２，ＩＡ，ＩＢ３３〜私：スタイラス３３〜
６４，２ＬＩＢ６５〜９６：スタィラス１〜３２
，２Ｌが９７〜１２８：スタィラス３３〜６４，３Ａ
，波１２１７〜１２４８：スタイラス１〜３２，２０
Ａ，２■Ｂ１２４９〜１２８０：スタイラス３３〜６４
，（２１），２服たとえば、６坊費目絵素を黒く記録す
るにはスタィラス側の５番電極ならびに２Ａ，波の背面
電極に電位を加えればよい。

なお、背面電極２１に単独に電位を加えることは事実上
ないので２０Ｂと共通にしておいてよい。

ごて、以上のような記録回路によって記録するには、順
次１〜１２８０までの絵素に対応して上記のような方法
で電位を加えてゆけばよい。

しかし、このような方法によれば、１水平走査線を記録
するには、１２８０×ＴＲ（ＴＲは一回の記録に要する
時間）の時間を要する。

伝送が高速化されるにつれて、これは大きな問題となる
。これを避けるために従来行なわれていた第２の方法は
「並列記録」である。

すなわち、絵素１〜３２，３３〜６４，６５〜９６，・
・…・１２４９〜１２８０の４０のグループをグループ
毎に一括して行なう方法である。このようにすることに
より、記録に要する時間は１／３２に減少する。本発明
は、これをさらに高速化した記録方式を実現することを
目的とする。

本発明は上記目的を達成するため−走査線の記録すべき
情報をあらかじめ定められた複数個のブロックに分け（
上記例ではたとえば３２雀素を１ブロックとする）。

全白であるブロックについては何ら記録駆動を行なわず
、黒画素を含むブロックについてのみ記録ブロックを行
なうものである。なお、黒画素を含むブロックの記録駆
動の好ましい実施形態としては、全黒ブロックは複数の
ブロックを一括して記録し、白、黒画素が混在するブロ
ックにあっては従来通り並列記録を行なうようにする。
なお、全黒ブロックを一括して記録することは全黒ブロ
ックの全てを一括して記録する場合のみならず、複数の
全黒ブロックを同時に記録する場合をも含むものである
。

本発明によれば全白のブロックが多い所は極めて記録時
間が短縮され、更に上記好ましい実施形態によれば全黒
ブロックの記録時間も短縮される。

又白黒混在ブロックの記録に関しては改善効果が少ない
ように思えるが、画像信号の伝送方式としてランレング
ス符号化を用いた場合、混在ブロックではもともと伝送
時間を必要とするため、符号の伝送速度と記録時間の整
合がかなりとれる利点を有する。以下、本発明による記
録方式を実施例によって説明する。

第２図は本発明による記録方式を第１図に示したように
、端面が３０のように線上に並び複数個の背面電極が上
記線３０に対して対称に配列された記録部を持つ装置に
適用した場合についての記録駆動回賂の実施例の構成を
示す。

本実施例では上述の記録の高速化を目的とするものであ
るが、第１図に示す記録系の特殊性により下記のような
問題がある。すなわちたとえば次の絵素のブロック３３
〜６４（背面ＩＢ，２Ａ）６５〜９６（背面２Ｂ，
２Ａ）１２９〜１６０（背面３Ｂ，３Ａ）が全黒ブロックである場合、スタイラス側の電極は１〜
３２，３３〜６４のすべてに印加する必要がある。

一方、９７〜１２８の絵素についてみると、スタィラス
側３３〜６４の電極にも印加されているため、本来、絵
素９７〜１２８は記録すべきではないにもかかわらず記
録されてしまう。したがって全黒ブロックをすべて一括
して記録してしまうことは不可能である。本実施例は、
かかる問題点を解決するために全黒ブロックをスタィラ
ス電極１〜３２のブロックと３３〜６４のブロックに分
割する（前者を奇数ブロック、後者を偶数ブロックと称
することにする。

）。そして、第１段階として６５〜９６（背面２Ｂ，２
Ａ）１２９〜１６０（背面３Ｂ，３Ａ）の全黒ブロックを記録する。

このときにはスタィラス側電極は１〜３２の方のみが印
加されている。次に、第２段階として３３〜６４（背面
ＩＢ，２Ａ）の全黒ブ。

ックを記録する。このとき、スタイラス側電極は３３〜
６４の方のみが印力０される。このようにすれば、２Ｂ
ならびに３Ａにそれぞれ印加されている時間には３３〜
６４のスタィラスには印加されていないのでで、前述の
ように誤って記されることはない。以上具体的に図面を
用いて説明する。図において後述の方法により８ビット
入力信号がデータ母線７１に加えられ入力セット先指定
入力信号がアドレスあるいはコントロール母線７２に加
えられる。

さらにスタイラス１〜３２か３３〜６４かを区別するた
めの指定入力信号が入力端子８４〜８５がある。さて、
本実施例においては記録は次に如く行なわれる。

まず、データ母線７１からスタイラス１〜８の８ビット
の状態に対応する８ビットの情報が加えられる。そして
アドレス母線７２からの指定によりレジスタ７４に加え
られる。１〜８が全黒であれば全て“１”となる。

ついで、９〜１６に対応する情報が加わり、同じくレジ
スタ７４に加えられる。すでにレジスタ７４にセットさ
れていた信号はシフトレジス夕的にレジスタ７５に加え
られる。以下同様にして、黒に対応する情報“１”がレ
ジスタ７４〜７７のすべてにセットされる。

このときレジスタを−勢にセットあるいはリセットする
方法をとってもよい。ついで、スタイラス電極１〜３２
を駆動するための情報が入力端子８４に加えられる。つ
いで背面電極を指定する情報がアドレス母線７１を経て
、入力７２の指定によりレジスタ７８，７９，８０，８
１，８２，８３にセツトされる。前述の例においては、
２Ｂ，２Ａ，３８，３Ａに対応するレジスタに“１”が
セットされ同時に記録が行なわれる。

以上により全黒の奇数ブロックの記録が完了する。同様
にして入力端子８５によりスタィラス３３〜６４を指定
して全黒の偶数ブロックの記録が完了する。ついで混在
ブロックに移る。

この場合、各ブロックでスタィラス側の情報が異なるの
で、全該当ブロックを一括して行なうことはできない。
したがってブロック毎に行なう必要がある。これは従来
と同様の考え方により、該当するＡ側、Ｂ側各一個の背
面電極のみり印加されるようにし、そのブロック内のス
タィラスに印加すべき情報を前述の如くレジスタ７４〜
７７にセットすればよい。前述の如く一般にランレング
ス符号化などのし、わゆる高能率符号化においては、複
雑なパタンではこれを表現するビット数が多く、単純な
パタンではその逆の関係にある。ビット数が少ない場合
、これの伝送に要する時間も短くなり高速記録が要求さ
れる。

本発明の方式はこの要求に合致するものである。なお、
本発明の説明においては、全黒ブロックを奇数、偶数の
ブロックに分類する場合を述べたが、これを３個あるい
はそれ以上に分けることも同機に可能である。

さらに、記録装置が許す範囲で、他の任意の方法、たと
えば連続する複数ブロックを一括的に記録することなど
が可能である。

【図面の簡単な説明】

第１図は従来方式ならびに本発明を実施する場合の記録
ヘッドの構成を示す図、第２図は本発明の一実施例にお
ける記録ヘッドの駆動回路の構成図で、ＩＡ〜２０Ａ，
ＩＢ〜２０Ｂは背面電極ドライバ、７８〜８３はそのた
めのレジスタ、１〜６４はスタィラス電極ドライバ、７
４〜７７はそのためのレジスタ、７１はそのための母線
、７２はそのアドレス指定のための母線、８４，８５は
スタイラスのブロック（１〜３２，３３〜６４）を指定
するための入力端子である。多／図ジ２図

Claims

【特許請求の範囲】

１高能率符号化されたデータを復号して得られた一走
査線の信号をあらかじめ定められた複数個のブロツクに
ついてのみ記録部を駆動し、かつ上記黒画素を含むブロ
ツク記録部の駆動を白黒混在のブロツクについてはブロ
ツク毎に記録部を駆動し、黒のみからなるブロツクにつ
いては一括的に記録部を駆動することを特徴とする記録
方式。