JPS5936756B2 - 電子楽器 - Google Patents
電子楽器Info
- Publication number
- JPS5936756B2 JPS5936756B2 JP51144956A JP14495676A JPS5936756B2 JP S5936756 B2 JPS5936756 B2 JP S5936756B2 JP 51144956 A JP51144956 A JP 51144956A JP 14495676 A JP14495676 A JP 14495676A JP S5936756 B2 JPS5936756 B2 JP S5936756B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- block
- output
- circuit
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は閉成されるキースイツナの走査時間を短縮した
可変フレームのキーコード発生回路を具えた電子楽器に
関するものである。
可変フレームのキーコード発生回路を具えた電子楽器に
関するものである。
従来、電子楽器の鍵盤のように多数のキースイツナを有
する装置において、スイッチの開閉にともなう情報を所
要の回路に転送する場合、各スイツナと回路間を直接結
線しようとすると、配線量はぼう大なものとなり不経済
である。
する装置において、スイッチの開閉にともなう情報を所
要の回路に転送する場合、各スイツナと回路間を直接結
線しようとすると、配線量はぼう大なものとなり不経済
である。
また半導体集積回路等を利用しようとした場合ピン数が
多くなりすぎここままでは利用は困難である。現在この
ような点に鑑み、すべての各スイッチを所定時間で走査
し、走査に応じた時間列につきオンされたキースイッチ
に対応する時点において、パルスを発生させ、多数のス
イツナと所要の回路間の結線を節約する方式が考えられ
ている。
多くなりすぎここままでは利用は困難である。現在この
ような点に鑑み、すべての各スイッチを所定時間で走査
し、走査に応じた時間列につきオンされたキースイッチ
に対応する時点において、パルスを発生させ、多数のス
イツナと所要の回路間の結線を節約する方式が考えられ
ている。
たとえば各キースイツナを時分割に走査することによつ
てオンされたスイッチの情報をＴＤＭ（時分割変調）信
号またはＰＣＭ（パルス符号変調）信号として送るキー
コード多重方式が一般に用いられている。しかしながら
全キースイッチを走査するための時間は固定されてしま
うため、オンされているキースイツナが少ない場合等で
も固定された走査時間が必要であるから無駄が生ずる。
通常の鍵盤楽器の演奏において同時にオンされるキース
イッチの数は両手と足を考えて１１鍵である。
てオンされたスイッチの情報をＴＤＭ（時分割変調）信
号またはＰＣＭ（パルス符号変調）信号として送るキー
コード多重方式が一般に用いられている。しかしながら
全キースイッチを走査するための時間は固定されてしま
うため、オンされているキースイツナが少ない場合等で
も固定された走査時間が必要であるから無駄が生ずる。
通常の鍵盤楽器の演奏において同時にオンされるキース
イッチの数は両手と足を考えて１１鍵である。
いま１ブ頭ノクを１オクターブ単位で考えるとすると片
手で２オクターブ以上を押盤することは不可能でありこ
れより５ブ頭ノクが同時に占有される最大数である。従
つて鍵盤スイッチを複数ブロックに別けて走査し１つで
もオンされたスイツナがあればそのプロツメで走査を停
止してオンスイツナを検出する。オンスイッチがないブ
ロックは通過するからオンされたスイッチ情報を得るた
めの１走査の時間を短縮することができる筈である。本
発明の目的は全キースイッチを走査するための時間を短
縮したキーコード発生回路を有する電子楽器を提供する
ことである。
手で２オクターブ以上を押盤することは不可能でありこ
れより５ブ頭ノクが同時に占有される最大数である。従
つて鍵盤スイッチを複数ブロックに別けて走査し１つで
もオンされたスイツナがあればそのプロツメで走査を停
止してオンスイツナを検出する。オンスイッチがないブ
ロックは通過するからオンされたスイッチ情報を得るた
めの１走査の時間を短縮することができる筈である。本
発明の目的は全キースイッチを走査するための時間を短
縮したキーコード発生回路を有する電子楽器を提供する
ことである。
前記目的を達成するため、本発明の電子楽器は閉成され
る接点を有する複数個のスイッチをブロック分けし第１
のクロックで複数ブロックを順次走査する手段、前記各
ブ頭ノク内のスイツナの閉成情報を所定の優先順位に従
い高優先の情報から第２のクロツクが入力される毎に順
次選択出力する優先選択回路、該優先選択回路が優先選
択動作をしている時その動作信号により前記第１のクロ
ツクを禁止し前記プロツク走査を一時停止する手段、前
記優先選択回路の出力とブ頭ノク走査の情報とを２進符
号のキーデータに変換する手段、および１回の全プロツ
クに対するプロツク走査の終了を検出するとともに１走
査プロツク内の閉成されないキースイツチを飛越して全
プロツク数のタイムスロツトと閉成キースイツチ数のタ
イムスカツトとの和により１フレーム時間が決定される
可変フレーム信号を出力する手段より成るキーコード発
生回路を具えることを特徴とするものである。
る接点を有する複数個のスイッチをブロック分けし第１
のクロックで複数ブロックを順次走査する手段、前記各
ブ頭ノク内のスイツナの閉成情報を所定の優先順位に従
い高優先の情報から第２のクロツクが入力される毎に順
次選択出力する優先選択回路、該優先選択回路が優先選
択動作をしている時その動作信号により前記第１のクロ
ツクを禁止し前記プロツク走査を一時停止する手段、前
記優先選択回路の出力とブ頭ノク走査の情報とを２進符
号のキーデータに変換する手段、および１回の全プロツ
クに対するプロツク走査の終了を検出するとともに１走
査プロツク内の閉成されないキースイツチを飛越して全
プロツク数のタイムスロツトと閉成キースイツチ数のタ
イムスカツトとの和により１フレーム時間が決定される
可変フレーム信号を出力する手段より成るキーコード発
生回路を具えることを特徴とするものである。
以下本発明を実施例につき詳述する。まず本発明を適用
した新規な電子楽器の実施例の概要を説明し、次に本発
明の要部であるキーコード発生回路の実施例の細部を説
明する。
した新規な電子楽器の実施例の概要を説明し、次に本発
明の要部であるキーコード発生回路の実施例の細部を説
明する。
本発明を適用した電子楽器は楽音を従来の純正弦波の合
成方式によらず、係数により重みづけられた方形波の合
成方式とし、これに適当な係数を付与したデジタルフイ
ルタを組合せることにより所望の楽音を少ない構成波形
で実現しうるようにしたものである。
成方式によらず、係数により重みづけられた方形波の合
成方式とし、これに適当な係数を付与したデジタルフイ
ルタを組合せることにより所望の楽音を少ない構成波形
で実現しうるようにしたものである。
その原理と構成の概要を述べると、楽音を周期波形ｈ（
ｔ）とすればフーリエ級数の展開式で表わされる。
ｔ）とすればフーリエ級数の展開式で表わされる。
ここで３０倍音までをとりτ時間毎のサンプリングをす
れば、で表わされる。
れば、で表わされる。
これを時分割で３０倍音までを楽音と同期して波形計算
し、かつ８音を同時に発音しようとすれば２ＫＨｚの楽
音においては２８．８ＭＨｚのクロツクが最低必要にな
る。このため高い音域に対しては高調波抑止を行なうこ
とにより７．２ＭＨｚ程度まで下げることは可能である
が、それでもこれを実現する回路は複雑となり回路の集
積化という点では依然困難である。そこで基本的には正
弦波合成方式と等価であるが、純正弦波ではなく方形波
の合成方式とし高調波ひずみを利用することを考えた。
し、かつ８音を同時に発音しようとすれば２ＫＨｚの楽
音においては２８．８ＭＨｚのクロツクが最低必要にな
る。このため高い音域に対しては高調波抑止を行なうこ
とにより７．２ＭＨｚ程度まで下げることは可能である
が、それでもこれを実現する回路は複雑となり回路の集
積化という点では依然困難である。そこで基本的には正
弦波合成方式と等価であるが、純正弦波ではなく方形波
の合成方式とし高調波ひずみを利用することを考えた。
すなわち、低次正弦波を作るためには方形波に強いフイ
ルタをかけることで実現し、中次正弦波を作るためには
弱いフイルタをかけることで高調波ひずみを発生させ、
高次正弦波を近似的に補足することにより、従来３０倍
音までの正弦波を必要としていたのに対し１／２以下の
方形波で合成しようとするものである。方形波をＳＱＵ
（ＮＴ）で表わすものとすれば、ＡＩＳＱＵ（ωＴ），
Ａ２ＳＱＵ（ωＴ ） ，・・・・・・，ＡＮＳＱＵ（
ωＴ）なる重み付けられた波形を発生させ、各々に対し
次数が低い程強いフイルタをかけたとすれば出力波はな
る波形が取出される。
ルタをかけることで実現し、中次正弦波を作るためには
弱いフイルタをかけることで高調波ひずみを発生させ、
高次正弦波を近似的に補足することにより、従来３０倍
音までの正弦波を必要としていたのに対し１／２以下の
方形波で合成しようとするものである。方形波をＳＱＵ
（ＮＴ）で表わすものとすれば、ＡＩＳＱＵ（ωＴ），
Ａ２ＳＱＵ（ωＴ ） ，・・・・・・，ＡＮＳＱＵ（
ωＴ）なる重み付けられた波形を発生させ、各々に対し
次数が低い程強いフイルタをかけたとすれば出力波はな
る波形が取出される。
たとえばＮ＝１０までの方形波による合成を試みれば１
〜１０倍音までの波形はほぼ完全に再生される。次に高
調波ひずみにより出力される倍音は１２，１５，１８，
・・・・・，３０倍音と多くの倍音が発生され、また楽
音の音色を決定づけている要因が１０倍音程度までであ
るとすれば得ようとする楽音波形は近似的に実現できる
。すなわち、従来正弦波合成において３０倍音までの合
成が必要とされていたのに対し１／３の１０倍音までの
合成でよいことになる。これにより必要とされるクロツ
ク周波数は２．４ＭＨｚ程度でよい。さらにこの周波数
を下げるためには並列処理することによりＫ，Ｈ，・・
・と下げうることは明らかである。第１図は上述の原理
に基づく本発明の電子楽器の実施例の構成を示す説明図
である。同図において、１はキーボードであり、６１鍵
のメイク接点のキースイツチが１オクターブ１２鍵を１
プロツクとし６つのプロツクに分割されている。すなわ
ち１２行６列のマトリツクス状に配置されている。各キ
ー情報はこのキーコード発生回路２によりプロツク毎に
走査され、キーオンのあつたプロツクに関してはそのプ
ロツク内のキー情報が送出されるまで一時的にプロツク
走査を停止する。さらにプロック内のキー情報もキーオ
ンされたキーを指定された優先順位に従い、順次選択出
力され、必要とされるタイムスロツトはオンされたキー
スイツチ数とプロツク数とに限定され、たとえば５鍵が
押されているならば１走査タイムスロツトは５＋６＝１
１のみである。このキーオン情報は各キースイツチに対
応する２進符号化されたキーコードで出力され、１走査
終了を表わすフレーム信号とともにキーコードデータア
サイナ３に与えられる。キーコードデータアサイナ３は
最大同時発音数８チヤンネルを有しており、上記キーコ
ードデータ１タイムスロツト内を８分割した高速時分割
動作をしている。またキーコードヂータアサイナ３の制
御動作はフレーム信号時に全て行なわれ、エンベロープ
制御信号、すなわち内容有無信号（ＢＷＳ）、レリース
信号（ＲＳ）、高速レリース信号（ＦＲＳ）、エンベロ
ープ終了信号（ＥＥＳ）等をエンベロープ発生回路４に
、周波数情報であるキーコードデータＫＣＤをＮ次方形
波発生回路７にそれぞれ与えられる。エンベロープ発生
回路４は巡回形デジタルフイルタで構成され、入力信号
とフイルタ特性を決定するフイルタ定数を制御すること
により所望とするエンベロープ波形データを出力し、乗
算器９に入力する。方形波発生回路７はキーコードＫＣ
Ｄにより読み出された角速度情報を累算することにより
基本周期Ｔの方形波信号から１／１０の周期Ｔ／１０の
方形波信号ＳＱＵ（Ｎ）を１チヤンネルタイムスロツト
内に時分割に発生する。一方音を決定する方形波レベル
メモリ部６はタブレツトスイツチ・ドローバースイツチ
５により指定された方形波レベルが計算され方形波レベ
ルメモリ部６より上記方形波信号と同期してレベル係数
値ＡＮが読み出される。このレベル係数値ＡＮは方形波
信号ＳＱＵ（Ｎ）により反転ゲートされ重み付けられた
Ｎ次方形波ＡＮＳＱＵＯＳ！）が時分割的にデジタルフ
イルタ部８に入力される。このデジタルフイルタ部８は
巡回形デジタルフイルタより構成されフイルタ特性を決
定するフイルタ定数が各音階と各次数によつて読み出し
制御され、入力する信号ＡＮＳＱＵ（Ｎ）に対して各々
フイルタがかけられ、ＦＮＣＡＮＳＱＵ（Ｎ）〕なる波
形が時分割的に出力され乗算器９に入力する。この乗算
器９において各チヤンネル、各次数に対し独立にエンベ
ロープが付加される。乗算器９の出力は累算器（ＡＣＣ
）１０で各次数毎に累算され、さらに各ナヤンネル毎に
累算され、１サンプル毎の波形ｈ（ｔ）がＤ／Ａ変換器
１１に入力し、音響システム１２を介して楽音が出力さ
れる。第２図は第１図の電子楽器の基本タイミング波形
を示す。
〜１０倍音までの波形はほぼ完全に再生される。次に高
調波ひずみにより出力される倍音は１２，１５，１８，
・・・・・，３０倍音と多くの倍音が発生され、また楽
音の音色を決定づけている要因が１０倍音程度までであ
るとすれば得ようとする楽音波形は近似的に実現できる
。すなわち、従来正弦波合成において３０倍音までの合
成が必要とされていたのに対し１／３の１０倍音までの
合成でよいことになる。これにより必要とされるクロツ
ク周波数は２．４ＭＨｚ程度でよい。さらにこの周波数
を下げるためには並列処理することによりＫ，Ｈ，・・
・と下げうることは明らかである。第１図は上述の原理
に基づく本発明の電子楽器の実施例の構成を示す説明図
である。同図において、１はキーボードであり、６１鍵
のメイク接点のキースイツチが１オクターブ１２鍵を１
プロツクとし６つのプロツクに分割されている。すなわ
ち１２行６列のマトリツクス状に配置されている。各キ
ー情報はこのキーコード発生回路２によりプロツク毎に
走査され、キーオンのあつたプロツクに関してはそのプ
ロツク内のキー情報が送出されるまで一時的にプロツク
走査を停止する。さらにプロック内のキー情報もキーオ
ンされたキーを指定された優先順位に従い、順次選択出
力され、必要とされるタイムスロツトはオンされたキー
スイツチ数とプロツク数とに限定され、たとえば５鍵が
押されているならば１走査タイムスロツトは５＋６＝１
１のみである。このキーオン情報は各キースイツチに対
応する２進符号化されたキーコードで出力され、１走査
終了を表わすフレーム信号とともにキーコードデータア
サイナ３に与えられる。キーコードデータアサイナ３は
最大同時発音数８チヤンネルを有しており、上記キーコ
ードデータ１タイムスロツト内を８分割した高速時分割
動作をしている。またキーコードヂータアサイナ３の制
御動作はフレーム信号時に全て行なわれ、エンベロープ
制御信号、すなわち内容有無信号（ＢＷＳ）、レリース
信号（ＲＳ）、高速レリース信号（ＦＲＳ）、エンベロ
ープ終了信号（ＥＥＳ）等をエンベロープ発生回路４に
、周波数情報であるキーコードデータＫＣＤをＮ次方形
波発生回路７にそれぞれ与えられる。エンベロープ発生
回路４は巡回形デジタルフイルタで構成され、入力信号
とフイルタ特性を決定するフイルタ定数を制御すること
により所望とするエンベロープ波形データを出力し、乗
算器９に入力する。方形波発生回路７はキーコードＫＣ
Ｄにより読み出された角速度情報を累算することにより
基本周期Ｔの方形波信号から１／１０の周期Ｔ／１０の
方形波信号ＳＱＵ（Ｎ）を１チヤンネルタイムスロツト
内に時分割に発生する。一方音を決定する方形波レベル
メモリ部６はタブレツトスイツチ・ドローバースイツチ
５により指定された方形波レベルが計算され方形波レベ
ルメモリ部６より上記方形波信号と同期してレベル係数
値ＡＮが読み出される。このレベル係数値ＡＮは方形波
信号ＳＱＵ（Ｎ）により反転ゲートされ重み付けられた
Ｎ次方形波ＡＮＳＱＵＯＳ！）が時分割的にデジタルフ
イルタ部８に入力される。このデジタルフイルタ部８は
巡回形デジタルフイルタより構成されフイルタ特性を決
定するフイルタ定数が各音階と各次数によつて読み出し
制御され、入力する信号ＡＮＳＱＵ（Ｎ）に対して各々
フイルタがかけられ、ＦＮＣＡＮＳＱＵ（Ｎ）〕なる波
形が時分割的に出力され乗算器９に入力する。この乗算
器９において各チヤンネル、各次数に対し独立にエンベ
ロープが付加される。乗算器９の出力は累算器（ＡＣＣ
）１０で各次数毎に累算され、さらに各ナヤンネル毎に
累算され、１サンプル毎の波形ｈ（ｔ）がＤ／Ａ変換器
１１に入力し、音響システム１２を介して楽音が出力さ
れる。第２図は第１図の電子楽器の基本タイミング波形
を示す。
φｏはマスタクロツクであり、２．４ＭＨｚである。φ
１０１〜φ１１０は方形波発生のためのタイムスロツト
であり、方形波信号ＳＱＵｌ〜ＳＱＵｌＯに対応して１
０タイムスロツトに時分割されており、１タイムスロツ
トは１／２４００ｍｓ（ミリ秒）である。（１）２１〜
φ２８はキーコードデータアサイナ３より出力される時
分割キーコードデータＴＫＣＤに対応して８チヤンル分
に時分割されており１タイムスロツトは１／２４０ｍｓ
である。また、キーコード発生回路２の動作速度は１キ
ー時間１／３０ｍｓのタイムスロツトであり、このタイ
ミングで全回路は時分割動作をしている。第３図は第２
図の基本タイミング波形発生のため、第１図の方形波発
生回路７に含まれるクロツク発生回路を示す。マスタク
ロツク発振器７一１は２．４ＭＨｚのクロツクφ。を出
力し、１０進カウンタJヨ黷Qに入力しておりデコーダ６
−２よりタイミングクロツクφ１０１〜φ１１０を出力
する。次にカウンタJヨ黷Qの出力パルスφ１は８進カウ
ンタJヨ黷Rに入力しデコーダJヨ黷Sよりタイミングクロ
ツクφ２１〜φ２８を出力しカウンタJヨ黷Rはパルスφ
２を出力し各機能に用いられる。第４図は第１図の電子
楽器における本発明の特徴であるサーコード発生回路の
詳細な実施例説明図である。
１０１〜φ１１０は方形波発生のためのタイムスロツト
であり、方形波信号ＳＱＵｌ〜ＳＱＵｌＯに対応して１
０タイムスロツトに時分割されており、１タイムスロツ
トは１／２４００ｍｓ（ミリ秒）である。（１）２１〜
φ２８はキーコードデータアサイナ３より出力される時
分割キーコードデータＴＫＣＤに対応して８チヤンル分
に時分割されており１タイムスロツトは１／２４０ｍｓ
である。また、キーコード発生回路２の動作速度は１キ
ー時間１／３０ｍｓのタイムスロツトであり、このタイ
ミングで全回路は時分割動作をしている。第３図は第２
図の基本タイミング波形発生のため、第１図の方形波発
生回路７に含まれるクロツク発生回路を示す。マスタク
ロツク発振器７一１は２．４ＭＨｚのクロツクφ。を出
力し、１０進カウンタJヨ黷Qに入力しておりデコーダ６
−２よりタイミングクロツクφ１０１〜φ１１０を出力
する。次にカウンタJヨ黷Qの出力パルスφ１は８進カウ
ンタJヨ黷Rに入力しデコーダJヨ黷Sよりタイミングクロ
ツクφ２１〜φ２８を出力しカウンタJヨ黷Rはパルスφ
２を出力し各機能に用いられる。第４図は第１図の電子
楽器における本発明の特徴であるサーコード発生回路の
詳細な実施例説明図である。
同図において、キースイツチマトリツクヌ１は６１個の
メイク接点スイツチで構成され、１オクターブ１２個を
１プロツクとし６オクターブプロツクに分割されている
。クロツクφ２３はＮＯＲｌを介してモジユロ６進カウ
ンタ２−１に与えられ、カウンタ２−１の出力はデコー
ダ２−２に入力しキースイツチマトリツクス１を１プロ
ツク毎に走査する。キースイツチマトリツクスより出力
されるキーデータＮＤは優先選択回路２−３に入力する
。オンされているキースイツチがあれば所定優先順位に
従い前述のクロツクφ２１により順次キーデータＮＤは
１つづつ出力され、ノートコードメモリ２−４に入力し
ノートコードデータＮＣＤを順次出力する。選択出力さ
れている間優先選択回路２−３は信号ＰＳＳを出力し、
ノア回路ＮＯＲｌに゛′１゛″を入力しカウンタ２−１
の動作を一時停止する。オンされたキー情報が全て出力
されると信号ＰＳＳは““０’’となり、ＮＯＲＩを介
し前述のクロツクφ２３をカウンタ２−１に入力し次の
プロツクを走査する。このようにしてプロツク走査を一
時停止しながら順次キースイツチを走査する。またカウ
ンタ２−１の出力はラツチ回路２−５に入力し、クロツ
クφ２１でラツチされ、ノートコードメモリ２−４より
出力されるノートコートデータＮＣＤとのタイミングが
とられる。この出力はゲート２−６に入力し信号ＰＳＳ
でゲートされ、オクターブコードデータ０ＣＤが出力さ
れる。ノートコードデータＮＣＤとオクターブコードデ
ータ０ＣＤとを合せてキーコードデータＫＣＤと呼ぶこ
とにする。次にオクターブコードが“’１１０’’（１
０進数６）となつた時と優先選択回路２−３より出力さ
れる信号ＰＳＳが““ｏ”となつた時をフレーム検出回
路２−Ｔで検出し、フレーム信号ＦＳを出力する。第５
図は第４図の実施例のキースイツチマトリツクス１の詳
細な回路例を示す。
メイク接点スイツチで構成され、１オクターブ１２個を
１プロツクとし６オクターブプロツクに分割されている
。クロツクφ２３はＮＯＲｌを介してモジユロ６進カウ
ンタ２−１に与えられ、カウンタ２−１の出力はデコー
ダ２−２に入力しキースイツチマトリツクス１を１プロ
ツク毎に走査する。キースイツチマトリツクスより出力
されるキーデータＮＤは優先選択回路２−３に入力する
。オンされているキースイツチがあれば所定優先順位に
従い前述のクロツクφ２１により順次キーデータＮＤは
１つづつ出力され、ノートコードメモリ２−４に入力し
ノートコードデータＮＣＤを順次出力する。選択出力さ
れている間優先選択回路２−３は信号ＰＳＳを出力し、
ノア回路ＮＯＲｌに゛′１゛″を入力しカウンタ２−１
の動作を一時停止する。オンされたキー情報が全て出力
されると信号ＰＳＳは““０’’となり、ＮＯＲＩを介
し前述のクロツクφ２３をカウンタ２−１に入力し次の
プロツクを走査する。このようにしてプロツク走査を一
時停止しながら順次キースイツチを走査する。またカウ
ンタ２−１の出力はラツチ回路２−５に入力し、クロツ
クφ２１でラツチされ、ノートコードメモリ２−４より
出力されるノートコートデータＮＣＤとのタイミングが
とられる。この出力はゲート２−６に入力し信号ＰＳＳ
でゲートされ、オクターブコードデータ０ＣＤが出力さ
れる。ノートコードデータＮＣＤとオクターブコードデ
ータ０ＣＤとを合せてキーコードデータＫＣＤと呼ぶこ
とにする。次にオクターブコードが“’１１０’’（１
０進数６）となつた時と優先選択回路２−３より出力さ
れる信号ＰＳＳが““ｏ”となつた時をフレーム検出回
路２−Ｔで検出し、フレーム信号ＦＳを出力する。第５
図は第４図の実施例のキースイツチマトリツクス１の詳
細な回路例を示す。
２組のバスライン０ＤＩ〜０Ｄ６とＮＤ，〜ＮＤｌ２は
それぞれ抵抗を介して接地されている。
それぞれ抵抗を介して接地されている。
また２組のバスラインの交差点にはそれぞれダイオード
を介してキースイツチ０，Ｎ，〜０６Ｎ１２のうち６１
個が接続されている。オクターブを示すバスライン０Ｄ
〜０Ｄ６が順次走査されると、オクターブプロツクのオ
ンされているキースイツチのバスラインＮＤＩ〜ＮＤｌ
２のいずれかに“１”を出力する。この出力は優先選択
回路２−３に与えられる。第６図は第４図の実施例にお
ける優先選択回路２−３の詳細な回路例を示す。
を介してキースイツチ０，Ｎ，〜０６Ｎ１２のうち６１
個が接続されている。オクターブを示すバスライン０Ｄ
〜０Ｄ６が順次走査されると、オクターブプロツクのオ
ンされているキースイツチのバスラインＮＤＩ〜ＮＤｌ
２のいずれかに“１”を出力する。この出力は優先選択
回路２−３に与えられる。第６図は第４図の実施例にお
ける優先選択回路２−３の詳細な回路例を示す。
キースイツチマトリツクス１より出力される各プロツク
内の入カノートコードデータ信号ＮＤＩ〜ＮＤ，，はそ
れぞれアンド回路Ａｌ−Ａｌ２に入力する。最初、入力
信号ＮＤＩとＮＤｌ２が““１”であつたとし、フリツ
プフロツプＤＦ，〜ＤＦｌ２のＱ出力が““ｏ’’であ
ると、オア回路０Ｒ１３〜０Ｒ２４は全て“″ｏ”を出
力し、その反転出力““１”がアンド回路Ａ１〜Ａｌ２
に入力している。次に入力信号ＮＤＩは“ｏ”となｕア
ンド回路Ａ１は″“０’を出力しオア回路０ＲＩは“０
’’を出力し反転出力““１”がアンド回路Ａ２に入力
される。入力信号ＮＤ２は“１”となり、アンド回路Ａ
２は““１”をオア回路０Ｒ２に入力し、オア回路０Ｒ
２〜０ＲＩＩは全て“１’を出力し、反転入力““０’
’がアンド回路Ａ３〜Ａｌ２に入力され、入力信号ＮＤ
３〜ＮＤ，２はアンド回路Ａ３〜Ａｌ２において禁止さ
れ、アンド回路Ａ１ 〜Ａ１ゼの中でＡ２のみが““１
”を出力し他は“″ｏ’’を出力しフリツプフロツプＤ
ＦＩ−ＤＦ，２に入力される。次にクロツクφ２１によ
りフリツプフロツプＤＦ２のみが“１’’を出力する。
この出力はオア回路０Ｒ１４，０Ｒ１３を介してアンド
回路Ａ２，Ａｌのゲートを禁止する。これによりオア回
路０Ｒ２〜０ＲＩＩは゜“ｏ”を出力し、アンド回路Ａ
３〜Ａｌ２を開く。よつて次に入力信号ＮＤｌ２がアン
ド回路Ａ，２を介しフリツプフロツプＤＦｌ２に与えら
れ、次にくるクロツクφ２，によつててフリツプフロツ
プＤＦ，，のみが″“１’’を出力するよう動作する。
この出力はオア回路０Ｒ２４〜０Ｒ１３を介してアンド
回路Ａ１〜Ａｌ２に反転出力゜″０’ι入力し入力信号
ＮＤ，〜ＮＤｌ２を禁止する。よつて次にくるクロツク
φ２１によりフリツプフロツプＤＦ，〜ＤＦ，２は’″
ｏ’’を出力する。以上の動作中オア回路０Ｒ３の出力
信号ＰＳＳは選択信号出力中は“゛１”を出力し、全部
出力され終ると“ｏ”を出力する。このように入力信号
ＮＤＩ−ＮＤ２のうち“１’’であるものを所定の優先
順位に従い順次選択出力する。このために必要とされる
タイムスロツトは上記の例では２タイムスロツトのみと
なる。なおこの優先選択回路２−３の出力信号はノート
コードメモリ２−４のアドレス信号として与えられる。
第Ｔ図は第４図の実施例におけるフレーム検出回路の詳
細な回路例を示す。モジユロ６進カウンタ２−１の出力
３ビツトのカウント値が““１１０’’となつた時、タ
イミング合せ用ラツナ回路２−５でラツチされ、アンド
回路Ａ，３より““１”が出力される。さらに信号ＰＳ
Ｓが““０”となつた時アンド回路Ａｌ４より““１’
’が出力される。この出力をフレーム信号ＦＳとする。
第８図は第４図のキーコード発生回路の動作を示すタイ
ミングナヤートである。
内の入カノートコードデータ信号ＮＤＩ〜ＮＤ，，はそ
れぞれアンド回路Ａｌ−Ａｌ２に入力する。最初、入力
信号ＮＤＩとＮＤｌ２が““１”であつたとし、フリツ
プフロツプＤＦ，〜ＤＦｌ２のＱ出力が““ｏ’’であ
ると、オア回路０Ｒ１３〜０Ｒ２４は全て“″ｏ”を出
力し、その反転出力““１”がアンド回路Ａ１〜Ａｌ２
に入力している。次に入力信号ＮＤＩは“ｏ”となｕア
ンド回路Ａ１は″“０’を出力しオア回路０ＲＩは“０
’’を出力し反転出力““１”がアンド回路Ａ２に入力
される。入力信号ＮＤ２は“１”となり、アンド回路Ａ
２は““１”をオア回路０Ｒ２に入力し、オア回路０Ｒ
２〜０ＲＩＩは全て“１’を出力し、反転入力““０’
’がアンド回路Ａ３〜Ａｌ２に入力され、入力信号ＮＤ
３〜ＮＤ，２はアンド回路Ａ３〜Ａｌ２において禁止さ
れ、アンド回路Ａ１ 〜Ａ１ゼの中でＡ２のみが““１
”を出力し他は“″ｏ’’を出力しフリツプフロツプＤ
ＦＩ−ＤＦ，２に入力される。次にクロツクφ２１によ
りフリツプフロツプＤＦ２のみが“１’’を出力する。
この出力はオア回路０Ｒ１４，０Ｒ１３を介してアンド
回路Ａ２，Ａｌのゲートを禁止する。これによりオア回
路０Ｒ２〜０ＲＩＩは゜“ｏ”を出力し、アンド回路Ａ
３〜Ａｌ２を開く。よつて次に入力信号ＮＤｌ２がアン
ド回路Ａ，２を介しフリツプフロツプＤＦｌ２に与えら
れ、次にくるクロツクφ２，によつててフリツプフロツ
プＤＦ，，のみが″“１’’を出力するよう動作する。
この出力はオア回路０Ｒ２４〜０Ｒ１３を介してアンド
回路Ａ１〜Ａｌ２に反転出力゜″０’ι入力し入力信号
ＮＤ，〜ＮＤｌ２を禁止する。よつて次にくるクロツク
φ２１によりフリツプフロツプＤＦ，〜ＤＦ，２は’″
ｏ’’を出力する。以上の動作中オア回路０Ｒ３の出力
信号ＰＳＳは選択信号出力中は“゛１”を出力し、全部
出力され終ると“ｏ”を出力する。このように入力信号
ＮＤＩ−ＮＤ２のうち“１’’であるものを所定の優先
順位に従い順次選択出力する。このために必要とされる
タイムスロツトは上記の例では２タイムスロツトのみと
なる。なおこの優先選択回路２−３の出力信号はノート
コードメモリ２−４のアドレス信号として与えられる。
第Ｔ図は第４図の実施例におけるフレーム検出回路の詳
細な回路例を示す。モジユロ６進カウンタ２−１の出力
３ビツトのカウント値が““１１０’’となつた時、タ
イミング合せ用ラツナ回路２−５でラツチされ、アンド
回路Ａ，３より““１”が出力される。さらに信号ＰＳ
Ｓが““０”となつた時アンド回路Ａｌ４より““１’
’が出力される。この出力をフレーム信号ＦＳとする。
第８図は第４図のキーコード発生回路の動作を示すタイ
ミングナヤートである。
いまスイツチ０２Ｎ１，０２Ｎ５，０２Ｎ１０，０４Ｎ
３，０４Ｎ５，０６Ｎ８（７）６鍵がオンされた後に０
４Ｎ３，０６Ｎ８がオフされた場合について考えてみる
。第４図のカウンタ２−１は同図ｂのクロツクφ２３に
より計数が行なわれる。
３，０４Ｎ５，０６Ｎ８（７）６鍵がオンされた後に０
４Ｎ３，０６Ｎ８がオフされた場合について考えてみる
。第４図のカウンタ２−１は同図ｂのクロツクφ２３に
より計数が行なわれる。
同図ｃに示すようにカウンタ２−１がキースイツナマト
リツクス１の２オクターブ目になつた時、優先選択回路
２一３はＮＤｌ，ＮＤ５，ＮＤｌＯを同図ａのクロツク
φ２１により検出し、同図ｄのノートコード（ＮＣ）を
順次優先選択出力する。この時信号ＰＳ・Ｓば１”″と
なりＮＯＲｌに入力し、カウンタ２−１に入力する同図
ｂのクロツクφ２３を禁止し、この間同図ｃのカウンタ
２−１は停止している。優先選択回路２−３よりノート
コードメモリ２−４に格納されたノートコード（ＮＣ）
は同図ｈの２進符号で示される。この場合同図ｅのオク
ターブコード（０Ｃ）はカウンタ２−１の出力をクロツ
クφ，１でタイミングをとつたもので２オクターブプロ
ツクは長いタイムスロツトとなり同図ｇの２進符号で示
される。このＮＣと０Ｃより成るキーコードデータＫＣ
Ｄが出力され終ると信号ＰＳＳば１”゛となり再びカウ
ンタ２−１にクロツクφ２３を入力し次のオクターブプ
ロツクを走査する。このようにして１走査が終了する時
すなわち６オクターブ目でＰＳＳ信号が゜゛Ｏ″゛とな
つた時フレーム検出回路２−７より１タイムスロツトよ
り成るフレーム信号ＦＳを出力する。次のフレーム信号
において図示のように２鍵がオフされ２オクターブ目は
変らず、４オクターブ目は１鍵となり、６オクターブ目
は無くなり全部で４鍵が残る。従つて６鍵押されている
場合の１フレームのタイムスロツトは６＋６＝１２個で
あり４鍵押されている時には４＋６＝１０個のタイムス
ロツトというように押されている鍵数によつて１周期は
変化するいわゆる可変フレーム方式が構成される。この
場合のＮＣ（５０Ｃより成るキーコードデータＫＣＤは
ＰＳＳ信号によりゲートされ必要なタイムスロツト時に
のみ出力される。以上説明したように、本発明によれば
、閉成される接点を有する複数個のスイツチを複数のオ
クターブプロツクに分け、第１のクロツクで複数プロツ
クを順次走査し、各プロツク内の閉成情報を所定の優先
順位に従い第２のクロツクにより順次選択出力せしめ、
この優先選択信号ＰＳＳのある間前記第１のクロツクを
禁止しプロツク走査を一時停止するようにしたものであ
る。
リツクス１の２オクターブ目になつた時、優先選択回路
２一３はＮＤｌ，ＮＤ５，ＮＤｌＯを同図ａのクロツク
φ２１により検出し、同図ｄのノートコード（ＮＣ）を
順次優先選択出力する。この時信号ＰＳ・Ｓば１”″と
なりＮＯＲｌに入力し、カウンタ２−１に入力する同図
ｂのクロツクφ２３を禁止し、この間同図ｃのカウンタ
２−１は停止している。優先選択回路２−３よりノート
コードメモリ２−４に格納されたノートコード（ＮＣ）
は同図ｈの２進符号で示される。この場合同図ｅのオク
ターブコード（０Ｃ）はカウンタ２−１の出力をクロツ
クφ，１でタイミングをとつたもので２オクターブプロ
ツクは長いタイムスロツトとなり同図ｇの２進符号で示
される。このＮＣと０Ｃより成るキーコードデータＫＣ
Ｄが出力され終ると信号ＰＳＳば１”゛となり再びカウ
ンタ２−１にクロツクφ２３を入力し次のオクターブプ
ロツクを走査する。このようにして１走査が終了する時
すなわち６オクターブ目でＰＳＳ信号が゜゛Ｏ″゛とな
つた時フレーム検出回路２−７より１タイムスロツトよ
り成るフレーム信号ＦＳを出力する。次のフレーム信号
において図示のように２鍵がオフされ２オクターブ目は
変らず、４オクターブ目は１鍵となり、６オクターブ目
は無くなり全部で４鍵が残る。従つて６鍵押されている
場合の１フレームのタイムスロツトは６＋６＝１２個で
あり４鍵押されている時には４＋６＝１０個のタイムス
ロツトというように押されている鍵数によつて１周期は
変化するいわゆる可変フレーム方式が構成される。この
場合のＮＣ（５０Ｃより成るキーコードデータＫＣＤは
ＰＳＳ信号によりゲートされ必要なタイムスロツト時に
のみ出力される。以上説明したように、本発明によれば
、閉成される接点を有する複数個のスイツチを複数のオ
クターブプロツクに分け、第１のクロツクで複数プロツ
クを順次走査し、各プロツク内の閉成情報を所定の優先
順位に従い第２のクロツクにより順次選択出力せしめ、
この優先選択信号ＰＳＳのある間前記第１のクロツクを
禁止しプロツク走査を一時停止するようにしたものであ
る。
フレーム信号パルスは１タイムスロツトより成り、１フ
レーム時間がプロツク数と閉成キースイツチ数のタイム
スロツトより成る可変フレームを構成する。またプロツ
ク走査を一時停止する手段として既提案では１つのクロ
ツクとリングカウンタを用いたのに対し、本発明では後
段から与えられた２つのクロツクとカウンタとラツチ回
路を用いて構成を簡単化するとともに、これらは電子楽
器の後段と同期し適合させている。何れにしても１走査
に必要な時間を従来のＴＤＭやＰＣＭ方式の場合の全キ
ースイツチを走査する時間に比して格段に短縮すること
ができる。さらに配線を軽減することができ、従つて半
導体集積回路におけるピン数の問題もなくなり容易に集
積化が可能となるものである。
レーム時間がプロツク数と閉成キースイツチ数のタイム
スロツトより成る可変フレームを構成する。またプロツ
ク走査を一時停止する手段として既提案では１つのクロ
ツクとリングカウンタを用いたのに対し、本発明では後
段から与えられた２つのクロツクとカウンタとラツチ回
路を用いて構成を簡単化するとともに、これらは電子楽
器の後段と同期し適合させている。何れにしても１走査
に必要な時間を従来のＴＤＭやＰＣＭ方式の場合の全キ
ースイツチを走査する時間に比して格段に短縮すること
ができる。さらに配線を軽減することができ、従つて半
導体集積回路におけるピン数の問題もなくなり容易に集
積化が可能となるものである。
第１図は本発明の電子楽器の実施例の概略構成説明図、
第２図、第３図は第１図の電子楽器に用いる基本タイミ
ング波形とその発生回路、第４図は第１図のキーコード
発生回路の実施例説明図、第５図〜第７図は第４図の実
施例の要部の詳細な回路例、第８図は第４図の実施例の
動作波形図であり、図中１はキースイツチマトリツクス
、２はキーコード発生回路、２−１はカウンタ、２−２
はデコーダ、２−３は優先選択回路、２−４はノートコ
ードメモリ、２−５はラツチ回路、２−６はゲート回路
、２−７はフレーム検出回路、３はキーコードデータア
サイナ、４はエンベロープ発生回路、５はタブレツト・
ドローバースイツチ、６は方形波レベルメモリ部、７は
方形波発生回路、８はデジタルフイルタ部、９は乗算器
、１０は累算器、１１はＤ／Ａ変換器、１２は音響シス
テムを示す。
第２図、第３図は第１図の電子楽器に用いる基本タイミ
ング波形とその発生回路、第４図は第１図のキーコード
発生回路の実施例説明図、第５図〜第７図は第４図の実
施例の要部の詳細な回路例、第８図は第４図の実施例の
動作波形図であり、図中１はキースイツチマトリツクス
、２はキーコード発生回路、２−１はカウンタ、２−２
はデコーダ、２−３は優先選択回路、２−４はノートコ
ードメモリ、２−５はラツチ回路、２−６はゲート回路
、２−７はフレーム検出回路、３はキーコードデータア
サイナ、４はエンベロープ発生回路、５はタブレツト・
ドローバースイツチ、６は方形波レベルメモリ部、７は
方形波発生回路、８はデジタルフイルタ部、９は乗算器
、１０は累算器、１１はＤ／Ａ変換器、１２は音響シス
テムを示す。
Claims (1)
- １ 閉成される接点を有する複数個のスイッチをブロッ
ク分けし第１のクロックで複数ブロックを順次走査する
手段、前記各ブロック内のスイツチの閉成情報を所定の
優先順位に従い高優先の情報から第２のクロックが入力
される毎に順次選択出力する優先選択回路、該優先選択
回路が優先選択動作をしている時その動作信号により前
記第１のクロックを禁止し前記ブロック走査を一時停止
する手段、前記優先選択回路の出力とブロック走査の情
報とを２進符号のキーデータに変換する手段、および１
回の全ブロックに対するブロック走査の終了を検出する
とともに１走査ブロック内の閉成されないキースイッチ
を飛越して全ブロック数のタイムスロットと閉成キース
イッチ数のタイムスロットとの和により１フレーム時間
が決定される可変フレーム信号を出力する手段より成る
キーコード発生回路を具えることを特徴とする電子楽器
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51144956A JPS5936756B2 (ja) | 1976-12-02 | 1976-12-02 | 電子楽器 |
| US05/856,359 US4185529A (en) | 1976-12-02 | 1977-12-01 | Electronic musical instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51144956A JPS5936756B2 (ja) | 1976-12-02 | 1976-12-02 | 電子楽器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5369625A JPS5369625A (en) | 1978-06-21 |
| JPS5936756B2 true JPS5936756B2 (ja) | 1984-09-05 |
Family
ID=15374091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51144956A Expired JPS5936756B2 (ja) | 1976-12-02 | 1976-12-02 | 電子楽器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936756B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62155653U (ja) * | 1986-03-25 | 1987-10-02 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929298A (ja) * | 1983-01-17 | 1984-02-16 | 株式会社河合楽器製作所 | 電子楽器 |
| JPS63106818A (ja) * | 1986-10-24 | 1988-05-11 | Nippon Mektron Ltd | 入力検出方法 |
| JP2016057374A (ja) * | 2014-09-08 | 2016-04-21 | ヤマハ株式会社 | 操作子の操作検出装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5615519B2 (ja) * | 1974-08-12 | 1981-04-10 |
-
1976
- 1976-12-02 JP JP51144956A patent/JPS5936756B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62155653U (ja) * | 1986-03-25 | 1987-10-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5369625A (en) | 1978-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900012197A (ko) | 전자악기의 디지탈 신호 발생기 | |
| US4012982A (en) | Percussion processor for electronic musical instrument | |
| US4011784A (en) | Transposition apparatus for an electronic musical instrument | |
| US3875842A (en) | Multiplexing system for selection of notes in an electronic musical instrument | |
| JPS6091395A (ja) | 電子楽器 | |
| US4134320A (en) | Key assigner for use in electronic musical instrument | |
| US3992973A (en) | Pulse generator for an electronic musical instrument | |
| US4154132A (en) | Rhythm pattern variation device | |
| US4227432A (en) | Electronic musical instrument having multiplexed keying | |
| JPS6048760B2 (ja) | 電子楽器におけるノ−トクロック発生装置 | |
| JPS6113239B2 (ja) | ||
| JPS6220552B2 (ja) | ||
| JPH0435760B2 (ja) | ||
| US4384504A (en) | Method of and apparatus for phase synchronization of digitally synthesized signals | |
| JPS6259320B2 (ja) | ||
| JPS5855437Y2 (ja) | 電子楽器 | |
| JPS5936757B2 (ja) | 電子楽器 | |
| JPS5952839B2 (ja) | 電子楽器 | |
| JPS6222159B2 (ja) | ||
| JPH0221000B2 (ja) | ||
| JPH0468632B2 (ja) | ||
| JPH0263235B2 (ja) | ||
| JPH0142000B2 (ja) | ||
| JP3404756B2 (ja) | 楽音合成装置 | |
| JPS6049317B2 (ja) | 複音電子楽器 |