JPS593948A - Mos製造技術におけるフイ−ルドオキサイドを製造するための方法 - Google Patents

Mos製造技術におけるフイ−ルドオキサイドを製造するための方法

Info

Publication number
JPS593948A
JPS593948A JP10185183A JP10185183A JPS593948A JP S593948 A JPS593948 A JP S593948A JP 10185183 A JP10185183 A JP 10185183A JP 10185183 A JP10185183 A JP 10185183A JP S593948 A JPS593948 A JP S593948A
Authority
JP
Japan
Prior art keywords
layer
oxide
nitride
suppression
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10185183A
Other languages
English (en)
Inventor
ハリ−・セウエル
ジヨ−ジ・マイルス・ジエンキンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nortel Networks Ltd
Original Assignee
Northern Telecom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northern Telecom Ltd filed Critical Northern Telecom Ltd
Publication of JPS593948A publication Critical patent/JPS593948A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はフィールドオキサイド(field oxid
e)の成長中所謂バードピーキング(bird bea
king)を減少腰且つデバイスの密度及び保全性を改
良するため標準MO3型電界効果トランジスタ(FET
)製造方法に対する変更に関する。
MO8集積回路の製造において、製法の初期のステップ
は個々の電界効果トランジスタが形成されるべきである
シリコンチップ内の位16開にフィールドオキサイドの
厚い領域を作ることである。
6フイールドオキサイドはトランジスタを他のものから
隔離するのに役立つ。トランジスタはこれ等がチップ上
に堆積される伝導ライン(conduct ingli
ne)により完全に形成された後選択的に相互に接続さ
れる。
フィールドオキサイドを製造するための標準順位はエッ
チストップ(etcl+ 5top)として作用し、そ
してまた基板及び次に形成されるニトリド(nil、−
ride)層に熱的に適合するため基板表面にオキサイ
ドの薄い層を形成することである。それからニトリド層
は選択的にエツチングされて、フィールドオキサイドが
成長されるべきである領域を露出する。チップは完成し
た集積回路に要求される表面輪郭に応じてオキサイド領
域を介して又はシリコン基板内へのいくつかの道を介し
てエツチングすることができる。フィールドオキサイド
は熱酸化(Lhermal oxidation)技法
を用いて成長される。
理想的には、フィールドオキサイドの成長はニトリドマ
スキング(nitride masking)層により
カバーされないこれ等の領域に限定される。しかし乍ら
、いくらかの酸素及び酸化種(oxiclizings
peci−es)はニトリドマスキング層の下のエッチ
ストップ/サマールマツチ(etcl+ 5top/l
hermal +naLcb)オキサイド層に沿って通
過することができ、そして下方にあるシリコンと反応す
ることができる。
この結果、露出された領域においてフィールドオキサイ
ドの成長が行なわれるとき、ニトリドマスキング層の縁
の下方に好ましくないオキサイドの成長がある。フィー
ルドオキサイドの縁の輪郭はこの結果バードビーク(b
ircl beak)の形状となり、そしてMO3製造
技術のこの好ましくない現象はバードピーキング(bi
rd beakinH)として知られるよ、うになった
バードピーキングの有害な特性は3重となる。
第1に、分離フィールドオキサイドとして作用するチッ
プのその部分と電界効果トランジスタを製造する′−た
め処理加工できるチップのその部分との間の距離が比較
的広く、厚さ0.8μmのフィールドオキサイドに対し
て1μIll程度であるから分解能が減少する。第2に
、電界効果トランジスタのソース及びドレインを製造す
る際、n型基板内へのp型の植え込み(implant
ation)(又はこの反対)は各々のソース又はドレ
インの位置で行なわれる。
この植え込みターデッドがオキサイドのバードビーク緑
と重なり合う場合、この植え込みは基板への、浸透を妨
げられそして植え込み領域は比較的小さい。次に、道(
via)が金属接点の堆積のための植え込まれた領域に
対してエツチングされるとき、若しも接、α道’(co
ntact via)がバードビークに重なれば、その
接点は基板に対して電気的に短絡する。通常、これは道
をフィールドオキサイド縁から離して位置づけすること
により避けられる。これは達成し得る記録密度を減少す
る。第3に、バードビークにおける植え込み浸透(im
plant penet−rllion)の防止はトラ
ンジスタしきい電圧における好ましくない変化及びトラ
ンンスタの縁に鉛って電流のクラウディング効果(cr
ou+dinHelTect)を生ずることがある。
バードピーキングを減少する試みにおいて、ニトリドマ
スクの代りにポリシリコン(polysilico口)
を使用することが知られており、いくらかの酸素及びエ
ッチストップ/サーマルマツチオキサイド層に沿って浸
透する現在の種(species)はそのときシリコン
の代用物としてポリシリコン内へ沈下する傾向がある。
ポリシリコンはシリコンニトリドよりもより容易に酸素
と反応する。バードピーキングを減少する他の方法は1
ooAよりも少い非常に薄いオキサイに層のみを形成す
ることであった。しかし乍ら、薄いオキサイド層はエッ
チストップ(etch 5Lop)と同様な作用をせず
、従ってあば、だのある基板表面を残し、そしてデバイ
ス性能を滅しる。
本発明によれば、MO8集積回路の製造のための工程に
おいて、フィールドオキサイrは、下方にある基板への
酸素及び酸化種の浸透を抑制する傾向のある材料層をシ
リコン基板の表面上に形成し、オキサイド層を抑制層上
に亘り形成し、ニトリド層をオキサイド層上に亘り形成
し、マスクを規定するためニトリド層の選択した領域・
を除去し、前記オキサイド層、前記抑制層及びマスクに
より露出される領域におけるシリコン基板の少くとも1
部を除去し、そして前記領域においてフィールドオキサ
イドを成長するステップによって製造される。
抑制層は低圧力化学蒸着によって直接シリコン基板上に
作られたニトリド・ベースの層であることができる。′
あるいはまた、エッチストップ/サーマルマツチオキサ
イドは亜酸化窒素、アンモニア、窒素、−酸化窒素及び
二酸化窒素の如き窒素を含むガス内で高温焼鈍により変
更される。
フィールドオキサイドの成長につづいて、ニトリドマス
ク及びその上の抑制層はデートオキサイドの成長に先立
って除去することができる。ニトリドであれば、抑制層
は最初に層を酸化することにより除去することかで外、
それから形成されたオキサイドを除去する。
標準的なMO5製造技術はフィールド酸化の前に墨〕型
みぞ(…elf)又は11型みぞに導入するためのドラ
イブ・イン(drive−in)拡散を含む。ドライブ
・イン拡散ステップ及びシリコン表面上に窒化された層
を作るためオキサイドを熱的に焼鈍するステップは同し
装置で連続的に行なうことができるが、唯一の必要要件
はガス組成、流量及び温度を変化することである。
本発明の実施態様を添付図面を参照して、実施例により
説明する。
従来技術の1(a)乃至1(d)を詳細に参照すると、
シリコンオキサイド10の4ooA層がシリコン基板1
2上に成長されており、次にシリコンニトリド14の1
200Aが続いている(第1(a)図)。
ニトリド層14がフォトデフアインされ(photod
e−fine)そして選択された領域(第”1(b)図
)が光学的に下にあるオキサイド10及びシリコン基板
の1部と一緒にエツチングにより除かれる。エツチング
される領域において、チップを180分間、1050℃
の湿り酸素雰囲気にさらすことによって厚さ90 (’
) OAのフィールドオキサイドが成長さ五る(第1(
c)図)。シリコンは酸素ガス又は酸化種(oxidi
zing 5pecies)にさらされている基板のこ
れ等の表面において消費される。明らかに、最初J、:
露出された表面J8においてかなりの成長があるが酸素
はまたニトリドマスクの下方にあるオキサイド層10に
沿っていくらかの距離浸透する。
オキサイド層内に存在する酸化種の確実性(prol〕
a−bility)はオ・キサイド層に沿う距離に逆比
例し、そしてニトリド緑下方のシリコンオキサイドの厚
さは消費されたシリコンの量によって変化スルノで、マ
スク下方で成長した望ましくないオキサイドの形感物2
2は第1(c)図に示された形状となる。この形状のた
め、ニトリドマスクの縁の下方の成長現象は一般にバー
ドピーキングと1」テば゛れる。
前述の如く厚いフィールドオキサイド領域とFET(電
界効果トランジスタ)デバイスの位置を示している比較
的薄いオキサイド10との開のバードピーキング形成物
22はそれが可能な記録密度を減少し、且つまたデバイ
ス接点と基板との間に電気的短絡を生ずることがある。
第1(a)図の特徴に対応する特徴が同一の番号で示さ
れている第2(a)図を参照すると、シリコン基板12
及びサブニトリドオキサイド(sub−niL−rid
e oxide)と相互に隣接する第2の、比較的薄い
ニトリド又は二) IJド・ベースの層24の形成物が
本発明により提案されている(第2(a)図)。
層24は最初に低圧化学蒸着法(LPGVD)において
、シリコン基板の直接頂部上に堆積され、次いでオキサ
イド層が低圧化学蒸着される。しかし乍、ら、より好ま
しい製造方法においては、ニトリド・ベースの層24は
亜酸化窒素(N20)の如き窒素ガスを含む雰囲気内で
チップを焼鈍することによりサブ・ニトリドオキサイド
層10を形成後製造される。シリコン基板12 +−に
20X乃至2()OA程度の不動態化(passiva
Lins) したニトリド・ベースの層を作るため、正
しい位置に40OAの熱サブ・ニトリドオキサイドを有
するチップが4時間1100℃で亜酸化窒素内で焼鈍さ
れる。
この焼鈍ステップはサブ・ニトリドオキサイド層10が
その中で作られると同じ7アーネスチユーブ内で行なう
ことができる。時間、温度、及びチュこブ内のガスの組
成はニトリド・ベースの層の特性を最適化するように選
択される。窒素を含むガスの反応はオキサイド10を部
分的に窒化することであり、そして次にフィールドオキ
サイド領域が成長するとき酸化種の分散を抑制するシリ
コンオキシニトリド(oxynitride)の層を作
ることである。窒化の主たる領域はオキサイド10とシ
リコン基板12との間のインターフェースにおいて生ず
るが、これは熱処理に使用されるガス又は〃ス混合物に
依存する。本質的ではないが、オキサイドとシリコン基
板との開のインターフェースのみ窒化し、そして変換さ
れないオキサイドの大部分を残すのが好ましい。この利
点の1つは、オキサイド10が次の標準エツチング方法
を用いて容易に剥離できることである。一旦焼鈍ステッ
プがニトリド14が堆積される。層24及び10は低圧
化学蒸着され、それからすべての3つの層24.10及
び24は同じ7ア一ネスチユーブ操作で連続的に都合よ
く堆積することができる。
標準印刷技法を用いて、レジストパターンがニトリド層
14上に亘り作られ、そしてフィールドオキサイドがそ
こで成長されるべきニトリドの露出領域は反応(rea
ctive)イオンエツチングを用いて除去される。次
にこれ等の露出した領域において、サブ・ニトリドオキ
サイド10、下方の窒化、された層24及びシリコン基
板12の部分が同じエツチング装置を用いて、しかし除
去される特定の層によって適切な反応及び非反応イオン
エツチング条件を用いてエッグングされる(第2(b)
図及び第2(c)図)。それからフィールドオキサイド
16の9000 A層がチップを酸素の雰囲気及び約3
時間、1075℃の温度にさらすことによって露出され
た領域に成長される(第2(d)図)。
第1(c)図に示されている如く、ニトリド層14の縁
におけるフィールドオキサイド領域16は第2(d)図
に示されたものと形状において全く異なっている。特に
、ニトリド層14の下にバートビTキングの進入がない
。酸素抑制ニトリドベースの層24の小部分が下方にあ
る基板に沿って酸化種によって消費されるので、ニトリ
ドマスクの外方末端の下方のフィールドオキサイドに小
さなこぶ26があ゛る。しかし乍ら、フィールドオキサ
イドの境界28は実質的に垂直であり、そして前記進入
は最小である。
次にチップはホトレジスト層を除去し、ニトリドマスキ
ング層16の表面に形f&されるすべてのオキサイド3
0をエツチングして除き、ニトリドマスク自身をエツチ
ングし、そしてニトリド・べ−入の抑制層を残すためサ
ブ・ニトリドオキサイド10をエツチングすることによ
り、FET(電界効果トランジスタ)のソース、ドレイ
ン、デート及びデートオキサイ1この形成の準備のでト
た第2(e)図に示された状態に処理加工される。それ
から抑制層24は酸化され、そして基板12に対して再
びエツチングされ、清潔な基板表面を形成して、その」
=(こデートオキサイドを成長することがでbる。これ
等の後者の屑除去ステップにおいては、反応イオン(r
eactive 1on)エツチング及びウェット(u
rea)エツチングが使用される。フィールドオキサイ
ド領域16は非常に厚いので、これは実際に多重エツチ
ング及び酸化ステップtこよI)影響されない。
すべてのエツチングステップにおいて、反応イオンエツ
チングはその代りにプラズマエツチングにより代用する
ことができ、反応イオンエツチング又はプラズマエツチ
ングにおける雰囲気は各々組成の選択に依存しており;
例えばニトリド・ベースの層はCF4及び酸素の雰囲気
内でエツチングすることができ、これに対してオキサイ
ドはCF4のみの中でエツチングすることができる。
実際に、エツチングステップのいくつかはウェットエツ
チング法により行なうことかできるが、相互に両立でき
る処理ステップを使用することはチップを処理加工する
のに好都合である。
、本発明は酸素がニトリドマスクの下方のシリコン基板
内に進入するのを抑制するため二) IJド・ペースの
層に関して記述したけれども、理論的には、任意の抑制
層が相互に隣接する基板及びエッチストップ/サーマル
マツチ(etcl+ 5top/ LherIlla−
l matcl+)オキサイドに使用することができる
Journal or the E 1ectroni
cal 5ocietyの第129版IItJ1号、第
184頁に”、EJTecL of Tl+e−mal
ly  N1trided 5iO2(Nitroxi
de)on  MO3cbaracterisLics
”と題する刊行物の中でイトウ(■to)等はデバイス
デートオキサイドの熱窒化(Ll+e4−mal n1
tridation)により製造された薄いオキシニト
リド(oxynitride)デートの形成を提案した
ことも恐らく述べておかなければならない。イトウ等は
高いフィールド安定性、低い表面状態密度、及び強力な
汚染バリヤの改良された特性を有するデートオキサイド
を製造することに関係した。
関連する刊行物では、窒化の程度はデートオキサイドが
シリコン基板とインターフェースする部分よりもオキサ
イドの外面においでより多くなければならないというこ
とが最適条件として明記している;即ちJournal
 of the ElecLrochemicalSo
ciety、 第127版、第9号、第2053頁の”
Direct Thermal N1tridaLio
n of 5iliconDioxide Film 
in Anl+ydrous Ammonia Gas
”である。本発明の場合には、ニトリドはシリコン基板
とオキサイド層のインターフェースにおし1て最適に提
供される。また、本願に関するオキサイド層はデートオ
キサイドではなく、実際には、製造中、エッチストップ
及びサーマルマツチング層として作用する消耗的なオキ
サイドである。
【図面の簡単な説明】
従来技術を示す第1(a)図乃至第1(d)図はMOS
デバイスのフィールドサイド領域の成長における連続段
階中のシリコンチップの部分の断面図を示している。 第2(a)図乃至第2(e)図は本発明に従う方法によ
るMOSフィールドオキサイド領域の成長における連続
段階を示しているシリコンチップの部分の部分断面図で
ある。 10・・・シリコンオキサイド 12・・・シリコン基板 14・・・シリコンニトリド 16・・・フィールドオキサイド 22・・・バードピーキング形成物 24・・・抑制層 FIG、 t。 FIG、 1b FIG、Ic FIG、 1d FIG。 FIG、 2a FIG、 2b FIG、 2c FIG、 2d

Claims (1)

  1. 【特許請求の範囲】 1 、  M OS集積回路の製造のための方法におい
    て、下にある基板に灯して酸素及び酸化種の浸透を抑制
    する傾向のある材料の層をシリコン基板の表面上に形成
    し、該抑制層−トに亘すオキサイト層を形成し、該オキ
    サイド層上に亘りシリコンニトリドの層を形成し、マス
    クを規定するため該ニトリド層の選択された領域を除去
    し、該マスクにより露出された領域において該オキサイ
    ド層及び該抑制層を除去し、そして該領域にフィールド
    オキサイドを成長するステップを含むことを特徴とする
    フィールドオキサイ)・を製造するための方法。 2、 更(こし露出した領域において該/リコン基板の
    1部を除去することを含む特許請求の範囲第1項記載の
    方法。 3、 形成された該抑制層が厚さ30A 7+7至2f
    ) (’l A程度である特許請求の範囲第1項記赦の
    方法。 4、 該抑制層が該オキサイド層を形成するiIjに低
    圧力化学蒸着ステップにおいて直接該ンリコン基板lニ
    へ堆積される特R’+請求の範囲第1項記戦の方法。 5、 詠オキサイド層か19さl (l f) Aから
    60()Aである特許請求の範囲第1項記載の方法。 6、 該ニトリドが厚さ800Aから25 f)+1A
    である特許請求の範囲第1項記載の方法。 7、 該抑制層か該オキサイド層の形成後、窒素を含む
    雰囲気内て・該ンリフンチツプを熱的に焼鈍することに
    よI)製造される特許請求の範囲第1項記赦の方法。 8、 該フィールドオキサイドの成長に続いて、詠ニト
    リL層の残りの領域、1該ニトリドの1この詠オキサイ
    ド層の残「)の領域及び該抑制層の残l)の領域か除去
    される特許請求の範囲第1項記載のノー法。 9.該層の除去がエツチングにより行なわれる特許請求
    の範囲第1項記載の方法。 10、該層の除去が反応イオンエツチングによる特許請
    求の範囲第1項記載の方法。 11、該抑制層が除去の前に酸化される特許請求の範囲
    第1項記載の方法。 12、該抑制層がニトリド層である特許請求の範囲第1
    項記載の方法。 13、該抑制層がシリコンオキシニトリドである特許請
    求の範囲第1項記載の方法。
JP10185183A 1982-06-10 1983-06-09 Mos製造技術におけるフイ−ルドオキサイドを製造するための方法 Pending JPS593948A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA404861 1982-06-10
CA404861 1982-06-10

Publications (1)

Publication Number Publication Date
JPS593948A true JPS593948A (ja) 1984-01-10

Family

ID=4122977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10185183A Pending JPS593948A (ja) 1982-06-10 1983-06-09 Mos製造技術におけるフイ−ルドオキサイドを製造するための方法

Country Status (1)

Country Link
JP (1) JPS593948A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242581A (ja) * 1989-02-23 1990-09-26 Ego Elektro Geraete Blanc & Fischer 調理器具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242581A (ja) * 1989-02-23 1990-09-26 Ego Elektro Geraete Blanc & Fischer 調理器具

Similar Documents

Publication Publication Date Title
US7303951B2 (en) Method of manufacturing a trench isolation region in a semiconductor device
US8043916B2 (en) Method of fabricating semiconductor device having multiple gate insulating layer
US4743566A (en) Method of manufacturing a semiconductor device, in which a silicon slice is locally provided with field oxide with a channel stopper
US5712186A (en) Method for growing field oxide to minimize birds' beak length
KR100278729B1 (ko) 집적 회로에서의 전기적 분리 구조체 형성 방법
US5895252A (en) Field oxidation by implanted oxygen (FIMOX)
US6815320B2 (en) Method for fabricating semiconductor device including gate spacer
JP3521963B2 (ja) 半導体装置の分離方法
JPH09307106A (ja) 半導体装置の製造方法
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
US4497108A (en) Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region
US6110780A (en) Using NO or N2 O treatment to generate different oxide thicknesses in one oxidation step for single poly non-volatile memory
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
JPH06163532A (ja) 半導体素子分離方法
JPH0312785B2 (ja)
US5962914A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
JPS593948A (ja) Mos製造技術におけるフイ−ルドオキサイドを製造するための方法
US5763316A (en) Substrate isolation process to minimize junction leakage
US5726091A (en) Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer
JPH0763072B2 (ja) 半導体デバイスの分離方法
JPH0362300B2 (ja)
US12354905B2 (en) Gate and locos dielectrics grown using locos processing
KR100521790B1 (ko) 반도체기판에좁은열적산화실리콘측면분리영역을형성하는방법및이방법에의해제조된mos반도체소자
US6630405B1 (en) Method of gate patterning for sub-0.1 μm technology
JPH079930B2 (ja) 半導体装置の製造方法