JPS5939751B2 - 液晶駆動装置 - Google Patents
液晶駆動装置Info
- Publication number
- JPS5939751B2 JPS5939751B2 JP49037236A JP3723674A JPS5939751B2 JP S5939751 B2 JPS5939751 B2 JP S5939751B2 JP 49037236 A JP49037236 A JP 49037236A JP 3723674 A JP3723674 A JP 3723674A JP S5939751 B2 JPS5939751 B2 JP S5939751B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- switching means
- mos transistor
- complementary mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
液晶表示器を電卓用として使用する場合、経済性を考慮
すると当然時分割駆動方式の採用が考えられるが、液晶
の特性から次のような問題が発生する。
すると当然時分割駆動方式の採用が考えられるが、液晶
の特性から次のような問題が発生する。
第１の問題点として時分割駆動した場合各セグメントに
は電圧が、ある時間間隔でパルス的に印加されるため応
答が遅くなる。第２の問題点として時分割駆動方式では
各セグメント端子は共通に接続されるが、液晶が双方向
性であるためクロストーク（選択しないセグメントも少
しく駆動される現象）が発生することである。
は電圧が、ある時間間隔でパルス的に印加されるため応
答が遅くなる。第２の問題点として時分割駆動方式では
各セグメント端子は共通に接続されるが、液晶が双方向
性であるためクロストーク（選択しないセグメントも少
しく駆動される現象）が発生することである。
一方液晶に電圧を印加する場合、その印加電圧の時間平
均中の直流成分が少ないほど寿命の長いことが知られて
いる。従つてクロストークの問題も考慮して液晶の両端
にはたとえば第４図の５に示すような交番電圧を印加す
るが、この場合斜線部Ｘと斜線部Ｙの面積が等しくない
と、交番電圧を印加しても平均として液晶に直流が印加
されることになり、液晶の寿命を縮めることとなる。そ
こで時間平均の直流成分ができるだけ少なくなるように
駆動しなければならないが、そのためにはまず駆動波形
生成のために必要な数種類の電圧（第４図１ではＳＶ、
２ＳＶ、３ＳＶ、４ＳＶ）の比ができるだけ正確な値に
なるようにしなけれぱならない。一方電卓のポータブル
化による乾電池の使用に伴い電源の効率も問題とされる
ようになつた。従つて乾電池から、できるだけ効率よく
、乾電池の電圧が変動しても数種類の電源電圧の比がで
きるだけ正確でかつ一定値を保つように電圧を発生させ
なければならない要求が生じた。従来乾電池から数種類
の電圧を発生させる回路として第１図のようなＤＣ−Ｄ
Ｃコンバーターがあつた。しかしこの方法では発生電圧
は巻数比によつて決まるが、発生電圧間の比がある値を
満足するように巻くことは製作上困難であり、定電圧回
路を設けて調整すると効率が悪くなるという問題があつ
た。又トランスの銅損、鉄損を考えると効率の点で問題
があつた。
均中の直流成分が少ないほど寿命の長いことが知られて
いる。従つてクロストークの問題も考慮して液晶の両端
にはたとえば第４図の５に示すような交番電圧を印加す
るが、この場合斜線部Ｘと斜線部Ｙの面積が等しくない
と、交番電圧を印加しても平均として液晶に直流が印加
されることになり、液晶の寿命を縮めることとなる。そ
こで時間平均の直流成分ができるだけ少なくなるように
駆動しなければならないが、そのためにはまず駆動波形
生成のために必要な数種類の電圧（第４図１ではＳＶ、
２ＳＶ、３ＳＶ、４ＳＶ）の比ができるだけ正確な値に
なるようにしなけれぱならない。一方電卓のポータブル
化による乾電池の使用に伴い電源の効率も問題とされる
ようになつた。従つて乾電池から、できるだけ効率よく
、乾電池の電圧が変動しても数種類の電源電圧の比がで
きるだけ正確でかつ一定値を保つように電圧を発生させ
なければならない要求が生じた。従来乾電池から数種類
の電圧を発生させる回路として第１図のようなＤＣ−Ｄ
Ｃコンバーターがあつた。しかしこの方法では発生電圧
は巻数比によつて決まるが、発生電圧間の比がある値を
満足するように巻くことは製作上困難であり、定電圧回
路を設けて調整すると効率が悪くなるという問題があつ
た。又トランスの銅損、鉄損を考えると効率の点で問題
があつた。
これらの問題を第３の問題点とする。上記問題の解決策
としては以下の如き構成が考えられる。
としては以下の如き構成が考えられる。
液晶には、第２図Ｐに示すようにプレ・バイアス電圧を
加えておくと、その応答が速くなるという性質があるが
、この性質を利用することにより、第１の問題の解決を
計る。
加えておくと、その応答が速くなるという性質があるが
、この性質を利用することにより、第１の問題の解決を
計る。
液晶電極の非選択、半選択状態に液晶のスレツシユ・ホ
ールド電圧程度の電圧を印加することにより第２の問題
の解決を計る。倍電圧整流回路では基本電圧が変動して
も常にその整数倍の電圧がほぼ正確に、しかもトランス
の場合に比較すれば容易に得ることができる。
ールド電圧程度の電圧を印加することにより第２の問題
の解決を計る。倍電圧整流回路では基本電圧が変動して
も常にその整数倍の電圧がほぼ正確に、しかもトランス
の場合に比較すれば容易に得ることができる。
また負荷としてＦｉｅｌｄＥｆｆｅｃｔタイプの液晶、
ＣＭＯＳ等軽負荷のものを接続する限り電圧のドロツプ
もほとんどない。またトランスのような銅損、鉄損もな
いので効率も第１図の回路に比較して改善される。した
がつて倍電圧整流回路を使用することにより第３の問題
が解決される。本発明はこれらの問題を同時に解決でき
る液晶駆動装置を提供するもので、第３図にその一具体
実施回路を示す。
ＣＭＯＳ等軽負荷のものを接続する限り電圧のドロツプ
もほとんどない。またトランスのような銅損、鉄損もな
いので効率も第１図の回路に比較して改善される。した
がつて倍電圧整流回路を使用することにより第３の問題
が解決される。本発明はこれらの問題を同時に解決でき
る液晶駆動装置を提供するもので、第３図にその一具体
実施回路を示す。
第３図においてインバータ１１，１２、抵抗Ｒ１コンデ
ンサＣは無安定マルチバイブレータを構成する。ダイオ
ードＤ１〜Ｄ８、コンデンサＣ１〜Ｃ８は倍電圧整流回
路を構成する。インバータ１１，１２等は第５Ａ図の如
く相補型ＭＯＳトランジスタ（ＣＭＯＳ）で構成し、そ
のバイアス電圧ＶＳＳをグランド、ＶＤＤを−ＳＶゝ
２に選ぶとＣ２，Ｃ４，Ｃ６，Ｃ８の両端にはそ
れぞれＳＶ，２ＳＶ，３ＳＶ，４ＳＶが発生する。
ンサＣは無安定マルチバイブレータを構成する。ダイオ
ードＤ１〜Ｄ８、コンデンサＣ１〜Ｃ８は倍電圧整流回
路を構成する。インバータ１１，１２等は第５Ａ図の如
く相補型ＭＯＳトランジスタ（ＣＭＯＳ）で構成し、そ
のバイアス電圧ＶＳＳをグランド、ＶＤＤを−ＳＶゝ
２に選ぶとＣ２，Ｃ４，Ｃ６，Ｃ８の両端にはそ
れぞれＳＶ，２ＳＶ，３ＳＶ，４ＳＶが発生する。
Ｑ１〜１６はＣＭＯＳにより構成されたアナログスイツ
チである。ＩＤは２桁、２セグメントより成る液晶表示
器である。桁信号発生回路ＤＤはタイミング信号Ｄｌ，
Ｄ２を発生する。セグメント発生回路ＳＤは表示レジス
ター１Ｒから情報を受取りセグメント信号Ｓｌ，Ｓ２を
発生する。今Ｄ１が論理信号［１」のときＳ１が「１］
でＳ２が「０］，Ｄ２が「１」のときＳ１が「Ｏ」Ｓ２
が［１」の場合について作動説明する。第４図９に示す
ような書き込み信号Ｗの信号に従つて、Ｗ−Ｄｌ，Ｗ−
Ｄ２，Ｗ−Ｄｌ，Ｗ−Ｄ２の４種類の場合に分けると、
共通電極Ｐｌ，Ｐ２、セグメント電極Ｋｌｌ（又はＫ２
ｌ），Ｋｌ２（又はＫ２２）に印加される電圧は次のよ
うになる。但しＣＭＯＳにおける電圧降下は無視してい
る。Ｐｌ，Ｐ２，Ｋｌｌ，Ｋｌ２への印加電圧を図示す
るとそれぞれ第４図１，２，３，４のようになり、ＬＣ
ｌ，ＬＣ２，ＬＣ３，ＬＣ４への印加電圧は、１−３，
１−４，２−３，２−４からそれぞれ第４図５，６，７
，８のようになる。前に述べた仮定からＬＣｌ，ＬＣ４
が点灯すればよいが、それには３Ｓを液晶のスレツシユ
・ホールド以上にＳＶをスレツシユホールド以下に選べ
ばよい。又非選択、半選択のセグメントにはＳの電圧が
常に印加されているが、これがプレバイアスとして働き
応答速度を速めることとなる。またクロストークの発生
も防止できる。
チである。ＩＤは２桁、２セグメントより成る液晶表示
器である。桁信号発生回路ＤＤはタイミング信号Ｄｌ，
Ｄ２を発生する。セグメント発生回路ＳＤは表示レジス
ター１Ｒから情報を受取りセグメント信号Ｓｌ，Ｓ２を
発生する。今Ｄ１が論理信号［１」のときＳ１が「１］
でＳ２が「０］，Ｄ２が「１」のときＳ１が「Ｏ」Ｓ２
が［１」の場合について作動説明する。第４図９に示す
ような書き込み信号Ｗの信号に従つて、Ｗ−Ｄｌ，Ｗ−
Ｄ２，Ｗ−Ｄｌ，Ｗ−Ｄ２の４種類の場合に分けると、
共通電極Ｐｌ，Ｐ２、セグメント電極Ｋｌｌ（又はＫ２
ｌ），Ｋｌ２（又はＫ２２）に印加される電圧は次のよ
うになる。但しＣＭＯＳにおける電圧降下は無視してい
る。Ｐｌ，Ｐ２，Ｋｌｌ，Ｋｌ２への印加電圧を図示す
るとそれぞれ第４図１，２，３，４のようになり、ＬＣ
ｌ，ＬＣ２，ＬＣ３，ＬＣ４への印加電圧は、１−３，
１−４，２−３，２−４からそれぞれ第４図５，６，７
，８のようになる。前に述べた仮定からＬＣｌ，ＬＣ４
が点灯すればよいが、それには３Ｓを液晶のスレツシユ
・ホールド以上にＳＶをスレツシユホールド以下に選べ
ばよい。又非選択、半選択のセグメントにはＳの電圧が
常に印加されているが、これがプレバイアスとして働き
応答速度を速めることとなる。またクロストークの発生
も防止できる。
この例は第２図Ａに示した波形を用いた場合であるが、
第５図の回路は第２図Ｂの波形を発生させる場合であり
、第３図の回路にさらにインバータ１１１，１２，ＣＭ
０ＳＱ１７，Ｑ１８，Ｑ１９，Ｑ２０が追加されたもの
である。
第５図の回路は第２図Ｂの波形を発生させる場合であり
、第３図の回路にさらにインバータ１１１，１２，ＣＭ
０ＳＱ１７，Ｑ１８，Ｑ１９，Ｑ２０が追加されたもの
である。
１１１と１１２においてＳｓは１２の出力端子（Ｃ２，
Ｃ４，Ｃ６，Ｃ８の共通端子）へ、ＶＤＤは４Ｓへ接続
する。
Ｃ４，Ｃ６，Ｃ８の共通端子）へ、ＶＤＤは４Ｓへ接続
する。
１１は１１の出力電圧の振幅をＣＭＯＳがスイツチング
回路として動作するために必要な大きさに変換するため
の回路である。
回路として動作するために必要な大きさに変換するため
の回路である。
Ｑｌ７〜２０はＳＶ，２Ｓ，３Ｓ，４ＳＶのアナログ量
を１１の出力周波数に従つてスイツチングするトランス
フアーゲートである。
を１１の出力周波数に従つてスイツチングするトランス
フアーゲートである。
ここで第３図の場合と同様にＤ１が「１」のときＳ１が
「１」Ｓ２が「０」，Ｄ２が「１」のときＳ１が［０］
Ｓ２が「１」の場合について考える。
「１」Ｓ２が「０」，Ｄ２が「１」のときＳ１が［０］
Ｓ２が「１」の場合について考える。
Ｑ１〜Ｑｌ６の０Ｎ，０ＦＦは第５図の場合と同様であ
る。ＳＶ，２ＳＶ，３ＳＶ，４Ｓが１１の出力周波数に
従つてスイツチングされた交番電圧がＱ１〜８に印加さ
れるのであるから第４図１〜４は第６図１〜４のように
なる。従つてそれらの差を取るとＬＣｌ，ＬＣ２，ＬＣ
３，ＬＣ４に印加される電圧は第６図５〜８のようにな
りＬＣｌ，ＬＣ４が点灯する。３ＳＶｐ−ｐのパルスが
常に印加されているので、これがプレ・バイアスとして
働き点灯時の立上りを良くする。
る。ＳＶ，２ＳＶ，３ＳＶ，４Ｓが１１の出力周波数に
従つてスイツチングされた交番電圧がＱ１〜８に印加さ
れるのであるから第４図１〜４は第６図１〜４のように
なる。従つてそれらの差を取るとＬＣｌ，ＬＣ２，ＬＣ
３，ＬＣ４に印加される電圧は第６図５〜８のようにな
りＬＣｌ，ＬＣ４が点灯する。３ＳＶｐ−ｐのパルスが
常に印加されているので、これがプレ・バイアスとして
働き点灯時の立上りを良くする。
以上２桁、２セグメントの場合について述べたが桁数、
セグメント数が異つても同様に成立する。
セグメント数が異つても同様に成立する。
１３〜１０のＶ８Ｓ（！：．ＶＯＯは１１１と１１２と
同様にそれぞれ２の出力端子、４ＳＶへ接続すればよい
。
同様にそれぞれ２の出力端子、４ＳＶへ接続すればよい
。
第１図は従来の液晶を駆動するために用いられるＤＣ−
ＤＣコンバータの一例、第２図は液晶を駆動するのに好
ましい１駆動電圧波形の例、第３図は本発明の一実施例
、第４図はその作動を説明するタイミングチヤート、第
５図は第３図の他の実施例、第６図はその作動を説明す
るタイミングチヤートである。 １〜１１２・・・・・・インバータ、Ｃ，Ｃｌ〜Ｃ８・
・・・・・コンデンサ、Ｄ１〜Ｄ８・・・・・・ダイオ
ード、Ｑ１〜Ｑ２Ｏ・・・・・・相補型ＭＯＳトランジ
スタ、ＩＲ・・・・・・表示レジスタ、ＩＤ・・・・・
・液晶表示器、ＤＤ・・・・・・桁信号発生回路、ＳＤ
・・・・・・セグメント信号発生回路。
ＤＣコンバータの一例、第２図は液晶を駆動するのに好
ましい１駆動電圧波形の例、第３図は本発明の一実施例
、第４図はその作動を説明するタイミングチヤート、第
５図は第３図の他の実施例、第６図はその作動を説明す
るタイミングチヤートである。 １〜１１２・・・・・・インバータ、Ｃ，Ｃｌ〜Ｃ８・
・・・・・コンデンサ、Ｄ１〜Ｄ８・・・・・・ダイオ
ード、Ｑ１〜Ｑ２Ｏ・・・・・・相補型ＭＯＳトランジ
スタ、ＩＲ・・・・・・表示レジスタ、ＩＤ・・・・・
・液晶表示器、ＤＤ・・・・・・桁信号発生回路、ＳＤ
・・・・・・セグメント信号発生回路。
Claims (1)
- １ 周期的な駆動信号が印加される第１電極群と表示す
べき情報信号が印加される第２電極群間に液晶を介在さ
せて成る液晶表示器をダイナミック駆動する液晶駆動装
置において発振源と、前記発振源の出力によりＳＶ、２
ＳＶ、３ＳＶ、４ＳＶの倍電圧を供給するための複数個
のダイオードとコンデンサーより成る倍電圧回路と、制
御信号と、前記制御信号により前記ＳＶと４ＳＶを選択
的に出力する相補型ＭＯＳトランジスタで成る第１スイ
ッチング手段と、前記制御信号により前記２ＳＶと３Ｓ
Ｖを選択的に出力する相補型ＭＯＳトランジスタで成る
第２スイッチング手段と、前記周期的な駆動信号により
前記第１、第２スイッチング手段の出力であるＳＶ、２
ＳＶ、３ＳＶ、４ＳＶの１つを選択的に出力して前記第
１電極に印加する相補型ＭＯＳトランジスタから成る第
３スイッチング手段と、前記情報信号により前記第１、
第２スイッチング手段の出力であるＳＶ、２ＳＶ、３Ｓ
Ｖ、４ＳＶの１つを選択的に出力して前記第２電極に印
加する相補型ＭＯＳトランジスタから成る第４スイッチ
ング手段とを有し、前記周期的な駆動信号と前記情報信
号とにより選択される前記両電極間の前記液晶には、前
記液晶のスレツシユホールド電圧以上の電圧３ＳＶでし
かも時間的平均の直流成分がほぼ零となる第１交番電圧
を印加し、前記両信号により選択されない前記両電極間
の前記液晶には前記スレツシユホールド電圧以下の電圧
ＳＶでしかも時間的平均の直流成分がほぼ零となる第２
交番電圧を印加することを特徴とする液晶駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49037236A JPS5939751B2 (ja) | 1974-04-01 | 1974-04-01 | 液晶駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49037236A JPS5939751B2 (ja) | 1974-04-01 | 1974-04-01 | 液晶駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50131498A JPS50131498A (ja) | 1975-10-17 |
| JPS5939751B2 true JPS5939751B2 (ja) | 1984-09-26 |
Family
ID=12491960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49037236A Expired JPS5939751B2 (ja) | 1974-04-01 | 1974-04-01 | 液晶駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939751B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5131170B2 (ja) * | 1971-12-29 | 1976-09-04 |
-
1974
- 1974-04-01 JP JP49037236A patent/JPS5939751B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50131498A (ja) | 1975-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4186436A (en) | Booster circuit | |
| US7233511B2 (en) | Semiconductor integrated circuit with voltage generation circuit, liquid crystal display controller and mobile electric equipment | |
| US4094137A (en) | Voltage conversion system for electronic timepiece | |
| US3949242A (en) | Logical circuit for generating an output having three voltage levels | |
| JPH05244766A (ja) | チャージポンプ回路 | |
| JPH0373565A (ja) | 基板電位発生回路 | |
| JPH08289533A (ja) | 薄膜トランジスタ液晶表示装置用直流−直流コンバータ | |
| KR960035408A (ko) | 액정 디스플레이 구동을 위한 구동 회로 | |
| US4019178A (en) | CMOS drive system for liquid crystal display units | |
| US4149232A (en) | Voltage boosting circuits | |
| US4958151A (en) | Display control circuit | |
| US20080204121A1 (en) | Voltage generating circuit having charge pump and liquid crystal display using same | |
| US4408201A (en) | Electro-optic display device using phase transition mode liquid crystal | |
| KR20010014708A (ko) | 액정 표시 장치 | |
| US4259715A (en) | Voltage conversion system for electronic timepiece | |
| KR101262785B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| JPS5939751B2 (ja) | 液晶駆動装置 | |
| JP4069546B2 (ja) | 液晶駆動電圧発生回路 | |
| US4352169A (en) | Electronic timepiece | |
| US4205518A (en) | Voltage conversion system for electronic timepiece | |
| JPS58198084A (ja) | 表示素子 | |
| JPS63224665A (ja) | 基板電圧発生回路 | |
| KR900001025B1 (ko) | 액정표시 구동회로 | |
| TWI449010B (zh) | Display device of the drive circuit |