JPS5939785B2 - デ−タ処理装置 - Google Patents

Description

【発明の詳細な説明】 （１）発明の産業上の利用分野 本発明は一般的には計算機に関する。

より詳細にはエミュレーション（ｅｍｕｌａｔｉｏｎ）
機能を有する計算機システムに関する。（２）発明の技
術的背景 一般に電子データプロセサが実行すべき各プロセスまた
はプログラムは、全く異つた一つのステップ群として表
わされる。

このステップ群は複数の変数（その内の二つはデータプ
ロセサ内のハードウェアおよび使用されるキャラクタの
形である）により書かれる。プロセスの実行についてよ
り効率的なシステムを提供するため、そのプロセスを実
行する時定のゲータプロセサのアーキテクチユアに基い
て書かれたプログラムの実行は、関係する電子データプ
ロセサの本来の動作モードすなわちネイテイブ（Ｎａｔ
ｉｖｅ）動作モードとして定義される。それ故一つの特
定のプロセサに関して書かれた任意のプログラムはその
プロセサのネイテイブ動作モードにおいて実行出来る。
更に一つのデータ処理システムが導入される度に、前記
の特定のデータ処理システムのネイテイブ動作モードに
関して書かれたプログラムによりそのような他のデータ
処理システムが動作出来るかどうかという問題が常に生
じる。極めて当然のことであるが、そのような他のデー
タ処理システムは異つたハードウエアユニツトおよび前
記の特定のデータ処理システムには見当らないデータの
流れの概念を含んでいる。それ故、そのような他のシス
テムに関して書かれたプログラムは、常に前記の特定の
システムのネイテイブ動作モードでは動作出来ない。従
つて、前記の特定のデータプロセサに関連して、そのよ
うな他のデータ処理システムを工ミニレートする手段が
必要である。或る場合には工ミニレートされる方の中央
プロセサにおいて実行可能な種々の命令または条件が工
ミニレートする方の中央プロセサにおいて実行不能とな
る。

これは沢山の理由から真実である。工ミニレートされて
いるデータ処理システムにおいて設計によつてではなく
選択により工ミニレート出来ない１つの特徴点は工ミニ
レートされた中央プロセサのマシン持ち状態である。こ
の持ち状態（ＷａｉｔｉｎｇＳｔａｔｅ）においてはこ
のプロセサ、すなわち工ミニレートされたデータプロセ
サは機能せずに、その持ち状態から出て再び命令の実行
を続行出来るような事象（Ｅｖｅｎｔ）の発生を待つの
である。従つて、工ミニレートされるデータプロセサの
そのような持ち状態に関連してマシーンが持ち状態にあ
る間には処理が続行せず従つてかなりの実行時間が失わ
れるという大きなオーバヘツドがある。さらに、オペレ
ータはこの条件につ ４いての情報は与えられないから
オペレータがそのような持ち条件の存在を発見するまで
にかなりの時間が無駄になる。かくして持ち条件を有す
る中央プロセサを工ミニレートする場合は設計により持
ち状態のシミユレーシヨン（この間に工ミニレートする
中央プロセサに関連したネーテイフモードで命令の処理
が可能である）をすることが望ましい。かくして、工ミ
ニレートされる中央プロセサが持ち状態にあるときでも
、そのプロセサの持ち条件をオペレータに周期的に知ら
せ続けると共にネイテイブモードで処理を続行出来るよ
うにすることが望ましい。（３）発明の目的 従つて本発明の一つの目的は、持ち条件に関連したオー
バヘツドの問題が実質的に解決されると共にオペレータ
がそのような条件についての情報を連続的に受けること
ができるようにされるために、そのような持ち条件を有
するデータプロセサを工ミニレートすることの可能なデ
ータ処理システムを提供することである。

（４）発明の概要 本発明のそのような目的はネイテイブモードで命令を実
行するための中央処理ユニツトと、その他の中央処理ユ
ニツトの動作が工ミニレートされるように非ネイテイブ
モードで命令を実行するように上記中央処理ユニツトに
結合されるエミユレーシヨンユニツトとを有するデータ
処理システムを提供することにより満足される。

このシステムはさらに工ミニレートされた中央プロセサ
が持ち状態にあるか否かを検出してそれ以上の処理を禁
止する装置と、ペンデイング（Ｐｅｎｄｉｎｇ）の可能
なインタラプトがあるかどうかを表示する装置と、その
ようなペンデイングの可能なインタラプトが工ミニレー
タの特性であるなら、すなわちそのようなインタラプト
が工ミニレータに付随しなければならぬような事象に関
係するならば、非ネイテイプモードでの工ミニレータの
処理を続行するためこの持ち状態から出るための装置と
を含んでいる。さらに工ミニレートされたプロセサが持
ち状態にある間に、工ミニレートするプロセサのネイテ
イブモードでのデータ処理を可能とするための装置が設
けられる。更に、持ち状態の続く時間をモニタし、特定
の時間間隔でその持ち条件をオペレータに知らせこのシ
ステムの非生産的な状況を回避するための装置が設けら
れる。（５）好適な実施例の説明 本発明はハードウエア／７アームウエア／ソフトウエア
オペレーテイング・システムにより統合される、後述
するハードウエアシステム環境において一般に動作する
。

第１図にお℃・て、サブシステムはプロセササブシステ
ム１０１、記憶（ストレージ）サブシステム１０２およ
び１つ以上（３２まで）の周辺サブシステム１０３から
なる。プロセササブシステム１０１は中央処理ユニツト
（以下ＣＰＵと記す）１０４と４個までの入力／出力制
御ユニツト（ＩＯＣ）１０５を含む。各周辺サブシステ
ムは周辺制御ユニツト（以下ＰＣＵと記す）１０６と、
多数のデバイスアダプタ（以下ＤＡと記す）１０７と、
２５６個までの周辺入力／出力装置１０８（以下１／Ｏ
装置と記す）とからなる。記憶サブシステム１０２は１
〜４個の半導体メモリモジユール（各３２〜５１２キロ
バイト）からなる。１．プロセササブシステム プロセササブシステム１０１においてＣＰＵｌＯ４はこ
のシステムの基本的処理動作を行うと共にメモリ１０２
との間にインターフエースをつくる。

ＩＯＣｌＯ５は記憶サブシステム１０２と周辺装置１０
６の間のすべての情報交換を制御する。Ａ．中央処理ユ
ニツト ＣＰＵは主メモリシンクロナイザ１０９と、バッフア記
憶装置１１０と、計算ユニツト１１１を含む種々のエレ
メントと、エミユレーシヨン装置１１２とを含んでいる
。

主メモリシンクロナイザ１０９は計算ユニツト１１１．
バツフア記憶装置１１０および １０Ｃ１０９の間での主メモリの使用についての競合を
解決する。

これらの競合は優先順位にもとづき解決される。ＩＯＣ
は最も高い優先順位を有し、その次が（計算ユニツトか
らの）メモリ書込みであり続いて（バッフア記憶装置へ
の）メモリ読取りとなる。また主ＣｐＵは、主メモリの
アドレスづけを制御するアドレス制御ユニツトＡＣＵｌ
３ｌと、主メモリにおいて最も最近に使用されたアドレ
スを記憶するための連想メモリＡＳｌ３２とを含んでい
る。バッフア記憶装置１１０は、小型の高速バツフアメ
モリであつ主メモリにおける一つの選ばれた領域を再生
し平均メモリアクセス時間を短くするため計算ユニツト
とインターフエースする。メモリ読取りの各ノ期間にこ
れらバツフア記憶装置と主メモリの両方がアクセスされ
る。

取出されるべき、すなわちフエツチされるべき情報がす
でにバツフア記憶装置内にあるならば主メモリの読取り
は終了し、その情報がバツフア記憶装置からフエツチさ
れる。他の場合には主メモリ１０２が読取られる。

そのたびごとにＣＰＵｌＯ４は所望の情報を含む３２バ
イトをフエツチする。この情報は将来のメモリ参照のた
めバッフア記憶装置に維持される。このバツフア記憶装
置はソフトウエアには見えないから、計算機を特定の時
点で制御するプログラムは、処理されている情報がバツ
フア記憶装置からフエツチされたかあるいは主メモリか
らフエツチされたかを決定することは出来ない〜 計算ユニツト１１１はＣＰＵ内でのすべてのデータ処理
用のアドレス生成を行う。

この計算ユニツト内の一つの典型的な制御記憶装置１３
０（［マイクロプログラミング：原理と実際（Ｍｉｃｒ
ＯｐｒＯｇｒａｍｍｉｎｇ：Ｐｒｉｎｃｉｐｌｅｓａｎ
ｄＰｒａｃｔｉｃｅｓ）」プレンテイスホール（Ｐｒｅ
ｎｔｉｃｅＨａｌｌ）社刊を参照されたい）はこのシス
テムを初期化し、ＣＰＵｌＯ４と１０Ｃ１０５を制御し
命令セツト（図示せず）をデコードするフアームウエア
を含んでいる。この制御記憶装置は科学計算命令、テス
トルーチン、エミユレーシヨンパツケージ、またはこの
プロセササブシステムの機能を拡張する特定の目的のた
めの特徴をオプシヨンとして与えることが出来る。一つ
のオプシヨンとして、このＣＰＵは本システム以外のシ
ステムのエミユレーシヨンを与える。

工ミニレータ１１２はフアームウエア、ソフトウエア、
そして場合によつてはハードウエアの構成要素である。
Ｂ．入力ー出力制御ユニツト このプロセササブシステムのＩＯＣｌＯ５の部分は周辺
サブシステム１０３と記憶サブシステム１０２の間のデ
ータ径路を与える。

このデータ径路は周辺コマンドの開始を可能にすると共
にその結果生じるデータ転送を制御する。一つのＩＯＣ
は一般には３２個までのチャンネル制御ユニツト（図示
せず）を扱うことが出来る。Ｃ．周辺サブシステム 第１図の周辺サブシステム１０３においては、ＰＣＵｌ
Ｏ６は、Ｉ／０動作中にＩ／０装置１０８を制御するこ
とによりＣＰＵｌＯ４のロードを解放するスタンドアロ
ンのマイクロプログラミングプロセサである。

このＰＣＵはチヤンネルプログラムに含まれる命令を実
行することによりこれを行う。このプログラムはＰＣＵ
内で算術演算、論理演算、転送操作、シフト操作および
分岐操作を行わせる。ＰＣＵには夫々が制御する装置の
種類に対応して幾つかの種類がある。すなわち、ユニツ
トレコード、大容量（デイスク）記憶、磁気テープ、通
信等の装置に応じて数種のＰＣＵがある。

デバイスアダプタＤＡｌＯ７は夫々の ＰＣＵとそれが制御する装置との仲介をする。

各デバイスアダプタは特定のタイプの装置との通信を行
うために必要なフアームウエアと Ｃロジツクを含んで
いる。その特定のタイプに対応してＤＡｌＯ７は１個ま
たは数個の装置を制御する。周辺サブシステム１０３の
主な機能は次の通りである。

う１．ＣＰＵ命令
を、適当な周辺装置が受取ることの出来る一連のコマン
ドに変換すること。

２．ＣＰＵまたは適当な周辺装置に必要な形でデータを
パツクしたりアンパツクしたりすること。

３．サブシステムのステータスとそのサブシステムの制
御下の装置のステータについてＣＰＵに知らせつづける
こと。

４．独立してエラー処理手続および回復手続 ５を開始
し処理すること。

５．関連した周辺プロセサのデバイス・シエアリング機
能を妨げることなく装置のオンライン診断を可能にする
こと。

ＰＣＵは主メモリに付随する装置間の主メ ・モリに関
する競合を解決するが、ＩＯＣはＰＣＵ間の競合を解決
する。

Ｄ．記憶サブシステム 各メモリモジユール１−４は４または８バイトの幅を有
する。

モジユールの数、その大きさおよびデータ路の幅は計算
機の大きさによりきまる。メモリモジユールは、４個の
モジユールが順次アクセスされるように（すなわちモジ
ユール１は第一番目の８バイト、モジユール２は第二番
目の８バイトを含む等の）ように４ウェイインターリー
フされる。すなわち平均メモリアクセス時間を短くする
ためメモリモジユールを順次的にアクセスする。このイ
ンターリーフは主メモリへのアクセスについての競合の
数を減少させ、これにより平均メモリアクセスタイムを
減少させる。メモリは万一故障しても再構成出来る。す
なわち一つのモジユール内のメモリプロツクは連続的な
アドレスづけを破壊することなく除去出来る。主メモリ
１０２は金属酸化物半導体（ＭＯＳ）チツプの形をした
容量性記憶媒体からなる。

この媒体はリフレツシユの原理により動作して情報を保
存する。各記憶場所は一般に２ミリ秒に少なくとも１回
リフレツシユされ、そのように設計されることによりリ
フレッシユのタイミングとメモリアクセスとの間には殆
んど競合が生じない。（競合する場合にはリフレツシユ
の方が優先となる）。主メモリの始めのエリアはハード
ウエアとフアームウエア用に予約される。

このエリアの上限はシステムソフトウエアから見える境
界アドレスレジスタ（後述するＢＡＲ）の内容によつて
決められる。ＢＡＲの内容はシステムの開始時点にセツ
トされる。ＢＡＲ内において特定されるアドレスより下
のメモリエリアは、周辺サブシステムの構成、ＣＰＵを
制御するためのフアームウエア、またはマイクロプログ
ラムを定義するＩＯＣテーブル及びエミユレーシヨン用
のテーブルを含む。ＢＡＲにおいて特定されるアドレス
より下のエリアの大きさはシステム構成によりきまる。

マイクロプログラムが主メモリにあるか制御記憶装置に
あるかはこのシステム構成とシステムにおいて実行され
るアプリケーシヨンとによりきます。基本構成 このハードウエアに利用される基本データ構造は一般に
三つである。

すなわち、データ形式、ソフトウエアにおいて検出可能
なレジスタおよび命令形式である。Ａ．データ形式 情報は多数の８個の並列ビットでメモリと ３ＣＰＵの
間で転送される。

８ビツトを単位とする情報をバイトと呼ぶ。

パリテイ即ち誤り訂正データもデータと共に転送される
が、ソフトウエアによつては影響されない。それ故、本
明細書においては用語［データ」は、関連 １するパリ
テイまたは誤り訂正データを含まない。Ｂ．バイト １バイト中のビットは左から右にＯ−７で番号づける。

バイトは個々にまたはグループ １として処理される。
２バイトが半語を、４バイトが１語を、８バイトが倍長
語を、１６バイトが４倍長語を構成する。

これらは、命令を含むすべてのデータに関する基本形成
である。Ｃ．データ表示 すべてのデータは２進形式であるが、２進、１０進また
は英数字として解釈される。

データビットは４個をグループとして２進化１０進デー
タとして解釈され、８個をグループと 〉して英数字、
１６〜６４個をグループとして２進数字として解釈され
る。後者は２進の、符号をもつた、固定小数点あるいは
浮動小数点の数として解釈される。倍長語までの任意の
数の連続ビツトをストリングとして操作出 Ｊ来る。セ
ツトされた英数字はＥＢＣＤＩＣで表示される。ＡＳＣ
ＩＩは代替の交換コードとしてサポートされる。Ｄ．バ
イトアドレス 主メモリ内のバイトロケーシヨンには０からはじまる連
続的な番号がつけられるが、それら各番号がそのバイト
のアドレスである。

一群の連続バイトは一つの群内の左のバイトのアドレス
が夫々２、４、８または１６の倍数であるとき半語整列
、語整列、倍長語整列または４倍長語整列と呼ばれる。
半語、語、倍長語または４倍長語がそのように整列され
ればそのユニツトはそのアドレスからフエツチされうる
。

主メモリ内のデ一夕のロケーシヨンはアドレス展開中に
間接的にアクセスされるゼータ記述子により特定される
。Ｅ．ビジブルレジスタ（Ｖｉｓｉｂｌｅｒｅｇｉｓｔ
ｅｒ）第１図のＣＰＵｌＯ４内にはユーザーから見える
３３個のレジスタがあり、その内容は全体としてＣＰＵ
の状態を規定する。

次の四つのタイプがある（第２図参照） １．汎用レジスタ ２．基準レジスタ ３．科学計算レジスタ（これはオプシヨン）４，雑用レ
ジスタＦ．汎用レジスタ 汎用レジスタ（ＧＲ）２０１は固定小数点２進数とビツ
ト・ストリングを操作するために用いられる。

ＣＰＵｌＯ４には一般に１６個の３２ビツト汎用レジス
タＧＲＯ〜ＧＲｌ５がある。

汎用レジスタＧＲ８〜ＧＲｌ５はインデツクスレジスタ
としても用いられる。インデックスレジスタとして用い
られるときにはこれらはＸＯ−Ｘ７で示される。インデ
ツクシングは一つのレジスタに含まれる３２ビツトの２
の補数を用いて行われる。Ｇ．基準レジスタ 基準レジスタ（ＢＲ）は命令カウンタＩＣとスタツクレ
ジスタ２０２〜２０３と同じ形式を有する。

基準レジスタはメモリの一部を規定するためにアドレス
計算中に用いられる。一般に８個の３２ビツト基準レジ
スタＢＲＯ・・・・・・・・・ＢＲ７がある。Ｈ．科学
計算レジスタ 科学計算レジスタ（ＳＲ）は浮動小数点２進数での計算
のためのオプシヨンの装置である。

一般に４個の８バイト科学計算レジスタ ＳＲＯ〜ＳＲ３である。

これらレジスタは第２図の形式２０４〜２０５を有する
。１．雑用レジスタ 他に５個のレジスタがある。

１．命令カウンタ（形式２０２−２０３を有する）２．
ステータスレジスタ（形式２０７を有する）３．スタッ
クレジスタ（Ｔレジスタと称す）４．境界アドレスレジ
スタ（形式２０２２０３を有する） ５．・・−トウエア制御マスクレジスタ（形式２０８を
有する）命令カウンタ（ＩＣ）は実行されている命令の
アドレスを含む３２ビットレジスタである。

ステータスレジスタ（ＳＴＲ）２０７は現在実行されて
いる処理についての事実、例えば最も近い時点の演算で
アンダーフローが生じたかどうか、を記録する８ビツト
レジスタである。スタックレジスタはＴレジスタと呼ば
れそして現在行われている処理に関連したプッシユダウ
ンスタックのトツプに対するポインタを含む３２ビット
レジスタである。次に述べるスタツクはワークスペース
および、局所変数を退避しそして処理のエントリおよび
復帰情報を保存するためのメカニズムを与える。境界ア
ドレスレジスタ（ＢＡＲ）２０６はソフトウエアにより
アクセスしうる最下位の絶対主メモリアドレスを特定す
る −２８ビツトレジスタである。

このレジスタはシステム初期化中にロードされそしてソ
フトウエアによつてのみ読取られうる。一・−トウエア
制御マスクレジスタ２０８は計算機の状態の情報を記録
する８ビツトレジスタである。二Ｊ．命令形式約２００
の命令があるがその数は増減しうる。

夫々の命令は四つの異つた長さの内の一つであつて常に
偶数バイト長をとる。命令は連続する記憶位置に記憶さ
れる。最も左のバ ．′イトのアドレスは２の倍数であ
つてその命令のアドレスである。一つの命令の土位８桁
のビット（そしてある場合にはビット８−１１または１
２−１５）は命令コードであり、残りのビットは一以上
Ｊのオペランドを表わす。

一つのオペランドはレジスタデジグネータ（Ｒｅｇｉｓ
ｔｅｒｄｅｓｉｇｎａｔＯｒ）、デイスプレースメント
デジグネータ（Ｄｉｓｐｌａｃｅｍｅｎｔｄｅｓｉｇｎ
ａｔＯｒ）、アドレスシラブル（Ａｄｄｒｅｓｓｓｙｌ
Ｉａｂｌｅ：論理アドレス）、くリテラル値（１１ｔｅ
ｒａ１ｖａ１ｕｅ）、即時リテラル値（Ｉｍｍｅｄｉａ
ｔｅｌｉｔｅｒｕｌｖａｌｕｅ）、でありうる。

オペランドのタイプと数は命令の形式によりきまる。１
１．システム構成 Ａ．ジヨブステツプおよびタスク 計算機システムにより行われるべき作業はジヨプ制御言
語（ＪＯｂｃＯｎｔｒＯｌｌａｎｇｕａｇｅ）を介して
一連のジヨブステツプ（ＪＯｂｓｔｅｐ）により外部よ
り決められる。

一つのジヨブステツプは、ハードウエア資源が割当でら
れる、作業の一単位である。一般には一つのジヨブステ
ツプは数個のタスク（Ｔａｓｋ）からなる。一つのタス
クは、並列的でなく実行される命令のストリームからな
るユーザーが規定する作業の最小単位である。Ｂ．プロ
セス ユーザから見えるタスクおよびジヨブステツプの概念は
プロセスおよびプロセスグループによりハードウエアに
おいて夫々表わされる。

一つのプロセスはＣＰＵにより非同期的に実行されうる
として規定される（すなわち、数プロセスが起動されて
資源を共用することが出来るが、実際には如何なる時で
も一つのプロセスのみがその瞬間において実行されてい
る。）プロセスグループは一つのジヨブステツプを行う
に必要な関連した一組のプロセスである。Ｃ．プロセス
制御ブロツクおよびシステムベースプロセスはそれらの
実行中に種々の時点でＣＰＵ制御をやめることが出来る
から、主メモリ内の記憶領域はＣＰＵのステータスを退
避するためのプロセスに使用されうる。

このステータス情報は一つのプロセスがＣＰＵの制御を
再び得る前にＣＰＵを予め条件づけるために利用される
。一つのプロセスに割当てられる記憶領域は第４図では
プロセス制御プロツク（ＰＣＢ）４００と呼ばれる。

一つのＰＣＢに含まれるデータはそのプロセスに割当て
られたメモリエリアのアドレス（アドレス空間）、すべ
ての関連するレジスタの内容、そのプロセスの状態を含
む。かくしてＰＣＢは情報の損失なしに一つのプロセス
を始動させあるいは再始動させるに必要な情報に対する
一時的記憶領域として作用する。各ＰＣＢはハードウエ
アから見え、システム初期化の間に作成されてシステム
動作中に変更される一組のハードウエアテーブルを介し
てオペレーテイングシステムによりアドレスづけされう
る（第５図）。一つの絶対主メモリエリアがありこれは
システムベースと呼ばれる（第５，６図）。

このエリアは７アームウエアで発生されそして読取は出
来るが書込みの出来ない基底アドレスレジスタ（ＢＡＲ
）５０１を介してアクセス出来る。このシステムベース
５０２はそのとき行われているプロセスについて夫々ジ
ヨブステツプ番号とプロセスグループ番号（ＪｌＰ）を
含む多数のシヌテム属性を含む。このシステムベースに
おけるもう一つの属性は、Ｊテーブル５０３として知ら
れハードウエアにより規定されるデータ構造に対するポ
インタである。このテーブルはそのときシステム内にあ
るすべてのジヨブステップについてのエントリを含む。
Ｊテーブル５０３における各エントリは、同じくハード
ウエアで規定されるデータ構造である関連したＰテーブ
ル５０４を指す。

このテーブルはプロセスグループを定義し、そのプロセ
スグループ内のすべてのプロセスについてのエントリを
含んでいる。各ＰテーブルエントリはＰＣＢ４ＯＯを指
す。第５図を参照すると、計算ユニツト１１１（第１図
）の算術演算部５０６を介してＪ番号により指標づけさ
れるＪテーブルポインタ５０５は、Ｊテーブルエントリ
５０３へのア゛クセスを与える。

このエントリは、Ｐテーブルポインタを含み、このＰテ
ーブルポインタは、計算ユニツト５０６を介してＰ番号
によリインデクシングされる時Ｐテーブルエントリ５０
４へのアクセスを与える。このＰテーブルエントリは現
在実行されているプロセスのＰＣＢへのポインタ５０７
を含む。かくしてこのオペレーテイングシステムは、Ｂ
ＡＲ５Ｏｌの内容を使用しているアクテイブなＰＣＢを
アクセス出来，関連した（Ｊ．Ｐ）論理名を与えられた
他のＰＣＢをアクセス出来る。

Ｄ．メモリセグメンテーシヨン ここに述べるように、多重処理を行う環境においてほ任
意の時点においてメモリ内に多くのプロセスがある。

これらプロセスはサイズが様々であり、メモリを要求す
ると記憶割当の問題が生じる。オペレーシヨンシステム
に関連して説明する・・−トウエア（図示せず）は記憶
空間の動的な割当てによりこの問題を解決する。ランダ
ムなメモリ要求によりメモリは大きさの可変なセグメン
トとして割当てられ、そのメモリ割当てはプロセス実行
時間中に再構成されうる。かくして、一つのプロセスに
は多数の不連続なメモリセグメントが割当てられる。こ
のメモリ割当て方法をセグメンテーシヨンという。セグ
メンテーシヨンは、一つのプロセスの一部または全部が
再配置されるときにメモリアドレスが変更されねばなら
ぬという別の問題を生じさせる。

この問題を解決するために、ここに述べるシステムは一
つのプロセスにより用いられるアドレスが絶対主メモリ
アドレスではなく論理アドレスとなるような技術を提供
する。これら論理゛アドレスは絶対アドレスを展開する
ために用いられる。また、セグメンテーシヨンは、各プ
ロセスがセグメント記述子のシステムを介してそれ自体
のあるいは関連したメモリセグメントをアクセスするこ
とを可能にする。

セグメント記述子をアクセスすることにより、一つのプ
ロセスは一つのセグメントのアドレスを得ることが出来
る。セグメント記述子は主メモリに含まれそしてこのオ
ペレーテイングシステムにより維持される。各プロセス
は２０６８までのメモリセグメントをアクセス出来る。

このため通常は１つのプロセス当り同じ数のセグメント
記述子を必要とするであろう。しかしながら、セグメン
トを共用することが出来るから、このオペレーシヨンシ
ステムはセグメント記述子をセグメントテーブルにまと
めることができる。このグループ化は一つのプロセス（
タスク）若しくはプロセスグループ（ジヨブ・ステップ
）によるアクセス、またはグローバル（システム・ワイ
ド）なアクセスの可能性にもとづくものである。各プロ
セスはそれに関連する１５個のセグメント・テーブルま
でもつことが出来る。この技術によれば一つのセグメン
ト．テーブルを介して一つのプロセスがアクセス出来る
各セグメントについてセグメント記述子は一つでよい。
かくして、セグメント記述子に必要なメモリスペースが
減少し、再配置中のメモリ更新も減少して、或る種のプ
ログラム保護が与えられる。一つのプロセスは、どのセ
グメントをアクセスしうるかを決定出来ねばならない。

従つて、このシステムは２つのセグメント・テーブル・
ワード・アレイ（ＳＴＷＡ）を用いるプロセスを与える
。これらアレイは一つのプロセスにアクセス出来るすべ
てのセグメント・テーブルのアドレスを含む。大、小二
つのセグメントがあるため、一つのプロセスについて２
つのセグメント・テーブル・ワード・アレイがある。大
きいセグメントは最大で２２２バイトの大きさをもち、
小さいセグメントは最大で２１６バイトの大きさを有す
る。すべてのセグメントは１６バイトを単位として最大
の大きさまで変えられる。一つのシステムは２８個の大
きいセグメントと２０４０個の小さいセグメントまで一
般に備えることが出来る。セグメント・テーブル・ワー
ド・アレイはこのオペレーテイング・システムにより再
配 〕置出来、それ故、一つのプロセスはそれに関連し
たＳＴＷＡの絶対アドレスを知らねばならない。

任意のプロセスに関するＰＣＢは、この情報を含み第４
図においてアドレス・スペース・ワードＡＳＷＯ−１と
して知られる Ｊ２個のワードを含んでいる。各ワード
は一つのセグメント・テーブル・ワード・アレイＳＴＷ
Ａを指す。

このオペレーテイング・システムは関連するＳＴＷＡが
再配置されるときにＡＳＷの内容を更新する。ポインタ
の連 ３鎖を解き、セグメント記述子をデコードするこ
とはフアームウエアの機能であり、従つて一旦初期化さ
れるとこのオペレーテイング・システムにとつても見え
ない。セグメンテーシヨンはプロセスに用いうる ４も
のとして２００×１０６バイト以上のアドレス空間を規
定する。

この数は主メモリの容量を越えている。それ故、補助記
憶（磁気デイスクまたはドラム）が主メモリに関連して
用いられる。このオペレーテイング・システムは見かけ
土、システムが実際に使用出来るよりもかなり大きい主
メモリを有することになる。この概念は仮想メモリと呼
ばれる。任意の与えられた時点において、規定されたセ
グメントは主メモリに物理的に存在するかも知れないし
、存在しないかもしれない。

一つのセグメント記述子の内容は主メモリに、関連する
セグメントがあるかないかを示す。ハードウエアは、主
メモリにないセグメントをプロセスがアクセスする試み
を検出しオペレーテイング・システムにそれを知らせる
。オペレーテイング・システムにより所望のセグメント
が補助記憶から主メモリにロードされる。そしてこのオ
ペレーテイング・システムはセグメント記述子内にその
セグメントのメモリ・アドレスを置くのであり、この位
置は一つのセグメントの絶対アドレスを見い出すことの
出来る位置に限られる。このオペレーシヨンはプロセス
に対しては示されず、かくしてそのセグメントが主メモ
リになかつたことあるいは主メモリ内で再配置されるべ
きことは知らされない。ここに述べる計算機システムは
プロセスが互いに干渉したりあるいは勝手に互いのアド
レス空間を共用したりしないようにすることによりデー
タおよび処理の保護を与える。

この保護はメモリ・セグメンテーシヨンを介してのアド
レス可能性を制限すること及びリング・システムにより
達成される。セグメント・テーブルはこのシステム内の
種々のプロセスのアドレス空間を隔離する。

プロセスは常に実行中にセグメント化されたアドレスを
用いる。一つのセグメント化されたアドレスはセグメン
ト番号とそのセグメント内の相対アドレスとからなる。
・・−トウエアは一つのプロセスにより用いられるアド
レスがそのプロセスに割当てられたアドレス空間の一部
であることをチエックする。もしこのアドレスが上述の
アドレス空間外にあれば例外条件が生じる。・・−トウ
エアは参照しているプロセスのセグメント・テーブルを
使用するからある一つのプロセスが他のプロセスのアド
レス空間内のデータを参照することは出来ない。かくし
て一つのプロセスまたはプロセス・グループにとつて他
のプロセス・グループに属するエンテイテイを参照する
可能性はない。一般に、すべてのプロセスにより共用さ
れ ，１るセグメントについて、システムのアドレス空
間におけるオーバーラップが生じる。

これら共用セグメントはアドレスのコンフリクトが生じ
な（・ようにするためのチエツクを行うシステム・プロ
グラムによりつくられる。かくして、セグメンテーシヨ
ンはユーザープログラムを互いに保護し、ユーザープロ
グラムに対しオペレーテイング・システムを保護する。
いくつかのプロセスにより共用されるセグメントぱ、一
つのプロセスによる誤つた使用に対しては保護されない
。

この問題は解決するためにリング・システムが利用され
、それにより処理およびデータ・セグメントが４クラス
の階層にグループ分けされる。四つのリング・クラスは
０−３で番号づけられる。各Ｃリングはレベル０（最も
内側のリング）を最高としレベル３（最も外側のリング
）を最低としたシステム優先度を表わす。このシステム
内のすべての処理はそれに割当てられてその処理の呼び
出しを行うものを特定する最小および最大の実行リング
番号を有する。一つの処理は他の処理を呼び出すことが
出来ると共にそれらにパラメータを渡すことの出来るサ
ブルーチンである。このリングシステムの一般規則は次
の通りである。

１，内側のリング内での一つの手続きは外側のリング内
のデータに対して自由にアクセスできる。

換言すれば、外側のリング内の処理は内側のリング内の
データをアクセスできない。

２．外側のリング内での一つの手続きは内側のリング内
の一つの手続きに分岐出来るがその逆は許されない。

３．データを含む各セグメントは読取りに一つ（ＲＤ）
と書込に一つ（ＷＲ）の二つのリング値を割当てられる
。

これらリング値は一つの手続きが読取または書込モード
でデータをアクセスするときに実行される最大リング値
を特定する。

手続きの命令が実行される毎にこの手続きのリング番号
（有効アドレスリング、ＥＡＲ）は参照されたデータを
含むセグメントに割当てられたリング番号についてチエ
ツクされる。

このＥＡＲは命令カウンタ内のプロセス・リング番号お
よびベースレジスタとアドレスパス内にあるデータ記述
子内のすべてのリング番号の内の最大の番号である。デ
ータへのアクセスはリング番号の比較にもとづき許され
るかあるいは拒否される。例えば、もし一つのシステム
テーブルが最大読取りリング値３と最大書込リング値１
を有するセグメント内にあるならば、リング３において
実行しているユーザーの手続きはそのテーブルを読取る
ことはできるが更新はできないことになる。予め設計す
ることによりリング０と１はこのオペレーテイング・シ
ステムに対して確保され、リング２と３はユーザーに対
して確保される。

リング０は全システム・オペレーシヨンにとつて重要な
セグメントを含む。リング１は、故障しても破局的では
なく回復出来るシステムセグメントの大半を含んでいる
。ユーザーはチエックアウト・プログラムに対してリン
グ２を、デバッグされているプログラムに対してリング
３を利用する。Ｅ．手続呼出し 手続呼出しはここに述べるシステムにおける重要な機能
である。

手続呼出しは一つの手続きから他の手続きへの受け渡し
のため、ユーザの処理がオペレーシヨンシステムのサー
ビスを利用出来るようにするため、およびこのオペレー
シヨンシステム内でモジユラ一構造を得るために用いら
れる。一つの手続呼出しは命令と、ハードウエアにより
認識されたスタツクと呼ばれるエンテイテイとにより行
われる（第７Ａ図）。スタツクは後人れ先出し方式によ
るデータの受け取り、記憶および取り出しを許すメカニ
ズムである。

スタツクはスタツクセグメントと呼ぶ特殊なセグメント
内にある。スタックセグメントは各手続に対して動的に
割当てられるスタックフレーム７０１（第７Ａ図及び第
７Ｂ図）と呼ばれる多数の連続する部分からなる。第一
スタツクフレームはこのセグメントのトツプにロードさ
れ、それに続くフレームはその後にロードされる。最後
にロードされたフレームはこのスタックのトップと考え
られる。Ｔレジスタ７０２はそのときアクテイブである
プロセスについてスタツクのトツプを位置付ける。仮想
Ｔレジスタはこのシステム内のすべての他のプロセスの
ＰＣＢ内にある。第７Ｂ図のスタックフレーム７０１は
三つのエリア、すなわち変数を記憶する作業領域７０２
、レジスタの内容をたくわえる退避領域７０３と手続の
間でのパラメータの受け渡しを行う連絡領域７０４、か
らなる。

手続呼出しの前にユーザーは退避したいレジスタを特定
し連絡領域に呼出された手順へパラメータを渡すように
パラメータをロードしなければならない。この呼出しが
なされるとき、ハードウエアは命令カウンタＩＣと特定
されたベースレジスタとの内容を退避して呼出された手
続からの復帰を容易にする。夫々の手続呼出しはスタッ
クセグメント ７０１内に一つのスタツクフレームをつくり、次のネス
トされた呼出しが別のフレームをつくる。

これら呼出された手続の一つからの各 二出口によりス
タックフレームがスタックから除去される。かくして呼
出しの履歴は維持されて順序立つた復帰を容易にする。
異つたリングで行われている手続間の保護を保証するた
めに、異つたスタックセグメントが用いられる。

一つのプロセスについての各保護リングに対応して一つ
のスタックセグメントがある。ＰＣＢは３個のスタツク
ベースワードを含み、これらがそのプロセスに関連した
リング０，１，２についてのスタツク Ｊセグメントの
始めを指す。リング３のスタツクセグメントはインワー
ド・コール（０ｎｉｎｗａｒｄｃａ１１）によつては決
して入力されず、それ故そのスタック開始アドレスはこ
のＰＣＢには必要でない。

．プロセス管理および同期 本システムはソフトウエア・フアームウエアおよびハー
ドウエアの組合せを用いるオペレーシヨンシステムによ
り制御される多重処理操作を与える。

ソフトウエアはこのシステム内でプロセスをつくりそし
て削除し、ハードウエアとフアームウエアはＣＰＵにお
いてプロセスを多重化する。さらに、ソフトウエア、ハ
ードウエアおよびフアームウエアの組合せはプロセス間
の同期を与える。プロセスは一般に（常にではない）関
連したジヨブハンドリング中はＩ／０オペレーシヨンの
開始時と終了時にそしてこのオペレーシヨンシステムに
必要とされる目的のために他の時点でスタートされそし
てストツプされる。

それ故、関連するプロセスを有効にスタートさせストッ
プさせ、そしてそれら間で情報を転送するために通信シ
ステムが必要である。ハードウエアはプロセス間に通信
リンクを与えるためにセマフオと呼ばれる内部メツセー
ジを与える。Ａ．プロセスの状態 一つのプロセスは、与えられた時点において四つの状態
すなわち実行状態（Ｒｕｎｎｉｎｇ）、レデイ状態（Ｒ
ｅａｃ３ｙ）、持ち状態（Ｗａｉｔｉｎｇ）あるいは中
断状態（Ｓｕｓｐｅｎｄｅｄ）の内の一つとなりうる。

ハードウエアはプロセスのこれら四つの状態を認識しそ
してプロセス・デイスパッチング、状態変更を行い、且
つ一つのプロセスの状態にもとづいてデータ構造を維持
するために種々のフアームウエア処理手順を実行する。
このＰＣＢはその関連するプロセスの現在の状態を規定
するステートフイールドを含む。一つのプロセスはそれ
がＣＰＵの制御を有するとき実行状態となる。

この状態はＣＰＵにアドレス空間（セグメントテーブル
）と実行開始アドレスを供給することを含む。このＣＰ
Ｕはこのプロセスのプロシージヤーセグメント内の命令
を実行する。その時の実行プロセスについてのＰＣＢプ
ロセス名Ｊテーブルワード（論理アドレス）はシステム
ベース（第６図）内の実行プロセスワード（ＢＡＲ＋６
０）内に保持される。（第５図のシステムベースは第６
図に示すものと同一であるがいくつかの詳細部は省略し
てある。）レデイ状態は、プロセスがＣＰＵにより認識
されていないためにＣＰＵの制御を有さない点を除いて
、実行状態と等価である。

レデイ状態におけるプロセスはこのＣＰＵに関して他の
レデイプロセス及び実行プロセスと競合する。一つのプ
ロセスはセマフオを介するメツセージのような特定の事
象が生じるまでそれが連続出来ないときには持ち状態に
ある。

持ち状態のプロセスはＣＰＵについては競合しないが必
要とされるイベントについての他の持ち状態のプロセス
とは競合することになる。中断状態のプロセスは、ソフ
トウエアによりある時間にわたり停止されているが、後
に回復出来るプロセスである。

このプロセスをストップしそして回復する決定はこのプ
ロセスに対し外部からなされるものである。従つて、中
断状態のプロセスはアクテイブではなく、それ故事象の
発生の通知を受け取ることもＣＰＵを利用することも出
来ない。次の条件のもとで一つのプロセスは中断される
。

、（１） （機能のすべてを完了した結果として）終了
命令を実行することによる。

（２）オペレーテイング・システムによる中断命令を実
行することによる。

（３）例外条件が発生しそれにより制御がオペレーテイ
ング・システムに移されることによる。

Ｂ．プロセス・デイスパツチング 実行中のプロセスの作用により自発的に、あるいは他の
プロセスの作用により非自発的にある状態から他の状態
にプロセスは移る。

デイスパツチヤとして知られるＣＰＵフアームウエアは
状態間のプロセスのトランザクシヨンを制御する。デイ
スパツチャはレデイまたは持ち状態となつているプロセ
スを処理するため一組のキユ一（後述する）を使用する
。中断されたプロセスはソフトウエアにより制御される
。第６，８，９図をみるに、レデイまたは持ち状態のプ
ロセスがＰＣＢとプロセスリンクと呼ぶ特殊なキユ一（
Ｑｕｅｕｅ）エントリにより表わされる。

第９図はＧＯセグメント８０２の内容を展開したものを
示しそしてアクテイブなプロセスのプロセスリンク８０
３ａ８０３ｂと８０３ｅ−８０３ｇおよび中断ＺＺ 状態のプロセスのフリー・プロセス・リンク８０５ａ−
８０５ｃを含む。

各プロセス・リンクはプロセス名（Ｊ，．Ｐ）、プロセ
ス優先度およびキユ内の次のプロセスリンクのポインタ
を特定する。ウエイトキユ一８０３ａｂとレデイキユ一
８０３ｃ−ｇのような種々のタイプのキユ一がある。

Ｇテーブル（第６，８図）として知られるＪテーブルと
同様のハードウエア装置はすべての汎用の（システムワ
イドな）セグメント８０２−８０２ｎに対するポインタ
を含む。

Ｇテーブル８０１の第一セグメントＧＯは、デイスパッ
チャーキユ一を含むセグメント８０２を指す。

Ｇテーブル８０１に対するＧテーブルポインタは第５図
のシステムベース５０２にある。またこのシステムベー
スには、ＧＯセグメント８０２内のレデイキュ一８０３
ｃ〜８０３ｇのヘツド８０５を確認する内部プロセス・
キユ一・ワード（ＩＰＱＷ）と呼ばれるエントリがある
。

かくして、デイスパツチヤはレデイキユ一８０３ｃ−８
０３ｇをあたることによりすべてのレデイ状態のプロセ
スを調べることが出来る。

その時実行されているプロセスの状態が変わると、デイ
スパツチヤはレデイキユ一のヘツドにおけるプロセスリ
ンクを除去し、名前Ｊ．Ｐを用いてＰＣＢをアクセスす
る。このＰＣＢで規定されるプロセスはそのときこの新
しい実行プロセスとなる。同一の事象により１以上のプ
ロセスが持ち状態となりうるから、持ち状態のプロセス
８０３ａ−８０３ｂのキユ一が夫々の事象につ〜・て存
在する。

持ち状態のプロセスはＧＯセグメント内にあるプロセス
リンク８０５を介して共にストリングにされる。持ちキ
ユ一のヘッドに対するポインタはセマフオ９０３（後述
する）内に存在する。プロセスが持ちとなる多数の事象
が存在し、それ故夫々が関連するセマフオ９０３，９０
４を有する多数の持ちキユ一がある。レデイ又は持ち状
態のプロセスの数は動的に変化する。

かくして、レデイキユ一および持ちキユ一に必要なプロ
セスリンクの数も変化する。この事実はデイスパツチヤ
に関しメＺＯモリ管理の問題を引き起す。

この問題はフリープロセスリンクキユ一８０５ａ−ｃと
呼ばれる他のキユ一により解決される。このキユ一はレ
デイキユ一または持ちキユ一により用いられておらず、
しかもレデイ状態のプロセスまたは持ち状態のプロセス
の特定のキユ一を拡張するために用いることの出来るセ
グメントＧＯ内のすべてのプロセスリンクを一緒にリン
クする。フリープロセスリンクキユ一８０５のヘツド９
０２に対するボインタ９０１は、ＧＯセグメント８０２
の始まりの近くにある。

Ｃ．プロセスの同期 プロセスの同期は同じタスクを行なう二つのプロセスの
アクテイビテイを調整するため １に必要である。

この同期は、通信プロセスのアドレス空間にあるデータ
構造であるセマフオ９０３−９０４を用いて達成される
。一つのセマフオは事象発生を知らせ、メッセージのキ
ユ一を扱うために用いられる。この場合 ２の事象は一
つのプロセスにより観測されるが、他のプロセスにとつ
ても重要である。この事象は非同期オペレーシヨンの完
了とか資源の使用可能性とかであつてもよい。一つのプ
ロセスは一つの事象発生を知らせ ２るのに二種のセマ
フオ・オペレーシヨンを用いる。

一方のオペレーシヨンは、一つのセマフオに一つの信号
を送るものであり、他方のオペレーシヨンは一つのセマ
フオから一つの信号をピツクアツプするものである。（
この ３送信オペレーシヨンはＶオペレーシヨン、受信
オベレーシヨンはＰオペレーシヨンとしばしば呼ばれる
。）Ｖオペレーシヨンによれば、プロセスは、データ又
はデータがレデイであることを知らせる信号を送ること
が出来るよ ３うになる。セマフオは別のプロセスが信
号をピツクアツブできる状態になるまで信号を記憶する
。このように送信オペレーシヨンはデータを送つてしま
つているから自由に進行出来る。Ｐオペレーシヨンは一
つの特定のセマ ４フオを調べてその信号をピックアツ
プする。もし一つの信号があればこの受信プロセスは実
行を続ける。しかしながら、そのセマフオに信号がなけ
ればこの受信プロセスは持ち状ノＺｅ 態に入る。

このセマフオはそのとき持ちキラ一のヘツドに対してポ
インタとして作用する。このプロセスは他のプロセスが
その特定のセマフオに一つの信号を送るまでそのセマフ
オでキユ一登録された持ち状態にとどまる。かくして、
一つのセマフオは一つのプロセスが一つの信号をピック
アップするまでそれを保持することが出来、あるいは一
つの信号が一つのセマフオに送られるまでそのセマフオ
は一つのプロセスを保持出来る。プロセスからプロセス
へとメツセージを渡すことも出来る。

一つのメッセージは、他の情報を加えた信号と同様存在
するまたは存在しないという特性を有する。この情報の
部分はハードウエアにより供給されそして一部はそのメ
ッセージを送つたプロセスの手続により供給される。一
つのメツセージは送信プロセスのプロセス名を有する。
かしして多くのプロセスが送り手の名前をもつた単一の
セマフオを通じて情報を送ることが出来る。メツセージ
セマフオはプロセスによりピツクアツプされるべきメツ
セージ持ち行列を有することが出来る。

信号セマフオの場合と同様にメモリスペースの要求は増
加したり減少したりするのでメモリ管理の問題を引き起
す。ここでも再びこの問題はフリーメッセージリンクの
キユ一により解決される。これらリンクは、それらを供
給または吸収する必要のあるとき容易に見い出すことの
出来る、セグメント内の既知の場所にある。セマフオと
それに出来るキユ一は異つたプロセスにより共用される
から、全セマフオの構造は保護される。

これはセマフオを含むセグメントへのアクセスを制限す
るハードウエアとソフトウエア上の約束により達成され
る。かくしてセマフオはセマフオ記述子セグメント内に
あらねばならず、その内のいくつかはＧセグメント（シ
ステム通信が必要ならば）である。しかしながらすべて
のＧセグメント（ＧＯを除く）はセマフオ記述子セグメ
ントである。夫々のセマフオ記述子は一つのセマフオに
対するポインタを有する。

セマフオアドレスはセマフオ記述子を介して生成され、
かくしＺＯてそのセマフオに対しさらに保護を与える。

一つのセマフオセグメントはセグメント番号とそのセグ
メント内の相対ロケーシヨンとを用いて論理的にあるい
はＧ．Ｄ番号を用いて直接にアドレスづけ出来る。プロ
セス制御プロック構造 第４図はプロセス制御プロック（ＰＣＢ）の構成を示す
。

プロセス制御プロック４００はＣＰＵ状態を退避するた
めにプロセスに使用出来るようにされた主メモリ内の記
憶領域である。ＰＣＢのアドレスづけは、第５図につい
て上述したのと同様に行われる。ＰＣＢポインタ５０７
（第５図）は第４図のメモリロケーシヨン０においてＰ
ＣＢを指す。下向きの方向ではメモリロケーシヨンは４
バイトだけ増加し、メモリロケーシヨン０から上向きで
は８バイトだけ増加することに注意され度い。下向きの
メモリロケーシヨンはＯから正と考えられ、０から上向
きのロケーシヨンは負方向と考えられる。上向きのロケ
ーシヨンはオプシヨンであつてＰＣＢ内に含まれてもあ
るいは含まれなくてもよく、またロケーシヨン１４８−
１７６もオプシヨンである。（メモリロケーシヨンの下
の数字はＰＣＢの基準ロケーシヨン０からのバイト変位
を特定し他の図面中の要素の参照番号との混乱が生じな
いようにしている。）バイト０からスタートしてバイト
１６まで（バイト１６は含まない）に四つのプロセス主
ワードＰＭＷＯ〜ＰＭＷ３までが記憶され、各プロセス
主ワードＰＭＷは長さが４バイトである。プロセス主ワ
ード０はバイト０−３を占め、四つの部分、すなわちケ
イパビリテイ・バイト、プライオリテイ・バイト、ステ
ート・バイトおよび付加拡張バイトＤＥＸＴからなる。
第１０ａ−１０ｄ図はプロセス主ワードＰＭＷＯの詳細
を第１０ｂ図のケイパビリテイ・バイト１００１の詳細
と共に示す。第１０ｂ図をみるに、第一ビツト１００５
は課金機能がそのプロセスについて行われているかどう
か示すための課金モービツトである。この課金モードビ
ツト１００５が２進０にセツトされるなら課金機能はそ
のプロセスについて行われていないのであり、課金モー
ド１００５が２進１にセツトされると課金処理が行われ
ている。科学計算モードビツト１００６がＯにセツトさ
れるとマシンの科学計算用レジスタの保管は行われず、
科学計算レＺＯジスタ保管エリア（第４図のバイト１４
８１７６に配置される）はＰＣＢには存在しないことを
示す。

ビット１００６が２進１にセツトされると、科学用のオ
プシヨンの機能が存在してこのプロセスに使用されてお
り、そして科学計算用レジスタ保管エリアが必要なとき
に科学レジスタの内容を保管するために使用される。コ
ードモードビツト１００７は標準コードセツトまたは互
換コードセツトがプセスにより使用されているかどうか
を示し、この場合、その位置にある２進０が標準コード
セツトが使用中であることをそして第三ビツト位置１０
０７の２進１が互換コードセツトの使用中を示す。ケイ
パビリテイ・バイトの残りのビツトはＯにセツトされる
。プライオリテイ・バイト１００２の詳細は第１０ｃ図
に示す。

第１０ｃ図において、プライオリテイ・バイト１００２
のはじめの４ビット１００８は与えられたプロセス制御
プロツクＰＣＢに関連したプロセスの優先度を設定する
ために利用される。各プロセスは競合するプロセスを順
序づけるため、すなわち（ａ）レデイプロセス中で実行
されるべきプロセスを選びそして（ｂ）プロセスをキユ
一とするために用いられる１６個の優先順位の一つに割
当てられる。優先順位はＯから１５まで減少し、与えら
れたプライオリテイレベルについてはＦＩＦＯ（先入れ
先出し）方式が適用される。プライオリテイ・バイト１
００２の次の４ビット１００９はＯである。第１０ｄ図
はステート・バイト１００３の詳細を示す。

ステート・バイトはプロセス制御プロックＰＣＢ４ＯＯ
に関連したプロセスについての情報を与えるために利用
される。アクテイブ・フイールド・ビットＡｌＯｌＯは
プロセスが起動されるとき２進１にセツトされる。中断
フイールドＳｌＯｌｌはこのプロセスが中断されるとき
２進１にセツトされる。サブステート・フイールドＳＳ
ｌＯｌ２は２ビツトのフイールドであつて次のプロセス
のサブステートを規定する。（ａ）２進００にセツトさ
れるとそのプロセスは非活性である、（ｂ）２進０１に
セツトされるとそのプロセスはレデイ状態のプロセスの
キユ一（Ｑ／ＰＲ／ＲＤＹ）において持ち状態にある、
（ｃ）２進１０にセツトされるとそのプロセスはセマフ
オのキユ一内の一つのセマフオ（Ｑ／ＰＲ／Ｓ）におい
て持ち状態である、（ｄ）２進１１にセツトされるとこ
のプロセスはプロセサにより実行されている。ミツドオ
ペレーシヨンフイールド（ＭＯＩ）１０１３は割込みが
生じたとき２進１にセツトされそして一つの命令の実行
中すなわちそのプロセスの完了前に処理される。拡張付
加モードビットＥＸＴＤｌＯｌ４は、マシンのエミユレ
ーシヨンモードである拡張付加モードでプロセスが動作
するときに１にセツトされる。ビット１０１５と１０１
６はＯにセツトされる。プロセス主ワードＰＭＷＯの第
四バイトは付加拡張番号を含みそしてこのシステムがエ
ミユレーシヨンモードにあるときに利用される。プロセ
ス主ワードＰＭＷｌはＰＣＢのバイト４７に記憶される
。ＰＭＷｌの詳細は第１０ｅ図に示す。状況バイト１０
１６はＰＭＷｌにおける第一バイトであり状況レジスタ
の内容を記憶する。マルチプロセサ・バイトＭＰｌＯｌ
８はマルチプロセサのアーキテクチユアにおいては意味
があるが、その他の場合においてはこのフイールドはＯ
である。プロセス主ワード１の第二、第四バイトは夫々
ＭＢＺフイールド１０１７と１０１９であつて通常のオ
ペレーシヨンではＯでなければならない。プロセス主ワ
ードＰＭＷ２ほプロセス制御プロックのバイト８−１１
を占めており、詳細は第１０ｆ図に示す。

第１０ｆ図においてビット４からビツト３１のフイール
ドは、プロセスが持ち状態か中断状態のときにＰＣＢが
リンクされるセマフオのローカルネームＳＥＧ．ＳＲＡ
ｌＯ２ｌを含む。例外クラスおよびタィプフイールド１
０２３は、プロセスを例外状態の後に中断状態に移す。
割込みのような例外のクラスとタイプとを含む。ビット
４から１５までのフイールドはプロセスが上述とは異な
る状態にあるときは意味のないフイールド１０２２であ
る。プロセス主ワードＰＭＷ３はＰＣＢ４ＯＯにおける
バイト１２−１５を占めて付加拡張テーブルを指す。

第１０ｇ図によりＰＭＷ３の詳細をみるに、ＤＥＴＳＺ
フイールド１０２４はこのテーブル内のエントリの数を
規定し、このフイールドがＯであれば付加拡張はこのプ
ロセスに対して許されない。ＤＥＴＡフイールド１０２
５は１６バイトを単位とするこの付加拡張テーブルの絶
対アドレスであり、ＤＥＴＳＺがＯでないときのみ意味
をもつ。付加拡張テーブルはＤＥＴＳＺエントリにより
つくられる。各エントリは１バイトの大きさである。こ
のテーブノレのＤＥＸＴ番目のエントリはこのプロセス
が付加拡張モードＤＥＸＴで動作するケイパビリテイを
規定する。ＤＥＸＴ番目のバイトがＯであれば付加拡張
番号ＤＥＸＴは許されず、ＤＥＸＴ番目のバイトが１で
あれば付加拡張番号ＤＥＸＴが許される。Ｏと１以外の
ＤＥＸＴの値は違法である。（第１０ａ図のＤＥＸＴ番
号１００４を参照のこと）。ＰＣＢ４ＯＯのバイト１６
乃至バイト２３は夫夫２つのアドレス空間ワードＡＳＷ
Ｏ及びＡＳＷｌを含みそして夫々のＡＳＷはセグメント
テーブルワードアレイに対するポインタを含む。

ＡＳＷＯとＡＳＷｌに共に夫々第１０ｈ図に示す同一の
形式を有する。セグメントテーブルワードアレイの大き
さは一つのアレイ内のセグメントテーブルワードの数に
より規定され、一般にはＡＳＷＯについて６個そしてＡ
ＳＷｌについて８個である。ＳＴＷＳＺフイールド１０
２６はセグメントテーブルワードアレイの大きさを表わ
す。セグメントテーブルワードアレイフイールドＳＴＷ
ＡｌＯ２７は１６バイトを単位としたアレイの絶対アド
レスＳＴＷＡを含む。すなわちアレイの絶対アドレスは
ＳＴＷＡのバイト数の１６倍である。ＰＣＢ内のバイト
２４−２７は第１０１図に示す例外ワードＥＸＷを含む
。

この例外ワードは、プロセス主ワードＰＭＷ２に記憶さ
れたそのクラスに従つてプロセス例外に続き行われるべ
き動作を規定する例外クラステーブルに対するポインタ
（ＳＥＧ．ＳＲＡ）１０２９を含む。（第１０ｆ図参照
）。例外ワードＥＸＷのＭＢＺフイールド１０２８はＯ
でなければならな℃・０ＰＣＢ内のバイト２８−３１に
置かれるスタツクワードＳＫＷはプロセスが実行中でな
いときのそのプロセスのスタックのＴレジスタのトップ
の値を含みこれは第１０ｊ図に詳細に示されている。

第１０ｊ図において、ビツト０と１はＴＡＧフイールド
１０３０を規定する。このＴＡＧは記述子のタイプをそ
の内容により示すものであつてＳＫＷについてはＯでな
ければならない。ＳＫＷワードのビツト２及び３は保護
のためにスタツクのセグメント化されたアドレスに関連
したリング番号を含むＲＩＮＧフイールド１０３１を含
み、そしてこの場合はＯでなければならない。ビツト４
−３１はセグメント番号ＳＥＧとセグメント相対アドレ
スＳＲＡｌＯ３２を含み、そしてこれはセグメントテー
ブル内に書かれたセグメントとそのセグメント内のセグ
メント相対アドレスを識別するフイールドである。スタ
ツクワードＳＫＷはプロセスが実行状態から移るたびに
更新される。これはプロセスが実行されるたびにＴレジ
スタの内容を回復するために用いられる。この場合には
ＴＡＧｌＯ３ＯとＲＩＮＧｌＯ３ｌはＯであるかどうか
についてテストされ、そうでなければ違法なＰＣＢ例外
が生じる。ＰＣＢ４ＯＯのバイト３２−３５は時にはＩ
ＣＣと呼ばれる命令カウンタ・コンテンツ−ワードＩＣ
Ｗを含む。

第１０ｋ図はこの命令カウンタワードＩＣＷの詳細を示
し、ＴＡＧフイールド１０３３は２進００を含まねばな
らない。（すなわちＯ以外の値は命令カウンタ内では違
法である。ビット２，３を占める現ＲＩＮＧフイールド
１０３４は主記憶に対するアクセスのＷｑの決定におい
て用いられるべきプロセスのそのときのリング番号を規
定する。ビツト４−３１は実行されるべき次の命令のア
ドレスを規定するセグメント番号とセグメント相対アド
レス（ＳＥＧ．ＳＲＡ）１０３５を規定する。バイト３
６−３９内のＭＢＺフイールドはＯでなければならない
。

（ＭＢＺフイールドは常にＯでなければならないフイー
ルドを示す。）ＭＢＺワードはＰＣＢが名前Ｊ，．Ｐか
らアクセスされるたびにテストされる。もしこれがＯで
なければ違法なＰＣＢ例外が生じる。スタツクベースワ
ードＳＢＷＯ−２はＰＣＢ４ＯＯにおいてバイト４０−
５１を占める。

これらワードは第１０ｊ図に詳細に示す同一のフオーマ
ツトを有する。これらはスタツクオペレーシヨン中に使
用され、そして用いられるときはそれらのＴＡＧフイー
ルド１０３６とＲＩＮＧフイールド１０３７はＯでなけ
ればならず、そうでないと違法なＰＣＢ例外が生じる。
ビツト４−３１はリング０，１，２について夫々スタツ
クセグメントの第一バイトのセグメント化されたアドレ
ス（ＳＥＧ．ＳＲＡ）１０３８を含む。ＰＣＢ４ＯＯの
バイト５２−８３はベースレジスタ退避領域（８ワード
）用のスペースである。

バイト８４−１４７はすべての汎用レジスタの値（１６
ワード）用の退避領域である。バイト１４８〜１７９は
科学計算用レジスタ（８ワード）用の退避領域である。
５個の倍長語がＰＣＢゼロアドレスに与えられてＰＭＷ
Ｏワード内のカウンテイングモードビツトがセツトされ
るときのタイムカウンテイング用に用いられる。

これらのワードはＰＣＢアドレスより８を引いたロケー
シヨンから、ＰＣＢアドレスより４０を引いたロケーシ
ヨンまで置かれる。各ワードはビツト５２−６３をＯと
し、第一の５２個のビツト内にマイクロ秒を単位とした
期間即ち時間間隔を含む。残余タイムアウトダブルワー
ド（ＲＴＯ）（ＰＣＢ内においてはじめのＯより大きい
８バイト）はタイムアウト例外が生じる前のプロセスの
ためにプロセサにより実際につかわれる時間を含む。こ
のＲＴＯワードは次のように更新される。プロセスが実
行状態から出るたびにプロセスタイマーの値がＲＴＯワ
ードに記憶される。プロセスが実行状態に入るたびにプ
ロセスタイマーの値がＲＴＯからロードされる。バイト
Jヨ黷P５の実行時間計算ＲＵＡダブルワードはプロセス
が実行状態にあつた全処理時間を特定する時間カウンタ
である。

計数された時間は、もつぱらこのプロセスのためにプロ
セサにより実際に費やされた時間である。ＲＵＡワード
は次のように更新される。プロセスが実行状態から出る
たびにプロセスタイマーＰＴの値が読まれる。ＲＴＯと
ＰＴの内容の差がＲＵＡに加えられる。（連続的にＰＴ
値がＲＴＯに記憶される。）プロセスが中断される時間
は計算されない。ＲＴＯとＲＵＡワードは課金モードビ
ツトがＯにセツトされても更新されない。しかしながら
、ＣＥＴ、ＲＴＡ．ＷＴＡワード（後述する）はプロセ
ス主ワードＰＭＷＯ内の課金モードビットが１にセツト
されるときにのみプロセス制御プロツク内に与えられる
。これらはこの場合にのみ更新される。バイト１７−２
３における持ち時間計算ＷＴＡワードはプロセスが持ち
状態にある全実時間を特定する実時間カウンタである。
ＷＴＡワードは次のように更新される。プロセスがウエ
イテイングステートを出るたびに時刻クロツク（図示せ
ず）値ＴＯＤが読まれ、ＴＯＤの値からＣＥＴワードの
値を引いたものがＷＴＡワードに加えられる。バイト２
４−３１に置かれるレデイ状態時間計算ＲＴＡワードは
、プロセスがレデイ状態にある全実時間を特定する実時
間カウンタたるダブルワードである。ＲＴＡは次のよう
にして更新される。プロセスがレデイ状態から出るたび
に時刻クロック値ＴＯＤが読まれそしてＴＯＤの内容か
らＣＥＴの内容を引いたものがＲＴＡに加えられる。バ
イト３２−３９に置かれる現エントリタイムＣＥＴダブ
ルワードは、プロセスがレデイ、持ち、実行および中断
の状態の一つに入つた時刻を含む。システムベースの構
造第６図はシステムベース６００のフオーマツトを示す
。

システムベースは絶対主メモリ内にあつてフアームウエ
アにより生成され、読取ることは出来るが書込むことは
出来ない境界アドレスレジスタ（ＢＡＲ）を介して、ア
クセス出来る。ＢＡＲはハードウエア用に確保された主
メモリ内の領域の下にあり、このハードウエア用の領域
とシステムベース６００を分離する。第６図において、
システムペース６００はそのとき実行状態と Ｃなつて
いるプロセス用のジヨブステツプ番号とプロセスグルー
プ番号（Ｊ．Ｐ）を含む多数のシステム属性を含む。プ
ロセスＪ．Ｐの論理名から、対応するプロセス制御プロ
ツクＰＣＢの絶対アドレスが得られる。Ｊテーブルのサ
イズとアドレス ｊはＪテーブルワード（ＪＴＷ）の内
容により定まる。このワードはＢＡＲレジスタにより定
められるアドレスに置かれる。ＪＴＷのフオーマットは
第１１ａ図にある。第１２図のサイズ（ＪＴＳＺ）１１
０１またはＪテーブル１２０４は２５５までであるＪテ
ーブル１２０４内のエントリの数を定める。ＪＴＳＺｌ
ｌＯｌは８ビツトの正の整数であり、脱Ｊテーブル例外
はＪがＪＴＳＺより大きいとき起こる。Ｊテーブル１２
０４の絶対アドレスはＪテーブルポインタ１１０２を１
６倍すること ５により得られる。Ｊテーブル１２０４
は第１１ｂ図に詳細に示す形式を有するＪテーブルエン
トリを含む。各ＪテーブルエントリはＰテーブルポイン
タ１２０４を１６倍することにより得られるＰテーブル
１２０５の絶対アドレスを規定する。Ｐ４テーブルのサ
イズ（ＰＴＳＺ）１１０３はＰテーブル内のエントリの
数を規定する。ＰＴＳＺは８ビットの正の整数であつて
一般にＰテーブル内のエントリの数を示すためＯから２
５５まで変化出来る脱Ｐテーブル例外はＰがＰＴＳＺよ
り大きいとき起こる。Ｐテーブル１２０５の各エントリ
はＰＣＢポインタ１１０７を１６倍することによりＰＣ
Ｂｌ２Ｏ６の絶対アドレスを規定する。存在インデイケ
ータＰｌｌＯ５は、２進０にセツトされる。ときには、
ＰＣＢｌ２Ｏ６の不在を、１にセツトされるときには、
ＰＣＢの存在を示す。（存在インデイケータＰｌｌＯ５
がＯであれば空Ｐテーブルエントリ例外が起こる。）Ｐ
テーブルインデイケータ（第１１ｃ図）のビツト１−７
は０（ＭＢＺ）１１０６でなければならず、そうでない
と違法なＰテーブルエントリ例外が生じる。システムベ
ース６００のアドレスＢＡＲプラス４に第１１ｄ図に詳
細に示すＧテーブルワード（ＧＴＷ）のフオーマツトバ
イトがある。数字１２００におけるＧセグメントテーブ
ル１２１２のサイズとアドレスはＧテーブルワード（Ｇ
ＴＷ）の内容により規定される。Ｇテーブル１２１２の
サイズ（ＧＴＳＺ）１１０８は一般には２５５エントリ
までのＧテーブル内のエントリの数を規定する。ＧＴＳ
Ｚぱ８ビツトの正の整数であり、脱Ｇテーブル例外はＧ
ナンバがＧＴ−ＳＺより大きいとき生じる。Ｇテーブル
１２１２の絶対アドレスはＧテーブルポインタ１１０９
を１６倍することにより得られる。Ｇセグメントテーブ
ルエントリの形式は２ワードサイズ（８バイト）であり
Ｇセグメント記述子と呼ばれる。Ｇセグメント記述子の
形式は第１１ｅ図、第１１ｆ図に示す。すべてのＧセグ
メント記述子は直接的であり、従つて間接的なビツトＩ
，ｌｌｌｌはＯでなければならず、さもないと違法なセ
グメント記述子例外が生じる。存在インジケータＰｌｌ
ｌＯは１ビットフイールドであつて、２進１にセツトさ
れるとその記述子の対応するセグメント番号の一つのセ
グメントが主記憶に確定されることを示し、Ｏにクリア
されるとセグメントは確定されず、セグメント記述子を
参照することによりミッシングセグメント例外が生じる
。使用可能ビットＡｌｌｌ２は１ビットフイールドであ
り、そのセグメントが使用可能かどうかを示すものであ
つてこのセグメントが規定される（すなわちＰが２進１
に等しくなる）かどうかについてのみチエツクされるの
であり、そうでなければ無視される。使用済フラツグフ
イールドＵｌｌｌ３はこのセグメントがアクセスされた
かどうかを示す。このＵビツトが２進０になればこのセ
グメントはアクセスされなかつたことになり、Ｕフイー
ルドが２進１にセツトされればセグメントがアクセスさ
れたことになる。書込まれたフラツグフイールドＷｌｌ
ｌ４は、そのセグメントが書込まれたかどうかを示す。
ｗが２進０に設定されればそのセグメントは書込まれて
いないことを、１に設定されれば書込まれていることを
示す。Ｇセグメント記述子のゲートインジケータＧＳｌ
ｌｌ５は２進０１にセツトされねばならず、さもないと
違法なセグメント記述子例外が生じる。この理由はＧセ
グメントが常にセマフオを含み（この逆は真ではない、
すなわちすべてのセマフオは一つのＧセグメント内にあ
る必要はない）セマフオ上の命令はＧＳコードが２進０
１になることを要求する。セグメント１２１４のベース
の絶対アドレスは第１１ｅ図のＧセグメント記述子内に
２４ビットベースフィールド１１１６により規定され、
このフイールドの内容は絶対アドレスを得るため１６倍
にされる。第１１ｆ図のＧセグメント記述子の第二のワ
ードはＧテーブル１２１２内でビツト位置３２−６３を
占める。ＲＳＵフイールド１１１７（ビツト３２−３９
）はソフトウエア用に確保され、それがここに述べるよ
うにＧセグメント記述子として用いられるときには一般
に無視される。ＭＢＺフイールド１１１８はＯであるべ
きであり、さもないと違法なセグメント例外が生じる。
ＭＢＺフイールド１１１８はビツト４０−５１を占める
からこれは小セグメントＳＩＺＮ用のフイールドである
ＳＩＺＮフイールド１１１９をセツトする。従つてすべ
てのＧセグメントは小セグメントタイプでなければなら
ない。セグメントＳＩＺＮｌｌｌ９はそのセグメント内
のバイトの数を決める１２ビツトの正の整数であり、セ
グメントサイズは１６の倍数として解釈される。それ故
Ｇセグメント１２１４についてのセグメントサイズは２
１６バイト（小セグメント）を越えることは出来ない。
第６図のシステムベース６００をもう一度参照するにＢ
ＡＲプラス８とＢＡＲプラス４４の間に９個のシステム
例外セルワードがある。

システム例外セルワード（ＥＸＣ）の形式は第１１ｇ図
に示す。セマフオはシステム例外が生じたときに使用す
るプロセスにメツセージを送るため利用されるから、こ
れらのセマフオに対するポインタは夫夫システム例外セ
ルと呼ばれシステム例外のクラスについて一つづつの９
個のメモリロケーシヨンにある。ＭＢＺフイールド１１
２０は２進０にビツトされねばならず、さもないとシス
テムチエツクが生じる。夫々の例外セルＥＸＣは夫々シ
ステム名Ｇ．Ｄｌｌ２ｌおよび１１２２を含む。システ
ムベース６００のＢＡＲプラス４４に置かれたチャンネ
ル例外セルは前述のシステム例外セルと同様であつてチ
ヤンネル例外が生じたときに専用プロセスにメツセージ
を送るために用いられるセマフオのシステム名ＧＤを含
む形式を有する。内部プロセサキユーワードＩＰＱＷは
ＢＡプラス４８で始まるように置かれそしてその形式の
詳細は第１１ｈ図に示してある。

ＩＰＱＷワードは第９図に９０５と８０５で示すように
プロセスレデイのキユ一（Ｑ／ＰＲ／ＲＤＹ）のヘッド
を指す。プロセスレデイのキユ一（Ｑ／ＰＲ／ＲＤＹ）
は、レデイ状態にあるすべてのプロセスをリンクする。
これはレデイ状態プロセスのキユ一のトツプを指すこと
によりＩＰＱＷワードのＱ／ＰＲ／ＲＤＹ−フイールド
１１２４（第１１ｈ図）のヘツドにより参照される。Ｑ
／ＰＲ／ＲＤＹフイールド１１２４のヘッドは１６ビツ
トの正の整数を含み、これはＧＯセグメントと呼ばれる
Ｇセグメント番号０のベースからＱ／ＰＲ／ＲＤＹの第
一バイトまでの変位である。このＱ／ＰＲ／ＲＤＹビツ
トフイールドがＯであれば、このレデイキユ一は空とみ
られる。ＭＢＺフイールド１１２３は０でなければなら
ず、さもないとシステムチエツクが生じる。システムベ
ース６００のＢＡＲプラス５２に初期および現在の再試
行カウント用の記憶があり、その形式は第１１１図に詳
細に示してある。

ＮＦＳフイールド１１２５は非機能記憶フイールドであ
り、このシステムベースによつては利用されない。イニ
シヤルリトライカウントフイールド１１２６と力レット
リトライカウントフィールド１１２７は、マシンエラー
が起きて機械故障例外条件を発生させる前に実行される
自動的な命令の再試行の回数を制御するために用いられ
る。これらはりセツトリトライカウント（図示せず）に
より同じ数がロードされる。第１１ｊ図に示す実行プロ
セスワードＲＰＷはシステムベース６００のＢＡＲプラ
ス５６に記憶されそしてモノプロセサの場合にその優先
順位と共に実行プロセス名を記憶するため用いられる。

ＮＦＳフイールド１１２８，１１３１は夫々非機能記憶
フイールドであつて、任意の機能により任意の目的に利
用出来るが、一般にはこのシステムベースでは利用され
ない。実行プロセスの優先順位はＰＲＩフイールド１１
２９に記憶される。非同期トラツプビツトがＡＢフイー
ルド１１３０に記憶され、非同期トラツプリングがＡＲ
Ｎフイールド１１３２に記憶される。モノプロセサの場
合の実行プロセスの論理名Ｊ．ＰはＪ．Ｐフイールド１
１３３に記憶される。第１１ｋ図の絶対化テーブルポイ
ンタワードは、システムベース６００のＢＡＲプラス６
０に置かれ、ＢＡＲの内容をイニシヤルシステムロード
（ＩＳＬ）プログラム内のすべての絶対アドレスに加え
ることによりＩＳＬプログラム内の絶対アドレスを初期
設定するため、イニシヤルシステムロードにおいて利用
される。

絶対化テーブルポインタ１１３５に絶対化テーブル（図
示せず）のロケーシヨンを規定する。絶対化テーブルの
サイズはＡＴＳＺフイールド１１３４により示される。
第１１ｊ図のＣＰＵ通し番号ワードはＢＡＲプラス６４
に置かれる４バイトワードでありそしてこれはＣＰＵ通
し番号フイールド１１３６内のＣＰＵの通し番号を含む
。第１１ｍ図の主記憶上限ワードはＢＡＲプラス６８に
置かれそして主記憶内の最後の使用可能なワードの絶対
アドレスを与えることにより主記憶上限１１３９を示す
。

ＢＡＲプラス７２には第１１ｎ図に示すイニシャルシス
テムロードＩＳＬデバイスチヤンネル番号（ＣＮ）１１
４０とハードウエアデバイスチヤンネル番号（ＣＮ）１
１４１を与えるためのワードが置かれる。

このコンピユータシステムに用いられるデバイスのタイ
プとサブタイプは夫々フイールド１１４３と１１４４に
ハードウエアデバイスタイプワード（第１１０図）によ
り示され、ＲＳＵフィールド１１４２はソフトウエア用
に確保される。

このワードはシステムベース内のＢＡＲプラス７６にあ
る。第１１ｐ図に示す同様のタイプの形式をもつ同様の
ワードがイニシヤルシステムロードに用いられるデバイ
スのタイプとサブタイプを含む。このワードはＢＡＲプ
ラス８０に置かれる。コンピユータの再スタートボタン
が押されると、シミユレートされたＶオペレーシヨンが
一つのセマフオにもとづき実行されレデイ状態に入る。

このセマフオに対するポインタは、システムベース６０
０のＢＡＲプラス８４にあつて、再スタートセルワード
と呼ばれ、第１１ｑ図に示すフオーマツトを有する。こ
のフオーマツトは前述のシステム例外セルと同様であり
、夫々Ｇフイールド１１４９とＤフイールド１１５０に
一つのセマフオのシステム名Ｇ．Ｄを含む。ＭＢＺフイ
ールド１１４８はＯでなければならぬ。コンピユータシ
ステムに対し１以上のプロセサがある場合にはシステム
ベース６００のＢＡＲプラス８８に多重処理への拡張用
の一つのワードが与えられる。

このワードの詳細は第１１ｒ図に示す。システムベース
およびプロセス制御プロックの使用例第１２図は、ユー
ザセグメント、システムセグメント、またはプロセスレ
デイのキユ一（Ｑ／ＰＲ／ＲＤＹ）のセグメントをアド
レスづけしアクセスするために、システムベースをプロ
セス制御プロックと組合せていかに利用するかの一例を
示す。

主メモリ１２００はハードウエア用の部分１２０３を有
する。境界アドレスレジスタＢＡＲｌ２Ｏ２はハードウ
エア用のメモリ部分１２０３からシステムベース１２１
５を分離する。ＢＡＲｌ２Ｏ２は、その内容をシステム
ベースに必要なアイテムの４バイト単位の変位に加える
ことによりシステムベース１２１５内のアイテムをアド
レスづけするために利用される。このアドレスはそのと
き所望のシステムベース内のアイテムの第一バイトを指
す。第１２図ではＢＡＲｌ２Ｏ２は了テーブルワード（
ＪＴＷ）を指している。前述のようにこのＪテーブルワ
ードはＪテーブル１２０４を指すポインタを有する。第
５図のＪ番号に対しインデクスづけすることによりＪテ
ーブルエントリ１２１６が得られる。このＪテーブルエ
ントリにはＰテーブル１２０５の絶対アドレスを指すＰ
テーブルポインタがある。Ｐテーブル１２０５内のＰ番
号（第５図）にインチクズづけすることによりＰＣＢｌ
２Ｏ６の絶対アドレスが得られる。ＰＣＢｌ２Ｏ６で前
に示したように二つのアドレス空間ワードＡＳＷＯとＡ
ＳＷｌがある。ベースレジスタ１２０１内のセグメント
テーブル番号フイールドＳＴＮの高位のビツトはこれら
二つのアドレス空間ワードの一つをアクセスするために
用いられる。この例ではセグメントテーブルワードアレ
イＳＴＷＡｌ２Ｏ８を指すセグメントテーブルワードア
レイＳＴＷＡポインタを有するＡＳＷｌへのアクセスの
ために用いられている。ベースレジスタ１２０１のセグ
メントテーブル番号ＳＴＮと共に８個のセグメントテー
ブルワードの一つがＳＴＷＡｌ２Ｏ８内でアクセスされ
、これが８個のセグメントテーブル１２１０の一つを指
す。ベースレジスタ１２０１からのセグメントテーブル
エントリＳＴＥはセグメント記述子が置かれるセグメン
トテーブル１２１０内の２５６個のエントリの一つをつ
くるため利用される。このセグメント記述子はユーザセ
グメント１２１１のアクセスのため利用される。セマフ
オを記憶するのに利用されるシステムセグメント１２１
４をアクセスするために、ＧテーブルワードＧＴＷがシ
ステムベース１２１５において利用される。

Ｇテーブルワードのアドレスはシステムベース内のＧテ
ーブルワードの変位をＢＡＲｌ２Ｏ２に加えることによ
り得られる。（第６図）ＧテーブルワードＧＴＷはＧテ
ーブル１２１２を指すＧテーブルポインタを含む。この
システムに対して用いることの出来るＧ番号を利用しそ
してＧテーブルにインデクスづけすることにより、Ｇセ
グメント記述子がアクセスされ、そしてこれはシステム
セグメント１２１４をアドレスづけするために利用され
る。同様にシステムベース１２１５は、Ｑ／ＰＲ／ＲＤ
Ｙセグメント１２１３を指す内部プロセサキユーワード
ＩＰＱＷを捜し出すことによつてＱ／ＰＲ／ＲＤＹｌ２
ｌ３をアクセスするために利用される。

制御ユニツト 第１３ａ−１３ｃ図はこの制御ユニツトの詳細を示す。

この制御ユニツトはＣＰＵから離れて示されているが実
際にはＣＰＵの一部であり制御記憶ユニツトＣＳＵｌ３
Ｏｌ，制御記憶インターフエースアダプタＣＩＡｌ３Ｏ
２および付属サブユニツト、制御記憶ローダＣＳＬｌ３
Ｏ３および制御兼ロードユニツトＣＬＵｌ３Ｏ４から成
る。制御記憶ユニツトＣＳＵｌ３Ｏｌは制御兼ロードユ
ニツトＣＬＵｌ３Ｏ４と制御記憶インターフエースアダ
プタＣＩＡｌ３Ｏ２とを介して制御記憶ローダＣＳＬｌ
３Ｏ３からマイクロ命令を受取る。通常の動作条件のも
とではマイクロプログラムがシステム初期化中に外部の
ソースからロードされ、この機械の永久的制御機能とな
る。しかしながら、制御記憶ユニツトＣＳＵｌ３Ｏｌは
、種々のＣＰＵｌ３Ｏ６の操作モードを与えるように再
ロードされイニシャライズされることが可能である。Ｃ
ＰＵの次の操作モードがＣＳＵｌ３Ｏｌの制御のもとで
与えられる。（ａ）ネイテイブモード、（ｂ）エミユレ
ーシヨンモード、（ｃ）ネイテイブ・エミユレーシヨン
並行モード、（ｄ）診断モード。このケイパビリテイは
ＣＳＵにあるマイクロ命令がエミユレーシヨンユニツト
１３１６、演算ロジックユニットＡＬＵｌ３ｌ７、命令
フエツチユニツトＩＦＵｌ３ｌ８、アドレス制・御ユニ
ツトＡＣＵｌ３ｌ９およびデータ管理ユニツトＤＭＵｌ
３２ｌのようなすべての他のＣＰＵ機能ユニツトの動作
を制御するために用いられるマイクロオペレーシヨンの
ソースであるために可能である。同じくＣＰＵｌ３Ｏ６
内に示されているのは前述した汎用レジスタ１３０７、
ペースレジスタ１３０８、科学計算用レジスタ１３０９
、Ｔレジスタ１３１０、状態レジスタ１３１１命令カウ
ンタＩＣｌ３ｌ２、およびハードウエア制御マスクレジ
スタ１３１３である。一般に制御記憶ユニツトＣＳＵｌ
３Ｏｌは読取／書込ランダムアクセス記憶装置（ＲＡＭ
）と組合わされた９Ｋバイポーラ集積回路プログラマブ
ルな読取専用メモリ（ＰＲＯＭ）である。

これは一般に１５０ナノ秒読取サイクルと４５０ナノ秒
書込サイクルを有する。制御記憶の各ロケーシヨンは一
つの８４ビツトマイクロ命令ワード（後述する）を記憶
し、各マイクロ命令ワードが一つのＣＰＵサイクルを制
御する。ＣＳＵｌ３Ｏｌの制御記憶の各ロケーシヨンが
読まれると、その内容は、夫々がＣＰＵ内の特定のオペ
レーシヨンを生じさせる（後述する）マイクロオペレー
シヨン制御信号を与えるマイクロオペレーシヨンデコー
ダにより復号される。各マイクロ命令ワード内のロケー
シヨンをグループ化（後述する）することにより、制御
記憶シーケンス（特定のＣＰＵオペレーシヨンまたは命
令を実行出来る）が得られる。

各命令がＣＰＵにより実行開始されると、オペコード内
の或るビットが制御記憶実行開始シーケンスを決定する
ため用いられる。命令デコード機能によりセツトあるい
はりセツトされるフロツプ（図示せず）をテストにより
、制御記憶を必要なときにもう一つの特定のシーケンス
に分岐することが可能になる。制御記憶インターフエー
スアダプタＣＩＡ、１３０２は第１３ｂ図の制御記憶１
３３３のオペレーシヨンを方向づけるために制御記憶ユ
ニツト１３０１、データ管理ユニツトＤＭＵｌ３２ｌ．
アドレス制御ユニツトＡＣＵｌ３ｌ９および算術演算論
理装置ＡＬＵｌ３ｌ７に連絡する。

ＣＩＡｌ３Ｏ２は制御記憶のアドレス変更、テスト、エ
ラーチエックおよびハードウエアアドレス生成のための
論理回路を含む。ハードウエアアドレス生成は一般にエ
ラーシーケンスの実行開始アドレスの生成または初期設
立シーケンスに利用される。データ管理ユニツトＤＭＵ
ｌ３２ｌはＣＰＵｌ３Ｏ６と主メモリおよび（または）
第１図のバッフア記憶装置との間にインターフエースを
与える。どのユニツトが他のユニツトにより要求される
情報を含むかを認識し、その情報を適正な時点でＣＰＵ
レジスタにストローブすることが、このデータ管理ユニ
ツトの役目である。データ管理ユニツトＤＭＵは同じく
部分書込操作中にマスキングを行う。命令フエッチユニ
ツトＩＦＵｌ３ｌ８は、ＤＭＵｌ３２ｌ，ＡＣＵｌ３ｌ
９，ＡＬＵｌ３ｌ７およびＣＳＵｌ３Ｏｌとの間にイン
ターフエースをつくりＣＰＵに命令を与えつづけるよう
に働く。

命令フエツチユニツトはその命令の完了の前にそのレジ
スタに次の命令を有する。このケイパビリテイを与える
ために命令フエッチユニツトＩＦＵｌ３ｌ８は通常は１
以上の命令を含む一つの１２バイト命令レジスタ（図示
せず）を含む。さらにこのＩＦＵはＣＳＵの制御のもと
でその命令が実際に必要となる前に主メモリから情報（
命令）を要求し、かくしてその１２バイト命令レジスタ
を常に更新しつづける。命令は、かくして通常は使用さ
れないメモリサイクルによりプリフエツチされる。この
ＩＦＵはまた各命令をデコードしそして他のユニツトに
その命令の長さと形式を知らせる。アドレス制御ユニツ
トＡＣＵｌ３ｌ９はＣＩＡを通じてＩＦＵ．ＡＬＵ．Ｄ
ＭＵおよびＣＳＵと連絡する。

ＡＣＵｌ３ｌ９はＣＰＵにおけるすべてのアドレス生成
に係る。ＡＣＵのすべてのオペレーシヨンは、その装置
への、その装置からの、又はその装置内部での転送を含
んでおりこのユニツトのＣＳＵマイクロオペレーシヨン
および論理回路により方向づけられる。ＡＣＵの通常の
サイクルはインストラクシヨンのタイプではなくインス
トラクシヨンのアドレスのタイプによりきまる。このア
ドレスタイプによりＡＣＵは一つの命令内の各アドレス
について異つたオペレーシヨンを行う。ＡＣＵはまた連
想メモリ１３１９ａを含み、このメモリは一般に８個の
最近使用されたメモリセグメントのベースアドレスをセ
グメント番号と共に記憶する。一つのメモリ要求がなさ
れるたびにセグメント番号が連想メモリの内容に対して
チエツクされ、そのセグメントのベースアドレスがすで
に生成され記憶されているかどうかを決定する。このベ
ースアドレスが連想メモリ１３１９ａに含まれていれば
、このアドレスは絶対アドレスの生成に用いられ、かく
してかなりの時間が節約される。このベースアドレスは
、連想メモリ１３１９ａに含まれていなければ主メモリ
テーブルをアクセスすることにより生成される。しかし
ながらセグメントのベースアドレスが生成された後には
、ベースアドレスは将来の参照のためセグメント番号と
共に連想メモリに記憶される。ＡＣＵ．ＩＦＵ．ＤＭＵ
およびＣＳＵとの間にインターフエースをつくるのは演
算論理ユニツト１３１７である。その主な機能はＣＰＵ
について要求される演算およびデータ処理を行うことで
ぁる。演算論理ユニツトのオペレーシヨンは完全に制御
記憶ユニツトＣＳＵｌ３Ｏｌからのマイクロオペレーシ
ヨン制御信号に依存する。ＡＬＵｌ３ｌ７とＣＳＵｌ３
Ｏｌに関連しているのはスクラッチパッドメモリユニッ
トＬＳＵｌ３ｌ５（場合によつては局所記憶ユニツトと
呼ばれる）である。

これは、一般には２５６ロケーシヨン（３２ビツト／ロ
ケーシヨン）を有する固体メモリおよびそのメモリに関
する選択および読取書込ロジツクからなる。このスクラ
ッチパッドメモリユニツト１３１５はＣＰＵ制御情報と
保守に関する情報を記憶するために用いられる。さらに
、スクラッチパッドメモリ１３１５はオペランドとデー
タ処理中の部分的結果とを一時的に記憶するために主と
して用いられる作業用ロケーシヨンを含む。またＡＬＵ
ｌ３ｌ７に関連しているのはコンピユータシステムの種
々の状態を記憶するため６４個のフリップフロツプから
なる補助メモリ１３１７ａである。ＣＰＵはまたクロッ
クユニット１３２０を有し、本来２クロツクシステムで
あつて、第一クロックシステムは制御インターJャGース
アダプタＣＩＡｌ３Ｏ２用のタイミングを生成し、第二
クロックシステムはＣＰＵ内の機能ユニツトのオペレー
シヨン用のタイミングパルスを生成する。

第１３ｃ図は制御記憶ワード１３２５の形式を示す。

この制御記憶ワードは一般に８４ビツトであり６個の主
フイールドに分割される。Ａ．シーケンスタイプフイー
ルド１３２６（３ビット）Ｂ．ブランチングおよび（ま
たは）マイクロオペレーシヨン１３２７（２３ビツト）
Ｃ．定数発生およびデジグネーシヨン１３２８（１４ビ
ツト）Ｄ．データ・ツ一・バス１３２９（８ビット）Ｅ
．マイクロオペレーシヨン１３３０（３２ビット）Ｆ．
チエツク１３３１（４ビツト） 制御記憶ワード１３２５の３ビツトＥフイールドはシー
ケンス制御フイールドとして用いられる。

一般に７つの異つたシーケンスタイプと本コンピユータ
システムに対し確保される１つの予備タイプとがある。
第１３ｂ図のプロツク１３３５をみるに、Ｅフイールド
が２進の０，１または２に等しくなると、マイクロ命令
１３２５のプランチングフイールドＡ，Ｂ，Ｃ，Ｄ，Ｌ
は次のアドレスを生成するため利用される。ＫＳレジス
タ１３３７のはじめの６ビツトはＢフイールド、Ｇテス
ト結果、Ｄテスト結果およびＬフイールドと共に、この
ときアドレスレジスタＫＳｌ３３７に置かれる次のマイ
クロ命令の次のアドレスを与えるために利用される。Ｅ
フイールドが２進の４（プロツク１３３５参照）にセツ
トされると、選ばれた次のアドレスが割込復帰レジスタ
ＫＡｌ３３９からとり出される。ＫＡレジスタに記憶さ
れたこのアドレスはハードウエア割込が生じたとき次の
アドレス生成ロジックにより生成されるものである。Ｅ
フイールドが２進の５にセツトされるとき一つの分岐が
マイクロプログラムサブルーチンからのサブリターンを
開始させるために用いられる。用いられるとぎ復帰レジ
スタＫＲｌ３４６の内容は次の制御記憶アドレスとして
用いられる。復帰レジスタ１３４６はＫＳレジスタ１３
３７内の現在の制御記憶アドレスに１を加えたものをイ
ンクレメンタ１３３８からＫＲレジスタ１３４６にロー
ドする制御記憶コマンドを出すことによりロードされる
。ワン・レベル・ネステイング・サブルーチン・アビリ
イテイはＫＴリタ一・ブランチ・レジスタ１３４７を介
して与えられる。ＫＲレジスタ１３４６がロードされる
たびにＫＲレジスタの古い内容が、マイクロプログラム
のリターンが呼び出されるごとにＫＴレジスタ１３４７
に移される。そしてＫＴレジスタの内容はＫＲレジスタ
に移される。第三レベル・ネステイング・サブルーチン
・アビリテイはＫＵレジスタ１３４０により与えられ、
第四レベル・ネステイング・サブルーチン●アビリテイ
はＫＶリターン・ブランチ・レジスタ１３４９により与
えられる。制御記憶ワードのＥフイールドが２進の６に
セツトされると、アドレスのついた次の制御記憶ワード
がインクレメンタ１３３８におけるＫＳレジスタ１３３
７の現時点でのアドレスに１を加えたものに等しくなる
。Ｅフイールドが２進の７にセツトされると、ＣＳＵｌ
３Ｏｌが診断モードに入り、次のアドレスがそのときの
アドレスに１を加えたものになる。上述したプロック１
３３５に示した次の制御記憶アドレスへの分岐のシーケ
ンス制御に加えて、第１３ｂ図のプロツク１３３６には
ハードウエアで発生されるシーケンス制御を示す。（プ
ロック１３３５と１３３６はマイクロ命令ワードがとり
うる異つた形式を示すために描かれたもので、実際には
ハードウエアレジスタである。）ハードウエアで生じた
分岐はＥフイールドを抑圧し固定アドレスを制御記憶ア
ドレスレジスタＫＳｌ３３７に強制するオーバーラード
条件（エラー、イニシャライズ、制御記憶走査等）であ
る。分岐はークロック期間中割込みライン（図示せず）
を高レベルとし、Ｅフィールドの制御のもとで生成され
ているアドレスをＫＡ割込復帰レジスタ１３３９に記憶
することによりつくられる。このハードウエアによりつ
くられるアドレスは制御記憶アドレスレジスタに置かれ
る。或るハードウエア／フアームウエアで生成される割
込は、それらのクラスにおける別の割込が割込阻止フリ
ツプフロツプ（図示せず）によつて割込条件が満たされ
るまで実行されないときに優先的に扱われる。フアーム
ウエアマイクロオペレーシヨンはフアームウエアの制御
のもとにあるシーケンス用の割込阻止フリツプフロツプ
のリセツテイングを制御するため存在する。ハードウエ
アにより制御されているこれらシーケンスはその終りに
自動的に阻止フロツプのりセツトを行う。優先順位によ
り並べられる次の条件がこのカテゴリに存在する。（ａ
）制御記憶ロード、（ｂ）制御記憶走査、（ｃ）ハード
ウエアエラ一、（ｄ）ソフトウエアエラ一。残りのハー
ドウエア条件は、割込阻止フロツプをセツトしないが、
それらの条件が発生するときには中間作用を生じさせる
。優先順位により並べられる次の条件がこのカテゴリに
入る。（ａ）イニシヤライズ （ｂ）ソフト−クリア （ｃ）保守パネル入力 （ｄ）保全チヤネル入力 （ｅ）ハードウエア出口 イニシヤライズ信号は、ＣＳＵｌ３Ｏｌを分岐させて２
進０をアドレスづけし、ハードウエアリセツタブルエラ
一をクリアし、ハードウエアの制御のもとで制御記憶走
査シーケンスの続く制御記憶ロードオペレーシヨンを実
行させる。

これは同じくシステムイニシャライズをも行う。ソフト
−クリア信号はＣＳＵｌ３Ｏｌを分岐させて２進０をア
ドレスづけし、ハードウエアリセツタブルエラ一をクリ
アし、割込阻止フロツプをりセツトさせる。保守パネル
入力信号は保守パネル上のＣＳＵアドレススイツチ（図
示せず）にプリセツトされたアドレスにＣＳＵを分岐さ
せる。保全チヤンネル入力信号は保全チヤンネル（図示
せず）を介して生成されるアドレスにＣＳＵを分岐する
。

ロードされたアドレスは、保全チャンネルの一部分であ
る保全バスＱＭＢｌ３４４からのものであり、右寄せさ
れる。ハードウエア出口信号は２進アドレス２にＣＳＵ
を分岐させる。このシーケンスは保守機能として用いら
れる。このシーケンスの終りにフイールドＥが２進４に
セットされたＥフイールド分岐を与えることによりリタ
ーンが開始される。制御記憶ロード信号はＣＳＵを２進
０にアドレスづけするため分岐させる。

これはまたＣＳＵの読取サイクルフロップ（図示せず）
、システムクロツク１３２０をオフにしそしてＣＳＵを
ロード状態に置く。このロード状態においてＣＳＵは制
御記憶ローダＣＳＬｌ３Ｏ３，ＩＯＣｌ３Ｏ５、主メモ
リ１０２または保守パネル１３５５からロードされうる
。ＣＳＬからロードされるときはその終りに自動走査が
行われる。他の媒体からロードされる場合は、マイクロ
オペレーシヨン信号を生成するか保守パネルの走査スイ
ツチをセツトすることにより走査が行われる。制御記憶
走査信号はＣＳＵをアドレス２進０に分岐させる。制御
記憶走査はこのシーケンス中は・・−トウエアの制御下
にある。走査中、システムクロック１３２０はオフであ
り、従つてコマンドまたはテストは実行されない。この
走査シーケンスの終りにハードウエアは割込復帰レジス
タＫＡの内容をアドレスレジスタＫＳに移し、システム
クロックはオンにされ制御がフアームウエアにもどされ
る。ハードウエアエラ一信号はＣＳＵをアドレス２進４
に分岐させる。

通常の処理モードでは任意のＣＰＵ機能ユニツトで検出
されるハードウエアエラ一はハードウエアエラーライン
（図示せず）を作動させる。発生させられた制御記憶シ
ーケンスは、採るべきアクシヨンを決定するためシステ
ム条件をテストする。診断モードでは、ハードウエアで
検出出来るエラー条件はマイクロ診断プログラムから見
える。マイクロ診断プログラムはとるべきアクシヨンを
制御する。他方ソフトウエアエラ一信号はこの制御記憶
をアドレス２進１に分岐させる。このアドレスはマイク
ロプログラムの制御のもとにあるソフトウエアエラーリ
ポートシーケンスの開始アドレスである。第１３ｃ図を
再び参照すると、Ｅフイールド１３２６は前述のように
分岐コード用の３ビットフイールドである。

この分岐および（または）マイクロオペレーシヨンフイ
ールド１３２７はＡ、Ｂ．．Ｃ，．ＤおよびＬフイール
ド（第１３ｂ図のブロツク１３３５）からなり、Ａフイ
ールドは次のアドレスの上位６ビツトであり、Ｂフイー
ルドは６４ウエイ分岐のマｚクフイールドの次のアドレ
スである中間の４ビツトであり、Ｃフイールドは６４の
テストの内の一つについての６ビツトテストフイールド
であり、Ｄフイールドは６４のテストの内の他の一つの
６ビットテストフイールドであり、そしてＬフイールド
は最下位ビツトである。Ｋフイールド１３２８は１４ビ
ットフイールドであつてその６ビツトは定数フイールド
用であり、４ビットは定数またはステアリングフイール
ド（Ｓｔｅｅｒｉｎｇｆｉｅｌｄ）用？あり、そして残
りの４ビツトは定数用のステアリングフイールドである
。データ・ツ一・バスフイールド１３２９はＱＭＢバス
１３４４のＱＡ部分への情報を制御するための４ビツト
ＱＡフイールドとＱＭＢバス１３４４のＱＢ部分への情
報を制御するための４ビツトＱＢフイールドからなる。
Ｆフイールド１３３０はマイクロオペレーシヨンサブコ
マンドを発生させるためコード化される３２ビツトフイ
ールドである。Ｐフイールド１３３１はチエック用の４
ビットからなる。オペレーシヨンにおいてはマイクロ命
令ワードは制御記憶アレイ１３３３に記憶される。

−サイクルのオペレーシヨン中にこの制御記憶アレイは
ＫＳアドレスレジスタ１３３７の内容によりアドレスづ
けされる。これによりこのアドレスにより特定されるロ
ケーシヨンの内容が読取ラツチ１３５７群に読取られる
。読取ラツチのワード内容の一部分はＣＰＵの夫々の機
能ユニツト内の記憶レジスタに分配あるいは転送される
。各機能ユニツトはシステムクロツクソースの制御のも
とで制御記憶ワードにより特定される必要なサブコマン
ドを発生するためのデコード論理回路を含む。一般にデ
コードは、それに要する時間を最少にしコマンド信号の
伝送に通常必要なケーブルの数をへらすため、集中的に
は行われずＣＰＵ内の夫々の機能ユニツト内で行われる
。さらに、このデコードはケーブルの遅延の差により生
じるタイミングの問題を避けるために各ユニツト内で行
われる。さらに、夫々のユニツトでサブコマンドをデコ
ードすることにより、機能ユニツト内にある或る条件を
表わす信号がＣＩＡユニツト１３０２にもどされるべき
でない或るサブコマンド信号の発生にＱＯ′ フ 必要とされる。

代表的なデコードユニツト１３５９が第１３ｂ図にマイ
クロ命令ワードから種々のフイールドを受けそしてマイ
クロオペレーシヨン信号Ａ，ｂ，ｃ，ｄ・・・・・・・
・・Ｑ，ｒ、を発生するものとして示されている。代表
的なマイクロオペレーシヨンデコーダ１３５９は一つの
マイクロ命令ワードからのコマンドを受ける。マイクロ
命令ワードからのフイールドはデコードされそして複数
のラインＳ，ｔ，ｕ，・・・・・・・・・Ｙ，ｚの内の
一つを［高レベル」にセツトする。点α，β，γ・・・
・・・・・・ψ，ωにおいてＳ−Ｚラインに接続する予
め定められた制御ラインピーダンスを設けることにより
一つのマトリクスが形成される。典型的にはマイクロ命
令からのフイールドがデコードされるとき、ラインＳ−
Ｚの内の一つが高レベルとなる。このマトリクス中にα
〜ωで示される黒丸は二組のライン間に接続するインピ
ーダンスを表わすから任意の水平ワイヤに沿つて伝播す
る電気信号は垂直ワイヤα−γに沿つて伝播するように
結合され、そこにインピーダンス結合（黒丸）が示され
る。各垂直ラインα−γは一つの入力としてＡＮＤゲー
ト１３６０−１３６５の夫々に接続する。他の入力信号
も中央タイミングユニツトからのタイミング信号Ｔｓを
含めてＡＮＤゲート１３６０１３６５に結合される。

従つて、タイミング信号Ｔｓが高レベルとなるたびに他
方の入力信号のすべてが高レベルとなつているこれらゲ
ートは開かれそしてＣＰＵ内の予め定められる機能ユニ
ツトにマイクロ命令信号を与える。例えばもし読取ラツ
チ１３５７からのコマンド１３４１がデコードされそし
て水平ラインが高レベルとなれば、垂直制御ラインＡ，
ｂ，ｃ，ｑは高レベルとなり、ＡＮＤゲート１３６０，
１３６１，１３６２，１３６４はタイミング信号Ｔｓが
これらゲートに順次加えられるとき開かれる。従つて、
この組合せ（垂直制御ラインがα〜ωで表わされる異つ
た点で水平制御ラインに結合される）は制御記憶アレイ
１３３３からのマイクロ命令によりＣＰＵ内の機能ユニ
ツトを制御するためＣＰＵにマイクロオペレーシヨン信
号を供給する永久的なスイツチングマトリクスを表わす
。かくして可変機構を有する永久フアームウエアは、コ
ンピユータシステムのケイパビリテイとして必要なマイ
クロオペレーシヨンのシーケンスを単に特定するだけで
本発明の装置に組込むことが出来る。正常な条件のもと
ではデータは局所レジスタＹＯｌ３４３としても知られ
るＣＰＵ書込一データレジスタを介して制御記憶アレイ
１３３３に書込まれる。

制御フロップ（図示せず）はこの記憶アレイの上半分が
書込まれるべきか下半分が書込まれるべきかを規定する
。制御およびロードユニツトＣＬＵｌ３Ｏ４からのデー
タは保全バスＱＭＢｌ３４４を介してＣＩＡ／ＣＳＵに
入りそしてアレイ１３３３に書込まれる前に記憶局所レ
ジスタＹＯｌ３４３により緩衝作用を受ける。レジスタ
１３４３は読取および書込局所レジスタとして時分割さ
れる。マルチプレクサＫＱＭｌ３４５は保守パネル１３
５５またはマイクロ診断プログラムにより制御され、そ
れに接続するレジスタから読取出力路を与える。比較レ
ジスタＫＰｌ３５Ｏは非機能用に与えられそして主とし
て保守のため用いられると共に比較ロジツク１３５２と
、デコードロジツク１３５１と共に利用される。プロセ
スのコントロール用のデイスパツチヤフアームウエアデ
イスパツチヤはフアームウエア／ハードウエアュニット
であり、その主目的は種々のプロセスキユ一を管理しプ
ロセス間のスイッチングを行い且つプロセスのキユ一の
更新、プロセス制御プロツクＰＣＢｌシステムベース中
の実行プロセスワード、新しいプロセスのレジスタ、を
含む。

これはまた、セマフオのメッセージを実際に待つている
プロセスに（ＩＯＣ用または例外ハンドラ用のＶオペレ
ーシヨン、シミユレートされたＶオペレーシヨンの後で
）それらのメッセージを渡す。さらにまた、一つのプロ
セスがそのメツセージを渡すフリーリング・セマフオを
待つているときに、メツセージリンクをフリーにするＰ
オペレーシヨンの後で、一つのセマフオのメッセージを
キユ一に登録する。このデイスパツチヤユニツトはさら
にネイテイブモードで実行するプロセスの「ローリング
−イン（ＲＯｌｌｌｎｇ−１ｎ）」後、あるいは現プロ
セスがネイテイブモードで実行しているなら［コンテス
ト（ＣＯｎｔｅｓｔ）」の後でネイテイブモード命令フ
アームウエアを要求する。

これはまた次のものについて付加拡張フアームウエアを
要求する。（ａ）その付加拡張フアームウエアにおける
プロセス実行のローリングアウト中の一時的呼び出し。
（ｂ）その付加拡張フアームウエアにおけるプロセス実
行のローリングイン中の一時的呼び出し。（ｃ）その付
加拡張フアームウエア中のプロセス実行のローリングイ
ンの終りにおける限定的な呼び出し。（ｄ）現プロセス
がその付加拡張フアームウエアにおいて実行している場
合の「コンテスト」後の限定的呼び出し。

さらに、このデイスパツチヤは実行プロセスのないとき
にこのシステムをアイドルループ内に置く。

次のようなデイスパツチャの挿入または除去の方法があ
る。

（１）初期化手続き（ＳＩＰ）が最終ステツプとしてエ
ントリを与える。

（２）スタートおよび中断命令がデイスパツチヤへのエ
ントリを与える。

このスタート命令は一つのプロセスをスタートさせ、中
断命令は一つのプロセスを終らせる。（３） Ｐおよび
Ｖオペレーシヨンがデイスパツチヤへのエントリを与え
る。

Ｐオペレーシヨンがセマフオからメツセージをピツクア
ツプし、メツセージのない場合にはこのプロセスが持ち
状態になる。要約すると、デイスパッチャは、どのプロ
セスが実行中かを決定し、現時点の実行プロセスをロー
リングアウトし（すなわちハードウエアレジスタ、スク
ラツチパツドメモリ等に含まれるそのときランニングで
あるプロセスに関するすべての情報をＰＣＢに書込む）
そして新しいプロセスをローリングインする（すなわち
種々のハードウエアレジスタ、スクラツチバツドメモリ
等に含まれ現時点で実行中のプロセスに関連するすべて
の情報をＰＣＢに書込む）ような適正なアクシヨンをと
ることによりプロセス、従つてＰＣＢを管理する主たる
機構である。

デイスパツチヤにより行われる機能を第１４ａ１４１図
のフローチヤートに示す。

例えば第１４ａ図のプロック１４０２はデイスパツチャ
により行われる機能を表わし、マイクロプログラムワー
ドが制御記憶ユニツトにより渡されそしてデコーダ１３
５９によるデコードによつて記憶サブシステム１０２内
のシステムベースからＩＰＱＷ４ｙをとり出しそれをス
クラツチパツドメモリ１３１５に転送するため一連の適
当なマイクロオペレーシヨン信号１３６０，１３６１等
を介してＣＰＵの適用可能な部分を制御する。

同時にこのデイスパッチャはシステムベース内のＧテー
ブルワードＧＴＷにより指示されるセグメント記述子の
Ｇテーブルから１４０４のＧＯセグメント記述子（第１
２図）をフエツチする。ＩＰＱＷワードのビット１６−
３１はＧＯセグメントと呼ぶＧセグメント番号０のベー
スからＱ／ＰＲ／ＲＤＹのヘツド（第一バイト）への変
位である１６ビットの正の整数を含む。ＩＰＱＷのビツ
ト１６−３１が０であれば１４０３のレデイキユ一は空
とみられる。もしこのレデイキユ一が空であればそれは
Ｑ／ＰＲ／ＲＤＹ内においてこのとき持ち状態となつて
いるプロセスはなく、レデイキユ一が空であることを示
す。次にデシショップロック１４０５で決定されるべき
ことは、空インジケータがセツトされているかどうかを
決定することにより機械中でプロセスがこのとき実行中
となつているかどうかである。（空インジケータは補助
メモリ１３１７ａに置かれたフリツプフロツプであり、
プロセサに現在実行中のプロセスＣＪＰがないときセツ
トされる）。

もし空インジケータがセツトされる（すなわち現在実行
中となつているプロセスがない）と、プロセサを使用す
るためのレデイキユ一持ちとなつているプロセスがない
ことが予め決定されるから、マシンはアイドル状態１４
０６になる。しかしながら、もし現在実行中となつてい
るプロセスはあるが、マシンを使用持ちのプロセスがな
い場合には現プロセスがその次の命令１４０７をアクセ
スする。第１４ａ図のフローチヤートのデシショップロ
ック１４０３を参照すると、ＩＰＱＷのポインタ域（す
なわちピット１６−３１）に正の整数があれば、ＧＯセ
グメント内のＩＰＱＷの指すレデイキユ一のヘツドはス
クラツチパツドメモリにフエッチされる。

（説明の便宜上、重複を避け、制御ユニツトＣＰＵに関
連したデイスパツチヤの中間機能を省略してある。しか
しながら、例により前述したそのような中間機能は一般
に存在することに注意され度い。）この点までにレデイ
キユ一で持ちとなつているプロセスがあることは決定さ
れている。これ以上のアクシヨンがとられる前に中央プ
ロセサにこのとき実行中となつているプロセスがあるか
どうかを決定する必要がある。これはこのフローチヤー
トのデシショップロック１４１０において、決定されそ
してもし中央プロセサにおいてこのとき実行となつてい
るプロセスがなければ（すなわちＣＪＰがない）レデイ
キユ一のヘツドはラン（ｒ−Ｕｎ）１４１２である。し
かしながら、それがあればデイスパツチヤはどれが優先
順位をもつかすなわち現在実行中のプロセスかあるいは
レデイキユ一のヘツドかを決定しなければならない。従
つて、システムベース６００の実行プロセスワードまた
はＰＣＢ４ＯＯのプロセス主ワード０ＰＭＷ０に置かれ
るか現プロセスの優先順位バイト（ＣＪＰ）がフエツチ
される（１４１３）。このとき一つの決定が、現在実行
中のプロセスＣＪＰの優先順位がレデイキユ一のヘツド
で持ち状態となつている新しいプロセスＮＪＰのそれよ
り低いかどうかについてなされる（１４１４）。もしＣ
ＪＰの優先順位がＮＪＰより低くなければＣＪＰは中央
プロセサの制御におかれそしてコンテスト・インジケー
タはりセツトする（１４１５）。（コンテスト・インジ
ケータはＣＪＰのために実行される最後の命令の始め以
来１以上の新しいプロセスがレデイキユ一に置かれてい
るときを除き常にＯにセツトされ、それにより競合の可
能が生じる。これら条件のもとではコンテスト・インジ
ケータは２進の１にセツトされる。）現プロセスＣＪＰ
がそれ以上の命令の続行と実行を許される前に、ＣＪＰ
が付加拡張モード１４１５で実行しているかどうかにつ
いての一つの決定がなされる。もしＣＪＰが実行中であ
れば次の命令がエミユレーシヨンモードで（すなわち付
加拡張モード）実行されそしてもしそうでなければ次の
命令がネイテイブモードで実行される。デシショップロ
ック１４１４をみるに、レデイキユ一のヘツドにおける
ＮＪＰの優先順位がＣＪＰより高ければ、（すなわちそ
の優先順位番号がＣＪＰの優先順位番号より低ければ）
現在実行中のプロセスＣＪＰは機械からロールドーアウ
ト（ＲＯｌｌｅｄ−０ｕｔ）され新しいプロセスＮＪＰ
がそれにロールドーイン（ＲＯｌｌｅｄ−１ｎ）される
。従つて、フアームウエア優先順位サブルーチンＰＲＩ
Ｑｌ４ｌ８は、ＬＩＦＯ優先順位と、フアームウエアサ
ブルーチンＲＬＬＯｌ４ｌ９の指令でＣＪＰをまずロー
リυ１ングアウトすることによる優先順位番号とにより
、現プロセスＣＪＰをレデイキユ一に登録する。

ＲＬＬＯサブルーチンは、汎用レジスタ、ベースレジス
タ、科学計算用レジスタ、Ｔレジスタ、状態レジスタお
よび命令カウンタに記憶されるＣＪＰの情報を主メモリ
内のＰＣＢの適正な記憶領域に書込み、それがＲＵＡの
更新を方向づける。さらに、ＰＣＢ４ＯＯ内のプロセス
主ワード０（ＰＭＷＯ）のＤＥＸＴ番号が更新される（
１４２０）。

新プロセスＮＪＰはこのときロールド・インとなる準備
が出来ている。

境界アドレスレジスタＢＡＲはフエツチされ（１４２２
）、実行プロセスワードＲＰＷはシステムベースのアド
レスＢＡＲプラス５６からフエツチされる。プロツク１
４２３参照。新プロセスＮＪＰの名前は次に実行プロセ
スワードＲＰＷに書込まれ、そして新プロセスＮＪＰの
名前がＱ／ＰＲ／ＲＤＹのプロセスリンクＰＬに書込ま
れたからプロセスリンクＰＬにおける名前はそれ故この
ときＲＰＷに置か −れる（プロツク１４２４）。それ
故レデイキユ一からのＮＪＰはこのときＣＪＰとなつて
、中央プロセサを制御する資格を持ち、それ故Ｑ／ＰＲ
／ＲＤＹで持ち状態にはもはやならず、Ｑ／ＰＲ／ＲＤ
ＹのプロセスリンクＰＬから名前を゛とること 二によ
りキユ一からはずされねばならない（プロツク１４２５
）。このことが行われるときプロセスレデイＱ／ＰＲ／
ＲＤＹのキユ一はフアームウエアサブルーチンＵＱＬＫ
により更新される（１４２５ａ）。

従つて機械からこのときとられ こたプロセスのＪＰ番
号はＱ／ＰＲ／ＲＤＹ内のプロセスリンクに置かれ、こ
れはもはや機械の制御を有しないからそれを待たねばな
らない（１４２６）。この点において、中央プロセサの
この制御を新プロセスに与えそしてレデイキユ一に旧プ
ロセスを ５置く変換が行なわれ、そして中央プロセサ
の制御に一つのプロセス（新ＣＪＰ）があるから空イン
ジケータは０にセツトされる（１４２７）。もし中央プ
ロセサの制御にＣＪＰがなかつたならば空インジケータ
は１にセツトされることになる。こ ４の点においてプ
ロセサの割当ては完了しそして新プロセスが中央プロセ
サを要求し旧プロセスがレデイキユ一に置かれる。しか
しながらこの新プロセスは汎用レジスタ１３０７、ベー
スレジスタリ：）Ｚｌ３Ｏ８、科学計算用レジスタ１３
０９、Ｔレジスタ１３１０、状態レジスタ１３１１およ
び命令カウンタ１３１２のような第１３ａ図のＣＰＵｌ
３Ｏ６のハードウエアについてはまだ実行の準備が出来
ておらず新プロセスのＰＣＢから制御晴報が入れられね
ばならない。

従つて、フアームウエアサブルーチン１４３０はＣＰＵ
を制御しそしてＰＣＢ（第４図）からスクラツチパッド
メモリ１３１５へＰＭＷ３をまずフエツチし続いてＰＭ
ＷＯをフエツチする。

ＰＭＷＯのＭＢＺフイールドはチエックされ（１４３３
）そしてもし２進０でなければ違法なＰＣＢ例外が生じ
る。しかしながらＰＭＷＯのＭＢＺフイールドがＯであ
ればＰＭＷｌはフエッチされる（１４３４）。またＰＭ
ＷｌのＭＢＺフイールドはそれが２進０であるかどうか
を決定するためにテストされる。もしこれが２進０でな
ければ違法なＰＣＢ例外があり、０に等しければデイス
パツチヤがＣに進む。従つて、アドレス空間ワード０Ａ
ＳＷ０はＰＣＢ内の適当なスペースからフエツチされそ
してセグメントテーブルワードサイズＳＴＷＳＺはそれ
が７より小であるかどうかをきめるためにテストされる
（１４３７）。

もしこれが７より大であれば違法なＰＣＢが生じ、もし
７以下であればＡＳＷＩはＰＣＢからフエツチされ（プ
ロツク１４３８）そしてそのＳＴＷＳＺフイールドがそ
れが８以下であるかどうかをきめるためにテストされる
（１４３９）。もしこのフイールドが８より大であれば
違法なＰＣＢが生じるがもしそのＳＴＷＳＺフイールド
が８か８より小であれば例外ワードＥＸＷがフエツチさ
れる（１４４０）のであり、そしてそのＭＢＺフイール
ドはそれがＯに等しいかどうかをきめるためにテストさ
れる。もしＭＢＺフイールドがＯに等しくなければ違法
なＰＣＢが生じ、Ｏに等しければスタックワードＳＫＷ
がフエツチされ（１４４２）、そのＭＢＺフイールドは
それがＯに等しいか否かを決定するためのテストをされ
る（１４４３）。もしＯに等しければ命令カウンタワー
ドＩＣＷ７５′−ＰＣＢからフエツチされて命令カウン
タＩＣに置かれ、そのＴＡＧフイールドが０に等しいか
どうかテストされる（１４４５）。もしこのＴＡＧフイ
ールドがＯに等しくなければ違法なＰＣＢが生じる。し
か５ｊしながら、もしＴＡＧフイールドがＯに等しいな
らばＭＢＺワードはフエツチされ（１４４６）そしてそ
のＭＢＺフイールド（ビット０−３１）はそれがＯに等
しいかどうかをきめるためテストされる（１４４７）。

もしそれがＯに等しければ違法なＰＣＢが生じそしてＯ
に等しければスタツクベースワード０，１，２ＳＢＷ０
，１，２がフエツチされる（１４４８）。ＰＣＢのベー
スレジスタ用領域内の８個のベースレジスタの内容はフ
エツチさｈ（１４４９）そして機械のベースレジスタ１
３０８に記憶される。それからＰＣＢの汎用レジスタ用
の領域からの１６個の汎用レジスタの内容がフエツチさ
れ一（１４５０）そして汎用レジスタ１３０７に記憶さ
れる。しかしながら科学計算用レジスタの内容をフエッ
チする前に科学計算モードがとらされているかどうかを
きめるため（１４５１）プロセス主ワードＯ（ＰＭＷＯ
）のケイパビリテイバイトについてチエックがなされる
。科学計算モードがとられていればＰＣＢの科学計算用
レジスタ用エリアからの科学レジスタの内容がフエツチ
され記憶される（１４５２）。フアームウエアは、この
とき課金モードがとられているかどうかをきめる（１４
５３）ために、ＰＭＷＯのケイパピリテイバイトについ
てのチエックに進む。課金モードが利用されていれば、
（すなわちケイパビリテイバイトのアカウンテイングビ
ツトが２進１にセツトされる）アカウンテイングワード
がＰＣＢに存在し、レデイタイムアカウントワードＲＴ
Ａが更新される。次にフアームウエアはＤＥＸＴ番号が
Ｏにセツトされたかどうかをきめる（１４１４）ために
進む。もしこれがＯにセツトされなければ、機械がエミ
ユレーシヨンモード（すなわち付加拡張ケイパビリテイ
が利用されている）にあることを示し、ＰＭＷＯのＤＥ
ＸＴ番号がプロセス主ワード３のＤＥＴＳＺフイールド
より大きいか小さいかをきめるためチエックされる（１
４５５）。もしそれがＤＥＴＳＺフイールドより大であ
れば違法なＰＣＢ例外１４５６が生じＤＥＸＴ番号がＤ
ＥＴＳＺフイールドより小であるがＯに等しくはないな
らば機械は適法なエミユレーシヨンモードで実行してＦ
に進む。デシショップロック１４５４にもどると、もし
ＤＥＸＴフイールドが２進０であればネイテイブモード
で実行されており機械がＳＴＷをフエッチする（１４５
７）。ＰＣＢの残余タイムアウトワードＲＴＯはフエツ
チされ（１４５８）、プロセスタイマはＣＪＰが実行状
態で費すことのできるタイムリミツトでロードされる。
この点までは（ａ）機械に旧プロセスＣＪＰがあり新プ
ロセスＮＪＰが旧プロセスＣＪＰより高い優先順位をも
つたときに新プロセスＮＪＰがＣＰＵの制御をとるため
ロールドイツとされているか、（ｂ）ＣＰＵを制御して
いるＣＪＰがなくそしてレデイキユ一のヘッドが実行中
となつていた。

要約すると（ａ）のもとではＣＪＰはＲＰＷからとり出
されてＱ／ＰＲ／ＲＤＹ内のプロセスリンクＰＬに置か
れ、Ｑ／ＰＲ／ＲＤＹ内のプロセスリンク内のＮＪＰが
ＲＰＷに置かれる。このときＣＪＰになるＮＪＰに制御
を与え、前のＣＪＰから制御を奪つて、これら二つのプ
ロセスの位置が切換えられる。そしてＮＪＰのＰＣＢが
アクセスされ、ＮＪＰ（現在はＣＪＰ）を実行するのに
必要な情報がスクラツチパツドメモリまたはＡＣＵのレ
ジスタアレイに置かれる。、もしＣＰＵを制御している
ＣＪＰがなかつたなら（条件ｂ）レデイキユ一のヘツド
が実行される。

すなわち、デイスパツチヤがレデイキユ一のヘツドから
プロセスリンクＰＬｆ）ＮＪＰをとつてＲＰＷワードに
置くことによりＮＪＰはＣＪＰとなる。これにより、プ
ロセスリンクＰＬはＱ／ＰＲ／ＲＤＹ内で空のままにさ
れるため、それをとり出す必要がある。従つてデシショ
ップロック１４６１に始まつてフアームウエアはＣＰＵ
を制御しているＣＪＰがあるかどうかを決定し、もしフ
リープロセスリンク（ＦＰＬＳ）があるならそれがアク
セスされキユ一に登録され、ＣＪＰがそこに書込まれる
。

しかしながら、ＣＰＵを制御しているＣＪＰがないなら
ＮＪＰｆ）ＰＭＷＯのステートバイトが更新され（１４
６０）、再び機械にＣＪＰがあるかどうか決定される（
１４６３）。もしプロセサを制御しているＣＪＰがなか
つたなら、ＮＪＰ（これはＱ／ＰＲ／ＲＤＹにあつたも
のでこのときは機械を制御している）のプロセスリンク
がＱ／ＰＲ／ＲＤＹからとり出され（１４４６）（すな
わちＱ／ＰＲ／ＲＤＹからはずされ）、フリーリンクセ
マフオＦＬＳＰとなり、且つフリープロセスリンクキユ
一（第９図）の８０５）に登録され、さらにυ０フリー
プロセスリンクキユ一１４６６ａの一部となる。

境界アドレスレジスタＢＡＲの内容はフエツチされ（１
４６４）、システムベースのＢＡＲプラス５６に置かれ
たＮＪＰ（このときＣＪＰ）の実行プロセスワードＲＰ
Ｗが、ＲＰＷ内にＮＪＰ識別を置くことにより更新され
る（プロツク１４６５）。空インジケータは、ＣＪＰが
なかつた場合にＯにセツトされる。次にコンテストイン
ジケータ（すなわちＣＪＰとレデイキユ一内に置かれた
プロセスとの間の競合を示すために用いられる補助メモ
リ１３１７ａ内のフリツプフロツブ）は０にセツトされ
る（１４６７）。そして代表的なコンテストアドレサブ
ルメモリであるセグメントアソシエータ（第１図のＡＳ
ｌ３２）がクリアされる（１４７１）。その後でプロセ
スモードは１４７０に入る。（プロセスモードは、例外
状態を扱うのがオペレーテイング・システムではなく、
プロセサ内でオペレートしているプロセスであることを
示している。）フアームウエアはこのときＣＡＢｌ４８
Ｏへと続きそして非同期トラツプビツトＡＢがそれが２
進１にセツトされているかどうかをきめるためチエック
される（１４８１）。もしＡ、Ｂビツトが１にセツトさ
れていれば、プロセスリング番号ＰＲＮが非同期トラツ
プビットＡＲＮより大か等しいかをきめるために一つの
チエツクがなされる。（ＡＢとＡＲＮは各プロセスのＰ
ＣＢのプライオリテイバイト内に置かれそして、このプ
ロセスが実行状態のとき意味をもつ。ＡＢとＡＲＮはシ
ステムベースのＢＡＲプラス５６に置かれたＲＰＷから
得られる。）ＲＰＷｆ）ＢＡＲブラス５６におけるＡＢ
とＡＲＮはりセツトされるが、これは次のステツプ１４
８４が非同期トラツプビツトまたは非同期リング番号を
第一のけたにセツトさせる条件を取扱う非同期トラツプ
ルーチンへと進むべきであるからである。

もしこれらがフアームウエアによつて次のパスでりセツ
トされないと、実際には何も誤まつていないのに何か誤
まつているとの表示が与えられ、これにより次のステッ
プは常に非同期トラツプルーチン１４８４へと進むため
実行しない。ここでデシショップロック１４８１と１４
８２にもどると、もしＡＢビツトがセツトされていない
、あるいはＡＢビツトはセツトされているがＰＲＮがＡ
ＲＮより大きくないならば、フアームウエアはどのモー
ドで（すなわち通常のネイテイブモード、あるいはエミ
ユレーシヨンモードで）プロセサを実行させるかを決め
るため進む。従つてＤＥＸＴ番号はそれがＯにセツトさ
れているかどうかをきめるためチエックされ、もしＯに
セツトされていれば通常モードで実行される（１４８７
）。しかしながら、０にセツトされていないとエミユレ
ーシヨンモードで実行することになる（１４８６）。前
述のように、付加拡張従つてエミュレーシヨンモードま
たは他の所望のモードまたは特定の機能がＥＸＤＥ（Ｍ
ｎｅｍＯｎｉＯＥＸＤＥ）を有する実行デコール命令と
呼ばれるネイテイブモード命令に応じて本発明のデータ
処理システムに入れられる。このＥＸＤＥ命令を第１５
図に示す。一般には前述したようにこの命令は３２ビッ
トの長さをもち、はじめの８ビットがオペコードをＥＸ
ＤＥ命令として識別する。次の８ビツトはＤＥＸＴフイ
ールドを、そしてあとの１６ビツトがＤＥＡフイールド
を規定する。ビット８−１５のＤＥＸＴフイールドは付
加拡張番号を識別しそしてデコール拡張の論理名である
。明らかなようにこのＤＥＸＴフイールドはＯ以外でな
ければならず、さもないと違法なフオーマツトフイール
ド条件が生じる。８ビットを有するＤＥＸＴフイールド
は２５５までの考えられる付加拡張または特定された機
能またはオペレーシヨンを識別することが出来る。

かくして１に等しいＤＥＸＴフイールドは第一のタイプ
のプロセサのエミユレーシヨンに対応し、他の番号のＤ
ＥＸＴフイールドはさらに別のデータ処理システムのエ
ミユレーシヨンに対応する。ＤＥＸＴ７イールドにより
示される他の番号は、例えばこのシステムの構成には通
常含まれていないがハードウエアオプシヨンにより与え
られるような、本発明に従うゼータ処理装置による他の
機能オペレーシヨンを示す。ＤＥＡフイールドは付加拡
張アーギユメントでありエミユレーシヨンユニットのよ
うな特定の付加拡張ハードウエアへの入力として作用す
る。

ＤＥＡフィールドは例えば二つのサブフイールド、すな
わち、ビツト１６−２３に含まれるオペコードフイール
ドとビット２４−３１に含まれるアーギユメントサブフ
イールドを含むことと出来る。オペコードサブフイール
ドは例えばジアップまたはムーブ命令を示しそしてアー
ギユメントセクシヨンは例えば一つのムーブを行う方法
を示すことが出来る。すなわち、オペコードサブフイー
ルドは例えば或るデータがデータ処理装置内の一つのレ
ジスタから他のレジスタに移されねばならぬことを示す
ムーブ命令を含むことが出来、アーギユメントセクシヨ
ンはそのようなデータが二点間で移される方法またはそ
のための装置若しくは経路を規定する。前述のように、
本発明のデータ処理システムはそれに含まれる各プログ
ラムまたはプロセスについてＰＣＢを使用することを意
図する。

ＰＣＢはデータ構造でありそして任意の与えられた時点
におけるプロセスの状態を特定するのに必要な情報を含
む。ＰＣＢは付加拡張命令に用いるプロセス主ワードＰ
ＭＷ＃０とＰＭＷ＃３を含む。ＰＭＷ＃Ｏはここで問題
となるバイト長の二つのサブフイールドを含む。ＤＥＸ
ＴバイトまたはサブフイールドはＥＸＤＥ命令について
規定されたＤＥＸＴバイトと同じ情報を含むように結合
される。ＰＭＷ＃ＯにおけるＤＥＸＴサブフイールドは
、１以上の命令がエミユレーシヨンのような特定の機能
に関し非ネイテイブモードで実行されるべき場合におい
て、ネイテイブモードから非ネイテイブモードへのデー
タ処理システムの切換中に、ＥＸＤＥ命令から書込みを
受ける。ＰＭＷ＃ＯのＤＥＸＴバイトは、割込みが生じ
たとき、例えばエミユレーシヨンプロセスが割込みを受
けた時点において、確実に後に続くようにするためプロ
セス制御プロツクに書込まれて退避される。このＤＥＸ
Ｔバイトは、ネイテイブモードから出る唯一つの非ネイ
テイブモード命令を意図するＥＸＤＥ命令に関してはＰ
ＭＷ＃０に書込まれない。またＰＭＷ＃０に含まれてい
るのは状態ビットであり、これはプロセサが前述のよう
にこのデータ処理装置のマシンのエミユレーシヨンモー
ドである付加拡張モードで動作されるときに２進の１に
対応するＥＸＴＤビットを含む。状態バイト内のＥＸＴ
Ｄビットは非ネイテイブモードが適正に入れられたかど
うかをチエツクするためのもう一つの手段であるが、こ
の説明の目的からすると除外して考えることが出来る。
このプロセス制御プロックはまた第１７図に示すように
ＤＥＴＳＺサブフイールドとＤＥＴＡサブJャCールドを
含むプロセス主ワード３、ＰＭＷ＃３、を含む。

ＤＥＴＳＺサブフイールドは８ビットロケーシヨンを含
み、ＤＥＴＡサブフイールドは２４ビツトロケーシヨン
を含む。ＤＥＴＳＺサブフイールドはここに述べる付加
拡張テーブル内で可能なエントリの数を規定する。もし
ＤＥＴＳＺサブフイールドが２進０であれば付加拡張モ
ードでのプロセスは許されない。

ＤＥＴＳＺサブフイールドと付加拡張テーブル（ＤＥＴ
）をさらに詳細に説明する前に、ＤＥＴＡサブフイール
ドは付加拡張テーブルのメモリに絶対アドレスを含みそ
してＤＥＴＳＺサブフイールドが２進０でないときにの
み使用されて意味をもつ。付加拡張テーブルは本発明の
データ処理装置に含まれるプロセスの夫々と関連づけら
れ、従つてそれに一致する数のプロセス制御プロツクと
付加拡張テーブルがある。

しかしながら、本発明によれば、複数のプロセス制御プ
ロツクが一つの付加拡張テーブルを共用してそれを指示
するようにすることにより、プロツクの数よりテーブル
の数を少くてよいことになることが期待される。夫々の
付加拡張テーブルは、例えば本システムにより企図され
るように２５６ビツトロケーシヨンまでを含むことが出
来る。各ビツトロケーシヨンは付加拡張モードが許され
るかどうかを規定する。さらに述べると、付加拡張テー
ブル内のロケーシヨンの最大数はＥＸＤＥ命令内のＤＥ
ＸＴフイールドに対応する。かくして、ＤＥＸＴフイー
ルドが８ビツトを有するなら付加拡張テーブル内の２５
６個のロケーシヨンがアドレスづけ出来る。付加拡張テ
ーブル内のこれらビットロケーシヨンの夫々はＤＥＸＴ
番号に対応する。従つて、前述したように別のプロセツ
サのエミユレーシヨンのような特別な機能またはオペレ
ーシヨンに対応する各ＤＥＸＴ番号は、付加拡張テーブ
ルにおける特定ビツトロケーシヨンの２進１により他方
のプロセッサのエミユレーシヨンが可能であることを示
す。付加拡張テーブル内の一つの特定のビットが２進０
のときはそのプロセスは許されない。或るシステムでは
２５６以上の機能が付加拡張モードにおいて構成される
こともある。

従つてＤＥＸＴバイトすなわちフイールドはこの付加的
な機能を示すためにそのサイズを大きくしなければなら
ず、そしてさらに付加拡張テーブルのビツトロケーシヨ
ンの数も増大しなければならぬこと５ｙになる。

もつとも、システムにより扱うことが出来る数より少い
機能しかシステムに備えないことは全く自由である。こ
の場合にはＤＥＸＴフイールドは一般に本発明のデータ
処理装置に関連するメモリ内の余剰の不必要なビツトロ
ケーシヨンを用いることなく８ビットの長さのままとす
ることが出来る。しかしながら、付加拡張テーブルのサ
イズが減少されるならばかなりの記憶空間が節約出来る
。かくして、例えばもし５つのデータ処理装置が本発明
のデータ処理装置により工ミニレートされるべきであれ
ば、付加拡張テーブルは例えば長さ８ビツトでよく、大
抵の場合８ビットグループとしてフイールドを含む必要
がある。従つて、ネイテイブモードと非ネイテイブモー
ドとの間で行われるスイツチングの方法には、ＤＥＸＴ
フイールドで示される機能の数がこのアクテイブなプロ
セスに関連する付加拡張テーブル内のビットの数より大
きくないことを保証するためのチエツクを含んでいる。
かくして、ここに述べるプロセスは、前に説明し且つ第
１４図のフローチヤートについて一般的に説明したよう
にシステムがネイテイブモードから非ネイテイブモード
へ切換えられるときに本発明のデータ処理システム内に
含まれるべきスイツチングおよびチエツキング装置を含
む。

従つて、このシステムがＥＸＤＥ命令を検出してしまう
と、第１６図に示すように本発明のプログラムモード切
換装置が第１６図の実行開始プロック１５００で示され
るように作動される。ＥＸＤＥ命令が検出された後に、
そのＤＥＸＴバイトは２進０と比較されて事実土そのフ
イールドのフオーマットが正しいことが保証される。Ｄ
ＥＸＴバイトが２進Ｏと比較されると、違法な７オーマ
ットフイールドフラツグが作動されて、本発明のゼータ
処理装置が次のアクテイブなプロセスにもどり、さらに
オペレータにそのような違法なフオーマツトフイールド
を示すことを知らせる。この比較はプロック１５０２で
示されそして違法なフオーマツトJ■■で示される。プ
ロツク１５０２からの比較がなければプロック１５０４
で示される読取オペレーシヨンが行われる。プロック１
５０４のオペレーシにより、ＰＣＢｆ）ＰＭＷ＃３はこ
のときＤＥＴＳＺフイールドとＰＭＷ＃３のＤＥＴＡフ
イールドが一時的にバッフアに含まれるように読取られ
る。前述のように、第１５図に示すようにこの命令に受
け入れられたＤＥＸＴバイトはこの特定のＰＣＢに関連
した付加拡張テーブル内の考えられるエントリの数（Ｄ
ＥＴＳＺ）と比較されねばならない。従つて、プロック
１５０６によりもしＤＥＸＴフイールドバイトがＤＥＴ
ＳＺフイールドより大きいか等しいならば、違法な付加
拡張番号フラツグがプロック１５０８において示され、
オペレータはそのことを知らされる。かくして、プロツ
ク１５０６により、ＤＥＸＴバイトのアドレスまたは番
号のサイズが付加拡張テーブル内のビット数より大きけ
れば違法な付加拡張番号のフラツグが立てられる。また
そのようなフラツグは、ＤＥＸＴバイトがＤＥＴＳＺに
等しいときにも立てられる。これは付加拡張テーブル内
の特定のバイトとビツトの番号付けによる。例えば、Ｄ
ＥＸＴ番号が８であり付加拡張テーブルに８ビツトロケ
ーシヨンしかないならば、後述するように付加拡張テー
ブル内のはじめのエントリはネイテイブモードを示すか
ら、付加拡張テーブル内の残りの７ビツトロケーシヨン
は８つの可能な付加拡張モードを提供するには不充分で
ある。ＤＥＸＴ番号がＤＥＴＳＺ番号より小さければプ
ロツク１５０９の読取オペレーシヨンが行なわれ、拡張
テーブルのＤＥＸＴ番目のビットが読まれる。

かくして、ＤＥＸＴフイールドについての番号が５であ
れば付加拡張テーブルの第５番目のビツト（後述するよ
うに第６番目のロケーシヨン）が読まれる。その後に付
加拡張テーブルのＤＥＸＴ番目のビツトがプロツク１５
１０で示すように２進０と比較される。もしこれが２進
０であれば、プロツク１５０８は違法な付加拡張番号の
フラッグを立てて行われる。もしその比較の結果等しけ
ればプロツク１５１２に入り、ＤＥＸＴ番号がチエツク
されて、ＥＸＤＥ命令を受取つたときに、ＤＥＸＴフイ
ールドの実際の１０進数が、このシステムのデータ処理
装置内に付加拡張の・・−トウエアとフアームウエアを
備えていることを表わすことを保証する。このチエツク
の結果が否定的であればプロツク１５０９に入る。そう
でないときはエミユレーシヨンユニットがプロック１５
１４で示されるように作動される。このエミユレーシヨ
ンユニットが作動されると、このユニツトは、ネイテイ
ブモードＥＸＤＥ命令あるいは後述するエミユレーシヨ
ンユニツト自体に応じて１又はそれ以上の命令を処理す
る。エミユレーシヨンユニットのこの処理は第１６図の
フローがプロツク１５１６に示すように停止された後に
行われる。従つて、本発明の装置のプログラムスイツチ
モードを示す第１６図のフローチヤートに示されるよう
に、事実土ＥＸＤＥ命令が全く誤つた形で使用されてい
るかどうかをきめるためのプロツク１５０２のチエツク
を行なう。さらに事実上付加拡張テーブル（そのビツト
数はＤＥＸＴバイトでアドレスづけ出来る数よりも多分
小さい数にされているであろう）のエントリの数は事実
＋ＤＥＸＴバイトにより示される数より大となることを
確実にするためのチエツクがプロック１５０６でなされ
る。このように付加拡張テーブルのサイズは最小とする
ことが出来る。さらに、付加拡張テーブルのサイズを事
実上最小にすることによりその内のエントリの数より大
きいＤＥＸＴ番号にもとづいては誤り条件が生じなかつ
たことを確実にするためのチエツクがなされる。また、
プロック１５０８からこのチエツクは本発明のゼータ処
理装置に関連してオペレーテイング・システムまたはオ
ペレータによりロード出来る付加拡張テーブルが特定の
付加拡張モードに人ることを許すかどうかについてなさ
れることがわかる。さらにもう一つのチエックが例えば
プロック１５１２によりなされるのであり、すなわち番
号ＤＥＸＴにより表わされる特定の付加拡張モードが確
実にこのシステムのフアームウエアとハードウエア内に
存在するようにするためにＤＥＸＴ番号がチエツクされ
る。さらに第１７図について後述するように、処理がネ
イテイプモードで再び開始される前に単一または複数の
命令に対して付加拡張モードに入る。第１７図を参照す
るに、これは本発明のプログラムモード切換技術を実施
するために必要なハードウエアとフアームウエアのブロ
ック図である。

かくして第１７図に示すように、ＰＣＢ４ＯＯは本発明
のデータ処理装置におけるアクテイブなプログラムに関
連している。ＰＣＢ４ＯＯはプロセス主ワードＰＭＷ＃
ＯとＰＭＷ＃３を含んでいる。ＰＭＷ＃ＯはＤＥＸＴフ
イールドを含み、ＰＭＷ＃３はＤＥＴＳＺフイールドと
ＤＥＴＡフイールドを含んでいる。ＥＸＤＥ命令検出装
置１５１８で示されるようにＥＸＤＥ命令の受け入れに
よりＤＥＸＴフイールドとＤＥＡフイールドはバツフア
１５２０に一時的に記憶される。バツフア１５２０内の
ＤＥＸＴフイールドは直ちにコンパレータ１５２４によ
りＯビツト１５２２と比較される。第１６図にプロツク
１５０２で示すような比較の結果があると、違法なフオ
ーマツトフイールドフラツグ１５２６がセツトされる。
この結果がないとライン１５２８が一つの信号を受けて
ＡＮＤゲート１５３０と１５３２を開かせる。これらＡ
ＮＤゲートが開くとＤＥＴＳＺフイールドの内容がバッ
フア１５３４に置かれ、ＤＥＴＡフイールドの内容がバ
ツフア１５３６に置かれる。コンパレータ１５３８によ
りバツフア２０から受け取るＤＥＸＴフイールドとバツ
フア１５３４から受け取るＤＥＴＳＺフイールドが比較
される。コンパレータ１５３８は周知のロジツクを有し
、二つの数の等しいことや、どちらの数が大きいかを決
定するため用いられる。第１６図にプロツク１５０６で
示すように、ＤＥＸＴ番号がＤＥＴＳＺ番号に等しいか
それより大であれば違法付加拡張数１５４０が０Ｒゲー
ト１５４２により作動される。またＤＥＸＴ番号がＤＥ
ＴＳＺ番号より小であればＡＮＤゲート１５４４と１５
４６が開かせられる。ＡＮＤゲート１５４４が開くとＰ
ＣＢ４ＯＯに関連した付加拡張テーブル（ＤＥＴ）１５
４８の選択が可能となる。すなわち、ＤＥＴＡフイール
ドに示されるように付加拡張テーブルの絶対アドレスの
通過が許されそして適正なりＥＴの選択が許される。ゲ
ート１５４６が開くとバツフア１５２０内のＤＥＸＴフ
イールドにより示される数がここでは左から第三番目の
ビットを選択するように示されている付加拡張テーブル
１５４８内の適正なビツトのアドレスづけを許される。
付加拡張テーブル１５４８は８ビット付加拡張テーブル
についてはアドレス０（このアドレスはネイチイブまた
は非ネイテイブモードを示す）にはじまりアドレス７に
終る複数のビットロケーシヨンを含む。従つて、ＤＥＸ
Ｔが２に等しいならＤＥＴの第三ロケーシヨンは図示の
ごとくにアドレスづけされる。付加拡張テーブル１５４
８から読まれたビットはコンパレータ１５５０に移され
、そこでそのビツトが第１６図のプロツク１５１０に従
つてＯビット１５５２と比較される。

正の比較結果が出れば違法な付加拡張番号フラツグ１５
４０がセツトされる。比較結果がなければコンパレータ
１５５０の出力がＡＮＤゲート１５５４を開かせる。Ａ
ＮＤゲート１５５４が開くとＤＥＸＴ番号が連続的にコ
ンパレータ１５５６−１〜１５５６−Ｎにより比較され
うるようになる。バツフア１５２０内のＤＥＸＴ番号は
、まずその番号により表わされる関連したハードウエア
とフアームウエァがこのシステム内にあるかどうかをき
めるために、ＤＥＸＴの第１番目１５５７と比較される
。フロツク１５５７，１５５９，１５６２内のＤＥＸＴ
番号は関連したハードウエア／フアームウエアがこのシ
ステムに含まれているときのみセツトされ存在する。も
し比較がなければＡＮＤゲート１５５８が開かれてこの
ＤＥＸＴ番号がＤＥＸＴの第２番目１５５９と比較され
うるようにする。ＤＥＸＴ番号とＤＥＴＳＺ番号Ｎｌ５
６２とを比較するために最後のコンパレータ１５５６−
ＮがＡＮＤゲート１５６０を介して入力を受け取るまで
そのような比較が連続してなされる。もし比較がないな
らばコンパレータ１５５６−Ｎからのライン１５６４に
発生される信号が０Ｒゲート１５４２を介して違法な付
加拡張フラッグを作動させる。もしコンパレータ１５５
６の一方が一つの比較信号を発生するならば０Ｒゲート
１５５６、ＡＮＤゲート１５６８，１５７０，１５７２
が開かれる。ＡＮＤゲート１５７０が開くとＤＥＡフイ
ールドのオペコードがエミユレーシヨンユニツトに、Ａ
ＮＤゲート１５７２が開くとＤＥＡフイールドのアーギ
ユメントがエミユレーシヨンユニツトに夫々バツフア１
５２０から転送される。ＡＮＤゲート１５６８が開くと
ＤＥＸＴ番号がＰＣＢ４ＯＯに通りＰＭＷ＃０に書込ま
れる。ＡＮＤゲート１５６８は検出装置１５７６から入
る第二ライン１５７４により開かれねばならない。この
信号はバッファ１５２０に入るＤＥＡフイールドのオペ
コードが１以上の命令についてネイテイブモードから非
ネイテイブモードに入ることを示すならばライン１５７
４に発生される。この場合、特定の機能またはオペレー
シヨンについて非ネイテイブモードでの処理中に割込み
が生じるならば、ＤＥＸＴ番号で示されるステータスが
その０ｑ特定のプロセスについてＰＣＢ４ＯＯ内に退避
されるようにＤＥＸＴ番号はＰＣＢ４ＯＯに記憶される
。

もし、唯一つの命令が非ネイテイブモードで処理される
べきことをＤＥＡフイールドが示すならば、ＰＣＢ４Ｏ
ＯにＤＥＸＴ番号を退避する必要はない。従つて、ＤＥ
ＸＴ番号がＰＣＢ４ＯＯに退避されエミュレーションユ
ニットがこのときバッファ１５２０からオペコードとア
ーギユメントを受け取つていれば、このエミュレーショ
ンユニットは処理のために作動される。

さらに図示しないがアーギユメントがエミユレーシヨン
ユニツトに受け入れられず、あるいはそのエミユレーシ
ヨンユニツトのケイパビリテイの範囲外のであれば、違
法アーギユメントフラヅグを立てることにより違法アー
ギユメントをオペレータに知らせる信号がエミユレーシ
ヨンユニットから入る。

適正な作動後にこのエミユレーシヨンユニットはそのよ
うなエミユレーシヨンモードで処理を行い、その後にこ
のシステム内の高次の優先順位をもつプロセスによりす
ぐに割り込まれない限りこのエミユレーシヨンユニット
はネイテイブモードに制御をもどすことになる。このＣ
ＰＵすなわちＣＰＵｌＯ４に含まれる工ミニレータはフ
アームウエアコンポーネント、ソフトウエアコンポーネ
ントおよびハードウエアコンポーネントから成る。

この工ミニレータは、それとオペレータとの間をインタ
ーフエースする一つのプロセスと、工ミニレートされる
中央プロセサ（ＥＣＰ）の実行を主な役目とする第二の
プロセスの、二つのプロセスとして動作する。そのよう
に第二のプロセスはＥＣＰモード（非ネイテイブモード
）とネイテイブモードの間で切換わる。この工ミニレー
タは論理的に三つの主コンポーネントに構成される。第
一のコンポーネントはフアームウエア互換機構（ＣＦ）
であり、これは殆んどのＥＣＰ命令を工ミニレートし、
ネイテイブ・フアームウエア・イベント認識メカニズム
とインターフエースする。もう一つのコンポーネントは
工ミニレータ・ソフトウエア・パツケージ（ＥＳＰ）で
あり、これはすべての残りのＣＰＵ機能、すべての一般
化されたＩ／Ｏチャンネル機能、およびすべての特殊な
工ミニレータ・サポート機能を行う。最後のコンポーネ
ントは周辺変換パッケージ（ＰＣＰ）（図示せず）であ
り、これはすべての周辺サブシステムの特定の機能を行
う。第１８図はこれら三つの主機能コンポーネントの内
のそれらの間のインターフエースとそれらに関連した同
期化セマフオの二つを示すものである。

詳細にはＣＦｌ６ＯＯはエミユレーシヨンの主ラインに
係わる工ミニレータのフアームウエア部分であつて基本
的にはＥＣＰプロセス（ＥＳＰ／ＥＣＰ）に対し、マス
タースレーブの関係にある。すなわちＣＦが行わないサ
ービスをＣＦがＥＳＰ／ＥＣＰに要求する。基本的なＣ
Ｆの役目は次の通りである。

まず一般的には、前述したようにＣＦは殆んどのＥＣＰ
命令を工ミニレートする。ＣＦの第二の役目はそれがＥ
ＣＰタイプの割込みを表わすネイテイブイベントを検出
することである。この機能は同期化セマフオの一つを通
して行われる。ＣＦのもう一つの役目は、ＥＣＰインタ
ラプトを処理して関連したコンピユータプログラムのス
テータスを示すワードのスワップを行い、現在のワード
が工ミニレートされるプロセサのステータスを示すよう
にすることである。このワードは、後述するようにプロ
グラム・ステータス・ワード（ＰＳＷ）と呼ばれるもの
である。さらに、ここでは重要でないがこのＣＦはネー
テイブ機能に関連したすべての所要のメモリ保護キーの
チエックを行う。ＥＳＰｌ６Ｏ２はＥＳＰ／ＣＰｌ６Ｏ
６とＥＳＰ／ＥＣＰｌ６Ｏ４の二つのプロセスを含み、
Ｃｐは通信プロセスでありＥＣＰは目標であるすなわち
工ミニレートされる中央プロセサを工ミニレートする際
用いられるプロセスである。

プロセス間の切換はオペレータコンソール１６０８と１
／Ｏサブシステム１６１３に関連した事象の結果として
行われる。ＥＳＰｌ６Ｏ２の機能はＣＦに連絡されるべ
きデータのセツトアツプのためと制御の初期転送を行う
ためとして用いられる工ミニレータ制御機能を含む。Ｅ
ＳＰｌ６Ｏ２のもう一つの機能は、一般にＣＦが行うこ
との出来ない補助サービスである。これはＥＳＰ／ＥＣ
ＰがＣＦにより送られるエントリコードを介して確認す
る一つの範囲の機能をカバーする。これらのサービスは
Ｉ／Ｏ命令のシミユレーシヨン、ＥＣＰ割込みへのネイ
ティブイベントの変換、ＥＳＰ持ち状態のエミユレーシ
ヨン、メモリ保護サポートシミユレーシヨン、ＥＣＰ［
エラー］処理、ＥＳＰ／ＥＣＰ初期プログラムロード（
ＩＰＬ）のシミユレーシヨンおよびＥＣＰタイマのシミ
ユレーシヨン、を含む。上記機能の内のＥＣＰ持ち状態
のエミユレーシヨンがここでまず問題である。ＥＣＰタ
ーゲツト・システムのメモリ１６０５は記述子が常時維
持される一つの大きなＣＰＵメモリセグメントにより表
わされる。ＣＰＵとＥＣＰの両システムにおけるメモリ
の基本ユニツトは８ビツトバイトであるから、ＣＰＵメ
モリ内の各バイトはＥＣＰメモリにおける−バイトを表
わす。ＥＣＰメモリの一バイトのＣＰＵアドレスはＥＣ
ＰアドレスとＥＣＰメモリのセグメント記述子とを用い
て計算される。ＥＣＰカット・プログラム・ステータス
・ワード（ＣＰＳＷ）は工ミニレータメモリ内で一つの
倍長語で表わされる。これはＣＦが作動されるときにフ
アームウエアレジスタに渡される。ＥＳＰ／ＥＣＰプロ
セスが制御を受けるとき主記憶装置内のＣＰＳＷはフア
ームウエアにより現在の値にセツトされる。ＥＣＰレジ
スタのセツトはＣＦがアクテイプのときに等価なＣＰＵ
レジスタにおいて維持される。工ミニレートされる中央
プロセサ（ＥＣＰ）のこれらおよびその他の特徴は例え
ば１９７１年フアン・ノストランド・レーンボルト社（
ＶａｎＮＯｓｔｒａｎｄＲｅｉｎｈＯｌｄＣＯｍｐａｎ
ｙ）版のパリ一・カザン・ジユニア（ＨａｒｒｙＫａｔ
ｚａｎ，．Ｊｒ．）著の［コンピユータ・オーガニゼー
シヨン・アンド・ザ・システム／３７０（ＣＯｍｐｕｔ
ｅｒＯｒｇａｎｉｚａｔｉＯｎａｎｄｔｈｅＳｙｓｔｅ
ｍ／３７０）」なる文献およびＩＢＭシステムズジャー
ナル（ＩＢＭＳｙｓｔｅｍｓＪＯｕｒｎａｌ）第３巻第
２号、１９６４のジ一・工ー・ブロー（Ｇ．Ａ．Ｂｌａ
ａｕｗ）とエフ・ピ一・ブルックス・ジユニア（Ｆ．Ｐ
．ＢｒＯＯｋｓ．Ｊｒ．）著の［ザ・ストラクチユア・
オフ・システム／３６０、パートエーアウトライン・オ
フ・ザ・ロジカル・ストラクチユア（ＴｈｅＳｔｒｕｃ
ｔｕｒｅＯｆＳｙｓｔｅｍ／３６０、ＰａｒｔＩ−０ｕ
ｔ１ｉｎｅ０ｆｔｈｅＬ０ｇｉｃａ１Ｓｔｒｕｃｔｕｒ
ｅ）」なる文献に詳説されている。工ミニレータのフア
ームウエアコンポーネントとソフトウエアコンポーネン
ト間の通信はソフトウエアによりイニシヤライズされそ
してソフトウエアとフアームウエアにより維持される工
ミニレータメモリ内の一組のテーブル１６０７を介して
行われる。

これらテーブルについてここで説明する。ここでは問題
としてとりあげないシステム１／Ｏテーブルに加えて、
テーブル１６０７は第１９図に示すようなワードアレイ
からなる工ミニレータ通信領域（ＥＣＲ）を含む。

ＥＳＰ／ＥＣＰのベースレジスタはこのエリアのセグメ
ント化されたアドレスを含む。ＣＦとＥＳＰ／ＥＣＰと
の間で転送される情報について特定のロケーシヨンを与
えることに加え、このアレイはＥＳＰを要求するときに
すべてのＥＣＰレジスタの内容を記憶するためのスペー
スをＣＦに与える。このアレイ内の或る領域の使用は次
の通りである。ワード１一全ＥＣＰメモリのセグメント
化されたアドレス。ワード４一生成および初期化のオプ
シヨンを示す工ミニレータオプション制御ワード（ＥＯ
ＣＷ）他の機能に加えてこれはＥＣＰタイマオプシヨン
があるかどうかを示す。

ワード５，６−カレントＥＣＰＰＳＷＯ（後述する。

この詳細については前記文献を参照のこと。ワードJメ
[割込フラツグワード（ＩＦＷ）。ペンデイグＥＣＰ割
込とそれらのソースを示す一組のフラツグ。詳細は第２
０図に示す。

ワード８−ＳＥＭ−Ｍ用のセマフオ記述子のセグメント
化されたアドレス。

ワード９−ＳＥＭ−Ｃ用のセマフオ記述子のセグメント
化されたアドレス。

ワード１４〜４５−ベースレジスタ、汎用レジスタ、科
学計算用レジスタの内容がＥＳＰ／ＥＣＰをＣＰが呼出
すときＣＰにより記憶される退避領域。

ワード４７一持ち状態プロンプテイングインターノくル
〜 ワード６９一持ち状態の合計時間。

ワード７０一持ち状態モニタリングタイム。

ワード１００−ＥＣＰタイマ・デクレメント値。ワード
１０１−ＥＣＰタイマ・デクレメント期間。ワード１０
２，１０３−インターバルタイマ／プロセスタイマ期間
。第１９図のワード７は次のようにフラツグを含めて第
２０図に詳細に示される。

ＳＩＦはシステム割込フラツグでありＥＳＰ／ＥＣＰに
よりセツトされて入力／出力チヤンネルについてのペン
デイング割込と外部割込を示す。ＴＩＦはタイマ割込フ
ラツグであつてこれはＥＣＰタイマが負となるとＥＳＰ
／ＥＣＰによりセツトされる。ＩＫＦは割込キーフラツ
グであり、割込コマンドがオペレータコンソールを通じ
て送られるときＥＳＰ／ＥＣＰによりセツトされる。０
ＳＭＦはワン・ステツプ・モード・フラッグでありそれ
がＣＦにワン・ステツプ・モードの実行を要求するとき
にＥＳＰ／ＥＣＰによりセツトされる。

ＳＣＮはＥＳＰ／ＥＣＰに対しては要求がなされるとき
に用いるサービス・クラス・番号である。工ミニレータ
の主構成コンポーネント間の制御の移動はプロセスレベ
ル、手続きレベル、または命令レベルである関連制御レ
ベルにより調べることが出来る。

ＥＳＰ／ＥＣＰおよびＥＳＰ／ＣＰの要求はプロセスレ
ベル制御を含む。第１８図においてプロセス間の制御の
移動は、マスタセマフオＳＥＭ−Ｍｌ６ｌ７と通信セマ
フオＳＥＭ−Ｃｌ６ｌ９の二つのセマフオの一つにもと
づくＶオペレーシヨンまたはＰオペレーシヨンを行うプ
ロセスにより達成される。高次の優先順位をもつプロセ
ス（ＥＳＰ／ＣＰ）の状態は持ちからレデイにあるいは
レデイから持ちに変わり、いずれの場合でも持ち状態プ
ロセスはレデイまたは実行プロセスになる。ＣＦに対す
るすべてのＥＳＰの呼出しはＥＳＰ／ＥＣＰｌ６Ｏ４か
ら発生されると同じプロセス内にある。手続きレベル呼
出しはＥＳＰ／ＥＣＰがＥＣＰ命令レベルエミユレーシ
ヨンをとりもどすためにＣＦに制御を移すときに生じる
。この呼出しはＥＸＤＥ命令を介して行われる。ＥＸＤ
Ｅ命令のオペランドフイールドはＣＦにこの要求がＰＣ
Ｂ内のＤＥＸＴバイトの、プロセスをＥＣＰモードすな
わちエミユレーシヨンモードまたは非ネイテイブモード
にするような変化を要求する。続いて、このＣＦはＥＳ
Ｐ、ＥＣＰのサービスが要求されるまでＥＣＰ命令エミ
ユレーシヨンを行う。制御のこの形の移動は、ＥＳＰが
一つのサービスを与えた後ＣＦにもどるたびにＣＦがは
じめにＥＳＰ／ＥＣＰから呼出されるときに用いられる
。夫々の場合にＣＦは命令エミユレーシヨンを回復する
前にＥＣＲからＥＣＰレジスタ値をロードする。ＥＸＤ
Ｅ命令の付加拡張アーギユメント（ＤＥＡ）はＣＦによ
り行われるべき機能を示す。ＣＦからＥＳＰ／ＥＣＰへ
の制御の移動はＣＦがＥＣＰサービスの達成のためにＥ
ＳＰ／ＥＣＰのたすけを必要とするとき常に与えられる
。

この移動はアクテイブなＰＣＢ内のＤＥＸＴバイトをＯ
にセツトしそしてＥＳＰ／ＥＣＰ入口点のアドレスを命
令カウンタに置くことによりＣＦによつて行われる。こ
れが行われる前に、このＣＦはＥＣＲ内のＥＣＰレジス
タの内容を蓄え、ＰＳＷを更新しサービスクラス番号（
ＳＣＮ）すなわち必要とされるサービスのタイプを示
すエントリ−コードをＥＣＲに置く。詳細には、互換機
構（ＣＦ）１６００は次の機能を行うネイテイブモード
・フアームウエアへの加算から成る。

すなわちＥＣＰ命令の実行、ＥＣＰ割込のシミユレーシ
ヨン、ネイテイブ゜フアームウエア（ＮＦ）／ＣＦフア
ームウエア・インターフエシングおよびＣＦ／ＥＳＰイ
ンターフエーシングである。工ミニレータは結果が実質
的にＥＣＰについて特定されたものと同じになるように
ＥＣＰ命令を実行する。ＥＣＰ割込機構はＣＦｌ６ＯＯ
とＥＳＰｌ６Ｏ２によりシミユレートされる。ＣＦは割
込みが許されるときに生じるＥＣＰ割込み走査とＰＳＷ
スワツプに関係する。ＥＳＰ／ＥＣＰは、ネイテイブＩ
／０割込事象をＩ／０または外部割込みに変換する役割
をもつている。ＣＦとＥＳＰは割込フラツグワード（Ｉ
ＦＷ）を介してＥＣＰＩ／０と外部割込のシミユレーシ
ヨンを調整する。

ＥＳＰはＩＦＷ内に割込条件をセツトしそしてＣＦがこ
のワードを走査してＣＰＳＷから割込が許されるかどう
かを決定する。もしこれが許されると、ＩＦＷ内の適当
なインジヶータがクリアされる。すなわちこの状態はペ
ンデイングとなる。すべてのプログラミング例外割込は
ＣＦにより全て扱われる。例えばＥＣＰ命令のシミユレ
ーシヨンが要求されるときや、工ミニレート不能な命令
が認識されたとき、工ミニレータについてのネイテイブ
割込が検出されるとき、またはＥＣＰ持ち状態が検出さ
れる時などには、ＣＦｌ６ＯＯは、はじめに制御をＥＳ
Ｐｌ６Ｏ２に移す。ＥＳＰは制御を次の条件のもとでＣ
Ｆに移す。ＩＰＬによるＥＣＰの初期化、命令のシミユ
レーシヨンの完了、またはＥＣＰ割込のシミユレーシヨ
ンの完了。実行付加拡張命令（ＥＸＤＥ）はＣＦを作動
するためＥＳＰ／ＥＣＰにより用いられる。前に示した
ように、工ミニレータソフトウェアパッケージ（ＥＳＰ
）はネイテイブシステムに対し一つのネイテイブプロセ
スグループを含む二つの実際のプロセスとして現われる
。

ＥＳＰ／ＣＰプロセスは、全エミユレーシヨンのセッシ
ヨンを制御する（またはオペレータの制御を許す）プロ
セスである。このプロセスは第一の実行入□点を含み、
そして他のプロセスを作動させる役目を持つ。同様にこ
のセッシヨンの終了はこのプロセスにより制御される。
ＥＳＰ／ＣＰは、ＥＣＰがまだ作動されていないとかオ
ペレータ通信が進行中であるとかのため、ＥＣＰが実行
中でないときにのみアクテイブとなる。このＥＳＰ／Ｅ
ＣＰプロセスは互換機構への論理的拡張である。このプ
ロセスのもとでネイテイブ手続とＣＦは実行し、そのモ
ードはＤＥＸＴバイトの値によりきまる。すなわちＤＥ
ＸＴバイトの値がｏのときネイテイブモード処理を、そ
してＤＥＸＴバイトの値が例えば３であるときＥＣＰ命
令のＣＦ処理を示すという具合である。殆んど全部のＥ
ＳＰ／ＥＣＰの機能がＥＣＰ命令のシミユレーシヨンま
たはネイテイブイベントの検出についてＣＦにより作動
される。ＣＦ要求をサービスすることに加えて、このプ
ロセスはネイテイブからＥＣＰモードへの変化を開始さ
せ、ＥＳＰ／ＣＰインターフエースを維持する役目を持
つている。このプロセスを含む実際の手続は例えばＣＦ
作動、ＥＣＰメモリ保護シユミユレーシヨン、ＥＣＰ持
ち状態シユミユレーシヨン、ＥＣＰＩ／０実行シユミユ
レーシヨン（ＰＣＰを含む）およびＥＣＰ割込みシユミ
ユレーシヨンを含む。ＥＣＰ持ち状態シユミユレーシヨ
ンは重要であるから後で詳説する。工ミニレータサポー
ト機能のいくつかをここで詳説する。

一つの機能はＣＦ要求処理サポート機能であつてＥＳＰ
／ＥＣＰが補助サービスの必要なときにＣＦから入れら
れる。制御の移動を行うために、このＣＦはＥＣＲに適
当なＳＣＮを記憶し、ＤＥＸＴバイトをｏに変えそして
固定入口点でＥＳＰ／ＥＣＰネイテイブソフトウエアを
入れる。ＳＣＮは次のようにグループ化される。すなわ
ち、要求されたＩ／０実行、要求されたメモリサポート
サービス、検出された非同期イベント、および検出され
たＥＣＰ例外条件である。後者の二つのＳＣＮグループ
は重要であるからここで詳説する。非同期イベントの検
出された要求条件において、ＳＥＭ−Ｍセマフオカウン
ト内にメツセージが含まれているかどうかを調べるため
ＳＥＭ−Ｍセマフオカウントをテストすることにより、
ＣＦはネイテイブイベントがＥＳＰ／ＥＣＰに向けられ
ていることを決定する。

このカウントがＯより大きいときにＣＦはＥＣＲ内に適
当なＳＣＮを記憶し、制御をＥＳＰ／ＥＣＰに移す。Ｓ
ＣＮを分析するときにＥＳＰ／ＥＣＰはＳＥＭ−Ｍ内の
メツセージを得て次の事象のタイプのサービスのために
制御を適正なルーチンに移す。第一のタイプは１／０事
象であり、これはアテンシヨンまたはターミネーシヨン
事象の通知がＳＥＭ−Ｍに入れられていることを示す。
制御はこのときサービスに対して移され、ＥＣＰ害込み
へマツピングする。第二のタイプは、プロセス割込み例
外である。第三のタイプはプロセス間コミユニケーシヨ
ンである。これはＥＳＰ／ＥＣＰがシユミユレートされ
るＥＣＰ割込のＣＦを通知するためにＳＥＭ−Ｍにメツ
セージを置いたときに生じる。この技術は次の事象を調
整するために用いられる。すなわちＥＣＰコンンールタ
ーミネーシヨン、ＥＣＰコンソールアテンシヨン、ＥＣ
Ｐ割込キーおよびＥＣＰ経過時間タイマである。ここで
問題にする工ミニレータサポート機能の他のタイプはＥ
ＣＰ例外条件のクラスに応じて初期化されるものである
。

このタイプの条件０−つはＣＦが、工ミニレート不能の
ＥＣＰ命令を受け取つたときに生じる。オペレータは通
知を受け、この命令をバイパスするかあるいはセツシヨ
ンを終了するかの選択をする。このＥＣＰ例外に含まれ
ているのはＥＣＰ持ち状態であり、これはＣＦがＰＳｗ
内にセツトされた持ち状態ビツトを検出したときに示さ
れる。持ち状態のシユミユレーシヨンはこのとき行われ
る。ＥＣＰ持ち状態シユミユレーシヨンを述べる前にＥ
ＣＰタイマシユミュレーシヨンをここで述べる。

一つのインターバルタイマがＥＣＰにオプシヨンとして
使用出来る。このタイムは主記憶内の一つの固定ロケー
シヨンにある一つの完全ワードとして表わされる。この
タイマのターゲツト・システムにおける存在が工ミニレ
ータオプション制御ワードにより小されるときにこれは
ＥＣＰ記憶において直接に工ミニレートされる。ＥＣＰ
タイマシユミユレーシヨンはそのような固定ロケーシヨ
ンすなわちＥＣＰタイマがＥＣＰの実行中に与えられた
周波数で或る値だけ減算されることを要求する。ＥＳＰ
／ＥＣＰに関連するプロセスタイマはＥＣＰ経過時間タ
イムをシユミユレートする。プロセスタイマが終了する
と一つのフラツグがセツトされて処理がＥＳＰ／ＥＣＰ
内のルーチンにより開始されうることを示す。このルー
チンはＳＥＭ−Ｃにメツセージを入れ、これがＥＳＰ／
ＣＰをして制御を引き受けさせる。ＥＣＰタイマは予定
の値だけＥＣＰメモリ内で減算され、その結果は符号が
正から負に変つたかどうかを決定するためにチエツクさ
れる。この符号の変化によりメツセージがＳＥＭ−Ｍに
入れられてＥＣＰタイマ害込をシュミユレートする。い
ずれにしてもプロセスタイマーをセツトした手段はＥＳ
Ｐ／ＣＰをしてＳＥＭ−Ｃをキユ一に入れネイテイブ持
ち状態にする。ＥＳＰ／ＥＣＰは再び制御を得てそのよ
うなルーチンから出る。ＥＣＰ侍ち状態におけるＥＣＰ
経過時間を明らかにするためにインタバルタイマが後述
するように用いられる。プロセスタイマの終了により生
じる例外の頻度は工ミニレータの性能に影響するから、
ユーザーは、プロセスタイマにおいて用いられる時間間
隔を、一つの値を特定することにより決定することが可
能である。

プロセスタイマの時間間隔は特定されねばならず、用い
られる減分は特定された時間間隔に直接比例する。ＥＣ
Ｐ持ち状態シユミユレーシヨンにおいては、ＥＣＰ持ち
状態に対応する等価なＣＰＵｌＯ４のマシンの状態はな
いから、オペレータにとつては、いつそのような工ミニ
レータが持ち状態になつたかを決定することは困難であ
る。

さらに、もしＥＳＰ／ＥＣＰが持ち状態のシユミユレー
シヨンのために実行ループ内に単にあるだけならば他の
レデイプロセスはアクテイブにはなり得ない。このため
工ミニレータはホストシステムの性能を最適にしＥＣＰ
のアクテイビテイをオペレータに知らせるためにＥＣＰ
持ち状態をモニタする。持ち状態がＰＳＷのスワツプの
結果検出されるときに、可能な割込みをペンデイングに
するためのテストがなされる。もしＰＳｗシステムマス
クにより割込みが許されないことが示されると、いわゆ
るハードな持ち状態になり、それにより持ち状態のシユ
ミユレーシヨンが−防止される。割込みのペンデイング
がないと持ち状態のシユミユレーシヨンが開始されるの
であり、さもないと制御がＣＦにもどされる。ＥＳＰ／
ＥＣＰはインターバルタイマを用いてその持ち状態をモ
ニタし、オペレータにいかに長い（ＥＣＲのワード６９
）持ち １状態が実際にあつたかを周期的に（ＥＣＲの
ワード４７）知らせる。ＥＣＰが持ち状態から出るのを
防止する条件に気づいたならオペｌノータはＥＣＰター
ゲツトプログラムを中断することが出来る。
１持ち状態
のシュミユレーシヨンは次のように機能する。インター
バルタイマを予め定められた値にセツトし、予定時間が
経過したときインターバルタイマからＳＥＭ−Ｍにメツ
セージを送らせる信号をＥＳＰ／ＥＣＰは出す。ＥＳＰ
／ＥＣＰは 冫このときＳＥＭ−Ｍをキユ一に入れメツ
セージがＳＥＭ−Ｍに送られるとき実行が回復される。
持ち状態からの脱出を行わせるＥＣＰ割込みはＳＥＭ−
Ｍを介して信号されるから、この動作は、他のプロセス
の実行させながらＥＳＰ／ＥＣＰを ２中断して持ち状
態にし、自動的に持ち状態からの脱出が可能なときをＥ
ＳＰ／ＥＣＰに知らせる。ＥＣＰ割込に対応するネイテ
イブイベント、シユミユレートされるＥＣＰタイマの符
号変化、インタバルタイマの終了の三つのタイプの動作
のい Ｊずれかにより作動されるべきＳＥＭ−ＭとＥＳ
Ｐ／ＥＣＰにメツセージが送られる。これらの条件のい
ずれかに対応する割込みが許されるなら、制御はＰＳＷ
スワツプのためＣＦにもどされる。ＥＣＰタイマはＥＣ
Ｐが持ち状態にある間アク ５テープであるから、ＥＣ
ＰタイマはＥＳＰ／ＥＣＰがＳＥＭ−Ｍのキユ一に登録
されて費す時間を反映するため更新されねばならない。
これは前述のＥＳＰ／ＥＣＰプロセスタイマに用いられ
たのと同じ値を用いてインタバルタイマをセツト ４す
ることにより行われる。インタバルタイマが終了すると
、ＥＣＰタイマは更新されそしてＥＳＰ／ＣＰ内でテス
トされる。ＥＣＰタイマが符号を変えると、ポテンシヤ
ル割込みがＥＳＰ／ＣＰ内で処理される。許されうる割
込みが検出されないならばインタバルタイマは連続的に
りセツトされる。全持ち状態時間は累積されそして一つ
のメツセージがプロンプテイング間隔が終わるたびにオ
ペレータに送られる。第２１図は本発明による持ち状態
シユミユレーシヨンのフローチヤートである。

ＰＳＷビツト１４（ＥＣＲのワード５内のＰＳＷのｗビ
ツト）が２進１にセツトされて持ち状態条件を示すとき
に持ち状態シユミユレーシヨンに入いる。かくしてプロ
ツク１７００により示される本発明の持ち状態シユミユ
レーシヨンに入つた後にプロツク１７０２に入り、そこ
でこれがハードな持ち状態であるかどうかについての決
定がなされる。ハードな持ち状態は、ＥＣＰで出され得
ないものである。この条件はＰＳＷにおけるシステムマ
スクによりそのビツトロケーシヨンの夫々が２進０にな
ることによつて示され、それにより割込が許されないこ
とを示す。この条件は例えば緊急またはエラー条件のも
とで存在しうる。かくしてハードな持ち状態が存在する
と、一つのメツセージがオペレータに送られ、オペレー
タが何らかの修正を行えるようにそのような状況を示す
。これはプロツク１７０４で示される。ブロツク１７０
２がハードな持ち状態条件を示さないならばプロツク１
７０６に入りＰテストによりＳＥＭ−Ｍカウントのテス
トがなされる。ＳＥＭ−ＭカウントはＳＥＭ−Ｍに何ら
かのメツセージがあるか否を示し、それによりカウント
がＯより大きいときＳＥＭ−Ｍにメツセージがあり、カ
ウントがＯのときＳＥＭ−Ｍにメツセージがないことを
示す。Ｐテストに応答しＯによつてＳＥＭ−Ｍにメツセ
ージがないことが示されると、プロツク１７０８に入り
そしてインターバルタイマがＥＣＲ（ワード１０２と１
０３）において特定されたプロセスタイマインターバル
を用いることによりセツトされる。ＥＳＰはＳＥＭ−Ｍ
のキユ一に入れられて（インターバルタイマが終了した
ことの指示と共に）ＳＥＭ−Ｍでのメツセージを待つ。
さらに、Ｏより大きいカウントによりＳＥＭ−Ｍにメツ
セージがあることが示されると、プロツク１７１０に入
りプロセスがＳＥＭ−Ｍでキユ一に入れられる。プロツ
ク１７１０で示されるようにＳＥＭ−Ｍでプロセスをキ
ユ一に登録した後に、ＳＥＭ−Ｍにメツセージが受け取
られると、そのメツセージのソースに呼掛けを行うため
プロツク１７１２に入る。

メツセージソースはＩ／０イベント、ＥＣＰタイマーま
たはインターバルタイマーランアウトの指示を含む。こ
のメツセージソースがＩ／０イベントであれば、一つの
イベントが生じたＩ／０チヤンネルに対応するＩ／０割
込みフラツグの一つがプロツク１７１６に示される割込
みフラツグワードにおいて示される。

ＥＣＰタイマーが終了したならば外部割込みフラツグが
プロツク１７１４で示されるように割込みフラツグワー
ド内にセツトされる。インターバルタイマが終了すると
、プロツク１７１８に示されるようにＥＣＲに特定され
る値だけＥＣＰタイマが更新される。プロツク１７１８
から連続的に、ＥＣＰタイマが符号を正から負に変えた
かどうかについてのチエツクがなされる。これはプロツ
ク１７２４により示される。変えていれば割込みフラツ
グワード内の外部割込みフラツグがプロツク１７２６で
示されるようにセツトされる。これらイベントの夫々、
すなわちプロツク１７１４，１７１６，１７２６で示さ
れるＩＦＷにおけるフラツグの設定の後にプロヤスの流
れがプロツク１７２０において連続しそこで割込みが許
されるかどうかについての決定がなされる。割込みが許
されないのであれば上述のルーチンはプロツク１７０６
の入力で再び続けられる。すなわち、ＳＥＭ−Ｍにメツ
セージがあるかないかについてのテストがなされる。プ
ロツク１７２０で示されるように、可能な割込みがある
ならば、制御の移動がプロツク１７３０で示す互換機構
を通じてなされる。

この互換機構が次に行う事はＰＳＷスワツプを実行する
ことであり、もし持ち状態ビツトすなわちＰＳＷビツト
１４が２進１であれば持ち状態シユミユレーシヨンに再
び入る。持ち状態ビツトが２進０であればＥＣＰ内の実
行プロセスは指示された命令で続けられる。インターバ
ルタイマの終了が示されているプロセスの流れが続くと
き、もしＥＣＰタイマがプロツク１７２４で示すように
符号を変えなかつたなら持ち状態カウンタがプロツク１
７２８で示すようにインクレメントされる。もしモニタ
リング期間（すなわち持ち状態プロンプテイング間隔（
ＥＣＲ内のワード４７））がプロツク１７３２で示すよ
うに経過してしまつたなら、一つのメツセージがオペレ
ータに送られ（プロツク１７３４）、オペレータにシス
テムが持ち状態にあつた時間の長さを知らせる。ＥＣＲ
におけるこのモニタリング期間が経過していなければ、
プロセスの流れはプロツク１７３４から続くのと同様に
プロツク１７３２から続いてプロツク１７０８に入る。
すなわちインターバルタイマはプロセスタイマ・インタ
ーバルを用いてセツトされそしてプロセスがＳＥＭ−Ｍ
でキユ一に登録される。持ち状態シユミユレーシヨンに
ついて第２１図に示したプロセスは、本発明のオペレー
テイング・システム、特にＥＳＰｌ６Ｏ２とＣＦｌ６Ｏ
Ｏのハードウエア、フアームウエアおよびソフトウエア
の特徴を示す第２２図によりさらに明らかとなる。第２
２図において、ＣＦとＥＳＰのハードウエア、フアーム
ウエア、ソフトウエアにより与えられる機能が示される
。

ハードな持ち状態フラツグ１８０はＡＮＤ機能１８０２
が完全に可能にされるときセツトされる。ＰＳＷシステ
ムマスク１８０４がシステムマスクビツト１〜８の夫々
すべてに２進０を示し、且つＣＰＳＷ持ち状態ビツト１
８５０が２進１のとき、ＡＮＤ機能１８０２は完全に可
能にされる。かくしてハードな持ち状態フラツグ１８０
０によるハードな持ち状態の指示は、持ち状態シユミユ
レーシヨンに入れないことを示し、従つてオペレータは
第２２図と第２１図で示されるようにプロツク１７０４
により情報を受ける。ハードな持ち状態フラツグがセツ
トされていないならＡＮＤ機能１９０２はインバータ機
能１９００により部分的に可能となる。図のようにＡＮ
Ｄ機能１９０２はＰＳＷの持ち状態ビツトが２進１のと
きに完全にセツトされる。割込みフラツグワード（ＩＦ
Ｗ）１８０６は８ビツトである。

はじめの７ビツトはＥＣＰオペレーシヨンについての７
個の対応するチヤンネルにおける入力／出力イベントに
対応し、第８番目のビツトは後述する外部割込みに対応
する。ＩＦＷｌ８Ｏ６内のいずれか一つのビツトを２進
１にセツトし、ＰＳＷシステムマスク１８０４内の同じ
番号のビツトを２進１にセツトすることによつて持ち状
態の間ペンデイングになつている可能な割込みがあるこ
とがＡＮＤ機能１８０８を介して示される。もしＩＦＷ
ｌ８Ｏ６内のいずれかのビツトがマスク１８０４内の同
じ番号をもつビツトと比較されるならば、対応するコン
パレータ１８１２は等しいという結果を出力し、０Ｒ機
能１８１４を介してＡＮＤ機能１８０８の他方の入力を
部分的に可能にするようにセツトされる。可能な割込み
のペンデイングＱ指示は、持ち状態ビツト１８５０、す
なわちＣＰＳＷビツト番号１４が２進１であれば、ＡＮ
Ｄ機能１８０８を介してライン１８１６に対し完全に可
能であり、これによりＥＣＰが持ち状態であることが示
される。ＩＦＷｌ８Ｏ６内の一つのビツトを２進１にセ
ツトするために割込みが生じていなければならない。

ＩＦＷｌ８Ｏ６内のそのようなビツトのセツテイングは
、メツセージデコーダ１８２０によるＳＥＭ−Ｍセマフ
オ１８１８内のメツセージの変換すなわちデコーデイン
グを介して生じる。ＳＥＭ−Ｍｌ８ｌ８にメツセージを
配置することはＩ／Ｏ割込みと外部割込みを含む一つの
割込み条件に応じて生じる。Ｉ／Ｏ割込みはＥＣＰに関
連した７つの入力／出力チヤンネルの内の一つからＣＰ
ＵＩ／Ｏターミネーシヨンがあるときに生じる。この条
件が示されて、０Ｒ機能１８２２によりＳＥＭ−Ｍｌ８
ｌ８にメツセージとして記憶される。０Ｒ機能１８２２
の出力は／Ｏイベントまたは外部割込みの終了時に通常
与えられるＶオペレーシヨン信号を示す。

また外部割込みは、オペレータの割込みキーの作動また
はＥＣＰタイマの符号変化に応答して一つの信号を受け
取る別の０Ｒ機能１８２６により、ＳＥＭ−Ｍｌ８ｌ８
上のメツセージとして０Ｒ機能１８２２を介して入力に
与えられる。インターバルタイマ・ランアウトおよび他
の割込みを示すメツセージもＳＥＭ−Ｍに置かれる。こ
れらの事象のいずれか一つによつてＳＥＭ−Ｍｌ８ｌ８
に一つのメツセージが置かれ、ＡＮＤ機能１８２８がＰ
オペレーシヨン信号により可能にされるときに、メツセ
ージはメツセージデコーダ１８２０によつて解読される
。ＳＥＭ−Ｍ上のメツセージの数のトラツクを記憶する
ために、カウンタ１８３０が含まれており、これはイン
クレメント入力とデクレメント入力を有する。インクレ
メント入力は０Ｒ機能１８２２の出力に接続され、一つ
のメツセージがＳＥＭ−Ｍに置かれるたびにカウンタ１
８３０の加算を許′ｄす。

同様にカウンタ１８３０は一つのメツセージがＡＮＤ機
能１８２８を介してＳＥＭ−Ｍからとり出されるたびに
減算される。セマフオＳＥＭ−Ｍは先入れ先出し方式の
メモリスタツクであつて、そのような構成は周知である
。カウンタ１８３０はＳＥＭ−Ｍｌ８ｌ８にメツセージ
があるかどうかを示すために設けられており、その機能
を与えるためにコンパレータ１８３２と０ビツト１８３
４を利用する。コンパレータ１８３２の入力ＡとＢが等
しければＡ−Ｂの比較信号が生成され、それによりＡＮ
Ｄ機能１８３８を介してノーメツセージフラツグ１８３
６をセツトする。Ａ入力がＢ入力より大であつてＳＥＭ
−Ｍｌ８ｌ８にメツセージがあることを示すならばメツ
セージ処理イネーブルフラツグ１８４０がＡＮＤ機能１
８４２によりセツトされる。ＡＮＤ機能１９０２が完全
に可能なとき発生されハードでない通常の持ち状態があ
ることを示すライン１８０１上の信号により、ＡＮＤ機
能１８３８と１８４２は完全に可能にされる。ＳＥＭ−
Ｍ上にメツセージがあり且つフラツグ１８４０がセツト
されるなら、Ｐオペレーシヨンが可能になり、メツセー
ジがＳＥＭ−Ｍｌ８ｌ８からとり出されうるようになる
。可能な割込みが、ＣＰＳＷがライン１８１６上の信号
により持ち状態を示す間にペンデイングであるならばＤ
ＥＡアーギユメント１８４４が２進１にセツトされ、そ
れによりフラツグ１８４６で示されるようにＰＳＷスワ
ツプを可能にする。

これはＡＮＤ機能１８４８を開き０Ｒ機能１８５２を介
して新しいＰＳＷビツトを現ＰＳＷ持ち状態ビツトレジ
スタ１８５０に置きうるようにする。同様に、０Ｒ機能
１８５２を介してレジスタ１８５０を初期化するような
、図示しない他の手段によりＡＮＤ機能１８５３を介し
て新しい持ち状態ビツトが立てられる。この新しい持ち
状態の表示はレジスタ１８５０のセツトまたはりセツト
を介してレジスタ１８５０に置かれる。レジスタ１８５
０は単なるフリツプフロツプでよい。もしこの新しいビ
ツトが２進１であり持ち状態を示すならばレジスタ１８
５０がセツトされる。レジスタ１８５０はこの新しい持
ち状態ビツトが２進０であつてＥＣＰが持ち状態でない
ことを示すならインバータ機能１８５５を介してりセツ
トされる。ライン１８５６土のインバータ機能１８５４
により示されるように、可能な割込みのペンデイングが
なく且つＡＮＤ機能１８５７も持ち状態の表示により開
かれているならば、制御フラツグ１８５８がセツトされ
てライン１８０１上の信号と共にＡＮＤ機能１８６１を
動作可能にする。制御フラツグ１８５８のセツトにより
ネイテイブモード実行が可能になり、これによつてペン
デイングになつている可能な割込みがＳＥＭ−Ｍに置か
れるまで、このシステムを持ち状態にしておく必要がな
く、有用な処理時間の損失がなくなる。

ＡＮＤ機能１８６１が動作可能になることによりＥＣＰ
の持ち状態にあつた時間がオペレータに示され、さらに
それによつてオペレータが所望の修正操作をとりうるよ
うに、システムのステータスに関してオペレータをプロ
ンプトする。前述したように、工ミニレートされるプロ
セサにおけるＥＣＰタイマは特定の比率で特定の値だけ
減算される。

工ミニレータではＥＣＰタイマ１８７０も減算されタイ
マ１８７０の符号の変化が符号変化検出器１８７４で検
出される。この符号変化はＳＥＭ−Ｍに置くための外部
割込みとして０Ｒ機能１８２６の一方の入力に入れられ
る。一般的には、ネイテイブシステムに含まれているの
はＣＰＵインターバルタイマ１８７２とプロセスがアク
テイブな状態にあるときにのみ動作するプロセスタイマ
１８７８の二つのタイマである。他方ＣＰＵインターバ
ルタイマ１８７６はシステム内のどのプロセスの状態に
も関係なく常時動作する。ＥＣＰタイマはその実際のネ
イテイブシステムで連続的に動作しているが、ＥＣＰタ
イマ１８７０が工ミニレートされるときには、インター
バルタイマの動作が終了しネイテイブオペレーシヨンを
シユミユレートするとき減分される。ＥＣＰタイマは、
工ミニレートされるシステム内にオプシヨンとしてない
ならばシユミユレーシヨン用にも含まれない。一般にＥ
ＣＰ命令が処理されているときにはＥＣＰタイマ１８７
０は減算されプロセスタイマ１８７８も減算される。

プロセスタイマ１８７８はＡＮＤ機能１８８０の動作が
可能になることに応じて減算される。ＡＮＤ機能１８８
０は均一な比率でパルスを与えるシステムクロツク１８
７９とレジスタ１８５０からの信号により開かれてＥＣ
Ｐが持ち状態にないこと、すなわちレジスタ１８５０内
の２進０を示す。システムクロツク１８７９はＣＰＵイ
ンターバルタイマ１８７６を減算するためにも用いられ
る。さらにプロセスタイマ１８７８はＥＣＲのワード１
０２と１０３において特定される期間にＡＮＤ機能１８
８２を介してプリセツトされる。ＣＰＵインターバルタ
イマ１８７６もＡＮＤ機能１８６３により同一の期間に
セツトされる。タイマ１８７８は初期条件の下で、すな
わち図示のようにタイマ１８７８のインターバルが終了
したことを検出器１８８４が示すときにプリセツト出来
る。さらにこのインターバルの終了が検出器１８８４に
より検出されるときにＡＮＤ機能１８８６が０Ｒ機能１
８７１を介して動作可能となり、符号変化検出器１８７
４の動作を可能にする。しかしながら、ＥＣＰが持ち状
態になると、プロセスタイマ１８７８はＡＮＤ機能１８
８０が動作不能とされるため減算されず、ＥＣＰが持ち
状態になつている時間を示すための何らかの手段が見い
出されねばならない。

このことはＣＰＵインターバルタイマ１８７６によつて
達成されるが、インターバルタイマ１８７６はＥＣＲワ
ード１０２と１０３によりＡＮＤ機能１８６１と１ｉ６
３を介してプリセツトされる。検出器１８８４と同様の
インターバル経過検出器１８８８がインターバルタイマ
１８７６に関連する。検出器１８８８により示されるそ
のようなインターバルの時間経過はＡＮＤ機能１８６１
が動作可能になると共にＡＮＤ機能１８９０も完全に動
作可能となる。フラツグ１８３６で示される、ＳＥＭ−
Ｍ内にメツセージがないという事実に基づき、ＡＮＤ機
能１８９２は完全に動作可能となりＥＣＰタイマはオプ
シヨンとして特定されれば減算される。ＥＣＰタイマ１
８７０は、ＡＮＤ機能１９０６が検出器１８７４で検出
される符号変化に応じて動作可能になるときＥＣＲのワ
ード１０１に含まれるＥＣＰタイマデクレメント値でプ
リセツトされる。さらに持ち状態カウンタ１８９４はＡ
ＮＤ機能１８７３を介してＥＣＲのワード１０２と１０
３に含まれる値だけ増加され、ＥＣＰが持ち状態にあつ
た時間の長さを示す。カウンタ１８９４はＥＣＲのワー
ド７０に含まれる持ち状態のモニタリング時間の値を生
成する。持ち状態カウンタ１８９４は、レジスタ１８５
０内の持ち状態ビツトが２進０になるか、あるいはコン
パレータ１８９５がオペレータへのプロンプティング信
号を発生するかという場合、０Ｒ機能１９０４を介して
りセツトされる。持ち状態の表ボは特定の時間間隔でオ
ペレータに送られる。すなわち、持ち状態カウンタ１８
９４の出力はコンパレータ１８９５によりプロンプテイ
ング間隔値（ＥＣＲのワード４７）と比較され、特定の
間隔でオペレータにメツセージまたはプロンプテイング
信号を送るようにする。これはオペレータが必要と考え
るとき適正なアクシヨンをとりうるように、ＥＣＰが持
ち状態にあることを、例えば３０秒ごとに、表示する。
全持ち状態時間はアキユムレータ１８９７により累積さ
れて、ＥＣＲのワード６９に保存される。アキユムレー
タ１８９ｒはレジスタ１８５０内の持ち状態ビツトが２
進０になるときにりセツトされる。オペレータが持ち状
態条件を知らされる方式を要約すると、まずインターバ
ルタイマ１８７６はそのプリセツト値からシステムクロ
ツク１８７９により一様に減算される。

通常の持ち状態条件に関連したインターバルタイマの動
作終了によりＡＮＤ機能１８９０が動作可能になり、こ
のＡＮＤ機能がさらにＳＥＭ−Ｍｌ８ｌ８にメツセージ
のないときＡＮＤ機能１８９２を動作可能にする。ＡＮ
Ｄ機能１８９２が動作可能になると持ち状態カウンタ１
８９４（ＥＣＲのワード７０）が加算され、その値が絶
えず持ち状態プロンプテイング間隔（ＥＣＲのワード４
７）と比較される。比較があればオペレータはプロンプ
テイング信号を受ける。持ち状態カウンタはまた持ち状
態全時間アキユムレータ１８７９（ＥＣＲのワード６９
）を更新するためにも利用され、それによりオペレータ
にそのときの持ち状態の全時間を知らせる。カウンタ１
８９４とアキユムレータ１８９７は持ち状態から出たと
きにりセツトされる。例として持ち状態プロンプテイン
グ間隔（ＥＣＲのワード４７）は３０秒でありインター
バルタイマ間隔（ワード１０２，１０３）は２秒である
。その場合にはインターバルタイマ１８７６は２秒毎に
動作を終了し、それによりカウンタ１８９４内の値（ワ
ード７０）を２秒毎に２だけ増加させると共にアキユム
レータ１８９ｒ内の値（ＥＣＲのワード６９）も増加さ
せる。かくしてインターバルタイマが１０回動作を終了
した後にカウンタ１８９４は２０秒の値を有する。カウ
ンタ１８９５の値が３０秒のときこれはＥＣＲのワード
４７に対して比較を行いそしてオペレータはプロンプト
される。これと同時にカウンタ１８９４はりセツトされ
、このプロセスは続行される。すなわちオペレータは３
０秒毎にプロンプトされ待機状態ビツトレジスタ１８５
０により示されるように待機状態を出るまで、持ち状態
の全時間が保存される。（６）発明の効果 このように、本発明のシステムはオペレータにハードな
持ち状態条件を迅速に指示することが可能であり、通常
の持ち状態条件の場合には本システムはペンデイング状
態にある可能な割込みについての迅速なチエツクも出来
る。

さらに、それに応じてエミユレーシヨンモードでの処理
を続けるようにＰＳＷスワツプも行われる。また通常の
持ち状態条件およびペンデイング状態にある可能な割込
みがないことに応答して、工ミニレータの特定のペンデ
イング状態にある可能な割込みがセマフオに置かれ、そ
れに応じてエミユレーシヨンモードで再び実行しはじめ
るまで、ネイテイブモードで処理を続けうるようにする
ことによつて、本システムはシステム消費時間を最小に
する。さらにタイマー、カウンター、アキユムレータ等
の組合せの使用によりオペレータにＥＣＰ持ち状態が存
在した時間の長さを示めすための手段が与えられ、これ
により、システムがエミユレーシヨンモードで機能し続
けているときにオペレータの誤りをなくし、さらに条件
が正当であるならオペレータに介入する機会を与えるこ
とができる。

【図面の簡単な説明】

第１図は本発明を利用するマルチプログラミングシステ
ムのプロツク図、第２図は本発明により利用される種々
のハードウエア構成の概略図、第３図は第２図のレジス
タにおいて確保される記憶領域を示す略語の説明、第４
図はプロセス匍脚プロツクの概略図、第５図はプロセス
制御プロツクをアドレスづけするシステムの概略図、第
６図は本発明のシステムベースの概略図、第７Ａ，７Ｂ
図は夫々スタツクセグメントとスタツクフレームの概略
図、第８図はＧＯセグメントをアドレスづけするための
システム、そして特にＧＯセグメントにおけるプロセス
のキユ一を示す概略図、第９図はプロセスのキユ一とプ
ロセスのリンキングを示すＧＯセグメントの展開図、第
１０ａ−１０１図はＰＣＢの構造のプロツク図、第１１
ａ−１１ｒ図はシステムベースの構造のプロツク図、第
１２図はシステムベースとＰＣＢ構造を利用す ５るユ
ーザーセグメントとシステムセグメントのアドレスづけ
を示す概略図、第１３ａ−１３ｅ図は制御ユニツトの概
略図、第１４ａ−１４１図はフアームウエアにおけるデ
イスパツチヤユニツトの流れ図、第１５図は本発明のオ
ペレーテイングモ １ードを切換えるためのネイテイブ
モード命令を示す図、第１６図は本発明のスイツチング
モードオペレーシヨンを示す流れ図、第１７図は本発明
のオペレーテイングモード切換を行うに必要なハードウ
エアとフアームウエアの機能プロツク図、第 １．１８
図は本発明のシステムの一般的オペレーシヨンを示す略
プロツク図、第１９図は本発明の工ミニレータ通信エリ
アを示すテール、第２０図は第１９図に示すテーブルに
関連して用いられる割込みフラツグ・ワード・フオーマ
ツトを示す図、第２１図は本発明のシステムの全体的な
動作を示す流れ図、第２２Ａ，Ｂ図は本発明のシステム
における工ミニレータと中央処理ユニツトに関連して持
ち状態のエミユレーシヨンを行うために用いられるハー
ドウエア、フアームウエアおよびソフトウエアを機能的
に示す詳細プロツク図である。 １０１・・・・・・プロセササブシステム、１０２・・
・゜゜゛記憶サブシステム、１０３・・・・・・周辺サ
ブシステム、１０４・・・・・・中央処理ユニツト、１
０５・・・・・・入力／出力制御ユニツト、１０６・・
・・・・周辺制御ユニツト、１０７・・・・・・デバイ
スアダプタ、１０８・・・・・・デバイス、１０９・・
・・・・主メモリシンクロナイザ、１１０・・・・・・
バツフア記憶装置、１１１・・・・・・演算ユニツト、
１１２・・・・・・工ミニレータ、１３１・・・・・・
アドレス制御ユニツト、１３２・・・・・・アドレスシ
ラブル。

Claims (1)

1. 【特許請求の範囲】 １ ネイテイブモードで命令を実行する中央処理装置と
   、該中央処理装置に接続し他の中央処理装置の動作をエ
   ミユレートするために非ネイテイブモードでプロセスの
   命令を実行するエミュレーション装置と、前記他の中央
   処理装置をエミユレートする上記エミュレーション装置
   が待ち状態にあり、それ以上エミュレーション装置の処
   理が続かないこと、を示すか否かを指示する第一の装置
   と、前記エミュレーション装置が待機状態にある間に前
   記中央処理装置の前記ネイテイブモードで更に処理する
   ことを可能にする装置と、を備えるデータ処理装置。 ２ 特許請求の範囲第１項に記載のデータ処理装置にお
   いて、前記待ち状態を前記中央処理装置のオペレータに
   予め定められた時間間隔で知らせるための装置をさらに
   含むデータ処理装置。 ３ 特許請求の範囲第１項に記載のデータ処理装置にお
   いて、ペンディングの割込みがあるか否かを示す第二の
   装置と、前記ペンディングの割込み処理が許されるか否
   かを示す第三の装置と、前記第二および第三の装置に応
   答し、前記割込みがペンディングであり且つ許されるな
   らば、前記非ネイテイブモードでの実行を再び続けるこ
   とを指示する装置と、をさらに含むデータ処理装置。 ４ 特許請求の範囲第１項に記載のデータ処理装置にお
   いて、エミユレートされる前記中央処理装置が現時点で
   エミユレート可能でないことを示すハード待ち状態フラ
   ッグと、割込みが許されるか否かを示す装置と、 割込みが許されないとき前記待ち状態フラッグをセット
   するための装置とをさらに含んだデータ処理装置。