JPS5940581A - 表示パネル用半導体装置 - Google Patents
表示パネル用半導体装置Info
- Publication number
- JPS5940581A JPS5940581A JP57150538A JP15053882A JPS5940581A JP S5940581 A JPS5940581 A JP S5940581A JP 57150538 A JP57150538 A JP 57150538A JP 15053882 A JP15053882 A JP 15053882A JP S5940581 A JPS5940581 A JP S5940581A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- display panel
- film
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は液晶表示パネル用MO3型電界効果素子に関す
る。
る。
従来の液晶表示パネル用MO9型電界効果素子の断面図
を第1図に示す。
を第1図に示す。
1は石英又はガラス基板、2はアモル7アスノリコンソ
ース、ドレイン拡散層(N型)、3はP型アモルファス
シリコン層、4はゲート酸化膜、5はゲート電極、6は
ソース電極配線、7はドレイン電極配線である。
ース、ドレイン拡散層(N型)、3はP型アモルファス
シリコン層、4はゲート酸化膜、5はゲート電極、6は
ソース電極配線、7はドレイン電極配線である。
従来の素子は、上記構造より、光リーク電流の減少及び
低しきい値電圧の形成が非常に困斧である。
低しきい値電圧の形成が非常に困斧である。
本発明はかかる欠点を改善したもので、高コントラスト
の液晶表示パネルを提供せんとするものである。
の液晶表示パネルを提供せんとするものである。
本発明の断面図を第2図に示す。
1は石英基板又はガラス基板、2はアモルファスシリコ
ン、ソース、ドレインN 型拡散M 、3 ハp 型ア
モルファスシリコンWJ、4 、8kiケ−)酸化膜、
5,9はゲート電極、6はソース電極配線、7は1゛レ
イン電極配線である。
ン、ソース、ドレインN 型拡散M 、3 ハp 型ア
モルファスシリコンWJ、4 、8kiケ−)酸化膜、
5,9はゲート電極、6はソース電極配線、7は1゛レ
イン電極配線である。
5.9のゲート電極は、ポリシリコン又は光反射性全層
を用いる事により、2,3で形成される拡散接合部を遮
光する事により、光リーク電流を減少させる事ができる
。
を用いる事により、2,3で形成される拡散接合部を遮
光する事により、光リーク電流を減少させる事ができる
。
又、P型アモルファスシリコン層3の、膜厚を適当な厚
みに形成する事により、チャネル形成電位を下げる事が
可能であり、低しきい値電圧を得る事ができる。又更に
チャネル層が、上下に形成される事により、オン抵抗を
も低くする事が可能となる。
みに形成する事により、チャネル形成電位を下げる事が
可能であり、低しきい値電圧を得る事ができる。又更に
チャネル層が、上下に形成される事により、オン抵抗を
も低くする事が可能となる。
第1図は従来の断面°図
第2図は本発明による断面図である。
1・・・石英又はガラス基板
2・・アモルファスシリコンソース、ドレインN型拡散
層 3・・・P型アモルファスシリコン層 4.8・・・ゲート酸化膜 5.9・・・ゲート電極 6・・・ソース電極配線 7・・・ドレイン電極配線 以 上 第 lし 図 1σ2図
層 3・・・P型アモルファスシリコン層 4.8・・・ゲート酸化膜 5.9・・・ゲート電極 6・・・ソース電極配線 7・・・ドレイン電極配線 以 上 第 lし 図 1σ2図
Claims (1)
- 表示パネル用薄膜MO8型電界効果素子において、半導
体表面及び裏面にゲーtlK極を構成することを特徴と
する表示パネル用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150538A JPS5940581A (ja) | 1982-08-30 | 1982-08-30 | 表示パネル用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150538A JPS5940581A (ja) | 1982-08-30 | 1982-08-30 | 表示パネル用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5940581A true JPS5940581A (ja) | 1984-03-06 |
Family
ID=15499055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57150538A Pending JPS5940581A (ja) | 1982-08-30 | 1982-08-30 | 表示パネル用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940581A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995022176A1 (en) * | 1994-02-11 | 1995-08-17 | Litton Systems Canada Limited | Electromagnetic radiation imaging device using dual gate thin film transistors |
| US5962856A (en) * | 1995-04-28 | 1999-10-05 | Sunnybrook Hospital | Active matrix X-ray imaging array |
-
1982
- 1982-08-30 JP JP57150538A patent/JPS5940581A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995022176A1 (en) * | 1994-02-11 | 1995-08-17 | Litton Systems Canada Limited | Electromagnetic radiation imaging device using dual gate thin film transistors |
| US5962856A (en) * | 1995-04-28 | 1999-10-05 | Sunnybrook Hospital | Active matrix X-ray imaging array |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6187605B1 (en) | Method of forming a semiconductor device for a light valve | |
| US6278504B1 (en) | Thin film transistor for liquid crystal display device having a semiconductor layer's width smaller than a width of the gate, drain and source electrodes | |
| JPH01289917A (ja) | アクティブマトリクスパネル,投写型表示装置及びビューファインダー | |
| JPH0132672B2 (ja) | ||
| KR940006283A (ko) | 반도체장치 | |
| JPH09162412A (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| JPS59204274A (ja) | 薄膜トランジスタ | |
| JP2002026326A (ja) | ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置 | |
| JPS63157476A (ja) | 薄膜トランジスタ | |
| JP3425851B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
| JPS58158971A (ja) | 薄膜半導体装置 | |
| JP3121005B2 (ja) | 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置 | |
| JP3156400B2 (ja) | 反射型液晶表示デバイス | |
| CN206619596U (zh) | 阵列基板和显示面板 | |
| JPS5940581A (ja) | 表示パネル用半導体装置 | |
| JPH01309378A (ja) | 薄膜半導体素子 | |
| JP3057770B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0543095B2 (ja) | ||
| JP3798133B2 (ja) | 薄膜トランジスタおよびこれを用いた液晶表示装置並びにtftアレイ基板の製造方法 | |
| JPS567480A (en) | Film transistor | |
| JP4030627B2 (ja) | イメージセンサ機能を有する一体型液晶表示パネル | |
| JPH0456282A (ja) | 薄膜トランジスタとそれを用いた液晶表示装置 | |
| JP4366954B2 (ja) | 複合半導体基板の製造方法 | |
| JP3155040B2 (ja) | 半導体装置 | |
| JPH1073845A (ja) | 液晶表示装置 |