JPS5941196B2 - 液晶駆動方式 - Google Patents
液晶駆動方式Info
- Publication number
- JPS5941196B2 JPS5941196B2 JP2444078A JP2444078A JPS5941196B2 JP S5941196 B2 JPS5941196 B2 JP S5941196B2 JP 2444078 A JP2444078 A JP 2444078A JP 2444078 A JP2444078 A JP 2444078A JP S5941196 B2 JPS5941196 B2 JP S5941196B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- mos
- segment
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
この発明は液晶の駆動方法に関する。
従来からある液晶駆動方法は第1図に示すような回路を
用い、Nなるパルス信号を液晶の共通面側1に、またセ
グメント側2、3、・・・・・・にはこのNとセグメン
ト駆動信号との排他的オア4、4・・・・・・の出力を
接続する。そして端子5、6・・・・・・にそれぞれの
セグメント駆動信号が来たときは排他的オアの出力はN
とは1800位相のずれたNなる信号になつてセグメン
ト2、3・・・・・・加えられ液晶を点灯させる。そし
てこの方法で液晶をダイナミック点灯させるためには第
2図のような回路になる。
用い、Nなるパルス信号を液晶の共通面側1に、またセ
グメント側2、3、・・・・・・にはこのNとセグメン
ト駆動信号との排他的オア4、4・・・・・・の出力を
接続する。そして端子5、6・・・・・・にそれぞれの
セグメント駆動信号が来たときは排他的オアの出力はN
とは1800位相のずれたNなる信号になつてセグメン
ト2、3・・・・・・加えられ液晶を点灯させる。そし
てこの方法で液晶をダイナミック点灯させるためには第
2図のような回路になる。
即ち、液晶の共通面側1にはNなるパルスがインバータ
□、排他的オア8、8・・・・・・を介して加えられ、
排他的オア8、8のもう1つの入力端子9、9・・・・
・・には桁選択信号D1、D2・・・・・・が加えられ
る。第3図は第2図の回路の動作を示すものである。桁
選択信号10によつて液晶共通面側に振巾Vをもつたパ
ルス11が印加され、一方端子5、6・・・・・・に加
えられたセグメント駆動信号12によりセグメント2、
3には振巾Vをもつたパルス13が加えられる。従つて
液晶の両側には電圧14が印加される。液晶の両側には
電圧14が印加される。液晶の両側に加えられる電圧が
士Vの時は点灯し、0の時は消灯する。ところが、桁選
択信号10がNの場合は、セグメント側がNなら電圧か
士Vとなり液晶は点灯し、セグメント側がNなら電圧が
oとなり液晶は消灯するが、一方では桁選択信号がNの
場合はセグメント側がNのときでも第3図の点灯9’、
6’の如く点灯するという欠点があつた。本発明は以上
のような従来方法の欠点を除去し、液晶のダイナミック
点灯を容易にする方法を提供するものである。第4図は
液晶の電圧一透過率特性の関係を示す線図である。
□、排他的オア8、8・・・・・・を介して加えられ、
排他的オア8、8のもう1つの入力端子9、9・・・・
・・には桁選択信号D1、D2・・・・・・が加えられ
る。第3図は第2図の回路の動作を示すものである。桁
選択信号10によつて液晶共通面側に振巾Vをもつたパ
ルス11が印加され、一方端子5、6・・・・・・に加
えられたセグメント駆動信号12によりセグメント2、
3には振巾Vをもつたパルス13が加えられる。従つて
液晶の両側には電圧14が印加される。液晶の両側には
電圧14が印加される。液晶の両側に加えられる電圧が
士Vの時は点灯し、0の時は消灯する。ところが、桁選
択信号10がNの場合は、セグメント側がNなら電圧か
士Vとなり液晶は点灯し、セグメント側がNなら電圧が
oとなり液晶は消灯するが、一方では桁選択信号がNの
場合はセグメント側がNのときでも第3図の点灯9’、
6’の如く点灯するという欠点があつた。本発明は以上
のような従来方法の欠点を除去し、液晶のダイナミック
点灯を容易にする方法を提供するものである。第4図は
液晶の電圧一透過率特性の関係を示す線図である。
こゝにおいて、電圧は液晶のセグメント側と共通側との
間に印加される電圧であり透過率とは液晶の表面に入射
した光がこの液晶を透過する%であつて、反射型液晶に
おいてはこの%が大きい程暗く、%が小さい程明るく見
えるものである。この線図より、V1の電圧を与えれば
、点灯し、V2の電圧の場合は消灯することが明らかで
ある。本発明はこの原理を応用したものであつて、以下
に図面を参照しながら本発明の1実施例について説明す
る。
間に印加される電圧であり透過率とは液晶の表面に入射
した光がこの液晶を透過する%であつて、反射型液晶に
おいてはこの%が大きい程暗く、%が小さい程明るく見
えるものである。この線図より、V1の電圧を与えれば
、点灯し、V2の電圧の場合は消灯することが明らかで
ある。本発明はこの原理を応用したものであつて、以下
に図面を参照しながら本発明の1実施例について説明す
る。
第5図において、液晶の共通面側1に対向して反対側に
は多数のセグメント?、が設けられている。第1から第
4までの電源端子41,42,43,44にはそれぞれ
(−V3)、(+V3)、(−V4)、(+V4)の電
圧が供給され、液晶の共通面側1には0Vが供給されて
いる。そして、液晶のスレツシユホールド電圧をVth
とするとき、V3〉Vth>V4、Vth>V3−V4
という関係になつているものとする。端子41,42間
には、nチヤンネルMOSトランジスタ(以下n一MO
Sという)54、n−MOS5l、pチヤンネルMOS
トランジスタ52(以下p−MOSという)、p−MO
S55が直列に接続され第1のインバータ53を構成し
ている。そして、NMOS5lとp−MOS52のゲー
トは共通に接続され第1のインバータ53の入力端子4
5となつていて、前記2つのトランジスタの共通に接続
されたソースとドレインは第1のインバータ53の出力
点46となつている。端子43,44の間には、n−M
OS59、n−MOS56、PMOS57、p−MOS
6Oからなる第2のインバータ58が構成されていて、
n−MOS56とp−MOS57のゲートはいづれも前
記第1のインバータの入力端子45に接続され、前記2
つのトランジスタの共通に接続されたソースとドレイン
は第1のインバータ53の出力点46と液晶のセグメン
トの1つ2に接続されている。n一MOS54とp−M
OS6Oのゲートにはセグメント駆動信号Aが供給され
、n−MOS59とp一MOS55のゲートには前記セ
グメント駆動信号Aの反転信号が電源電圧(−V3)、
(+V3)を用いたインバータ47を介して供給されて
いる。そして、以上の構成において、n−MOSのサブ
スレートはいづれも(−V3)の、p−MOSのサブス
レートはいづれも(+3)の電圧が印加されている。こ
のような回路において、セグメント駆動信号Aが(+V
3)になつたときは、n−MOS54とp−MOS55
は0Nとなり、n−MOS59とp−MOS6Oは0F
Fとなつて液晶のセグメント側には(+V3)、(−V
3)の振巾を有する液晶駆動信号Nが表われ、液晶は点
灯する。
は多数のセグメント?、が設けられている。第1から第
4までの電源端子41,42,43,44にはそれぞれ
(−V3)、(+V3)、(−V4)、(+V4)の電
圧が供給され、液晶の共通面側1には0Vが供給されて
いる。そして、液晶のスレツシユホールド電圧をVth
とするとき、V3〉Vth>V4、Vth>V3−V4
という関係になつているものとする。端子41,42間
には、nチヤンネルMOSトランジスタ(以下n一MO
Sという)54、n−MOS5l、pチヤンネルMOS
トランジスタ52(以下p−MOSという)、p−MO
S55が直列に接続され第1のインバータ53を構成し
ている。そして、NMOS5lとp−MOS52のゲー
トは共通に接続され第1のインバータ53の入力端子4
5となつていて、前記2つのトランジスタの共通に接続
されたソースとドレインは第1のインバータ53の出力
点46となつている。端子43,44の間には、n−M
OS59、n−MOS56、PMOS57、p−MOS
6Oからなる第2のインバータ58が構成されていて、
n−MOS56とp−MOS57のゲートはいづれも前
記第1のインバータの入力端子45に接続され、前記2
つのトランジスタの共通に接続されたソースとドレイン
は第1のインバータ53の出力点46と液晶のセグメン
トの1つ2に接続されている。n一MOS54とp−M
OS6Oのゲートにはセグメント駆動信号Aが供給され
、n−MOS59とp一MOS55のゲートには前記セ
グメント駆動信号Aの反転信号が電源電圧(−V3)、
(+V3)を用いたインバータ47を介して供給されて
いる。そして、以上の構成において、n−MOSのサブ
スレートはいづれも(−V3)の、p−MOSのサブス
レートはいづれも(+3)の電圧が印加されている。こ
のような回路において、セグメント駆動信号Aが(+V
3)になつたときは、n−MOS54とp−MOS55
は0Nとなり、n−MOS59とp−MOS6Oは0F
Fとなつて液晶のセグメント側には(+V3)、(−V
3)の振巾を有する液晶駆動信号Nが表われ、液晶は点
灯する。
又、セグメント駆動信号が(−V3)のときには、n一
MOS54、p−MOS55は0FF.n−MOS59
、p−MOS6OはONとなり、セグメント側には上記
と同じ位相で、振巾が(+V4)、(−V4)なる信号
が印加され、液晶は消灯する。第6図は上記回路を応用
した本発明によるダイナミツク点灯回路の1実施例であ
る。第6図において、セグメント2,3・・・・・・2
,3・・・・・・側の回路は第5図と同じである。各桁
の液晶の共通面1,1・・・・・・には桁選択回路61
の出力62が接続される。この桁選択回路61は、n−
MOS63とp一MOS64をそれぞれのドレインと電
源(−V3)と(+V3)との間に接続したn−MOS
65とp−MOS66とからなるインバータ67と、こ
のインバータ67の出力即ち桁選択回路の出力62とG
ND間にp−MOS68を接続したものからなる。次に
第7図の動作例を参照しながら、以上のような構成にな
つている本発明の動作について説明する。
MOS54、p−MOS55は0FF.n−MOS59
、p−MOS6OはONとなり、セグメント側には上記
と同じ位相で、振巾が(+V4)、(−V4)なる信号
が印加され、液晶は消灯する。第6図は上記回路を応用
した本発明によるダイナミツク点灯回路の1実施例であ
る。第6図において、セグメント2,3・・・・・・2
,3・・・・・・側の回路は第5図と同じである。各桁
の液晶の共通面1,1・・・・・・には桁選択回路61
の出力62が接続される。この桁選択回路61は、n−
MOS63とp一MOS64をそれぞれのドレインと電
源(−V3)と(+V3)との間に接続したn−MOS
65とp−MOS66とからなるインバータ67と、こ
のインバータ67の出力即ち桁選択回路の出力62とG
ND間にp−MOS68を接続したものからなる。次に
第7図の動作例を参照しながら、以上のような構成にな
つている本発明の動作について説明する。
Nはセグメント側のインバータ53,58の入力端子4
5と共通面1側のインバータ67の入力端子48に加え
られる液晶駆動信号である。桁選択信号D1が+V3の
ときは、n−MOS63とp−MOS64は0FFにな
り、p−MOS68は0Nとなるので液晶の共通面側1
に印加される電圧D1はOとなる。しかるときは、第5
図に示した回路と同じ状態となり、第7図に示すように
、セグメント駆動信号Aが(+V3)のときは、セグメ
ント側にかkる電圧Aは71のようになり、液晶の両面
に印加される電圧Aは72のように(±V3)となるの
で液晶は点灯する。そしてセグメント駆動信号Aが(−
V3)のときは電圧Aは73のようになり、共通面側1
とセグメント側2・・・・・・との間には(±V4)の
電圧が印加され液晶は消灯する。次に桁選択信号D1が
(−V3)のときは、n−MOS63、p−MOS64
は0Nとなり、p−MOS68は0FFとなる。
5と共通面1側のインバータ67の入力端子48に加え
られる液晶駆動信号である。桁選択信号D1が+V3の
ときは、n−MOS63とp−MOS64は0FFにな
り、p−MOS68は0Nとなるので液晶の共通面側1
に印加される電圧D1はOとなる。しかるときは、第5
図に示した回路と同じ状態となり、第7図に示すように
、セグメント駆動信号Aが(+V3)のときは、セグメ
ント側にかkる電圧Aは71のようになり、液晶の両面
に印加される電圧Aは72のように(±V3)となるの
で液晶は点灯する。そしてセグメント駆動信号Aが(−
V3)のときは電圧Aは73のようになり、共通面側1
とセグメント側2・・・・・・との間には(±V4)の
電圧が印加され液晶は消灯する。次に桁選択信号D1が
(−V3)のときは、n−MOS63、p−MOS64
は0Nとなり、p−MOS68は0FFとなる。
従つて、液晶の共通面側1にはセグメント側と同位相で
振巾が(+V3)、(−V3)なる電圧74が印加され
、液晶の両面に印加される電圧Aは75又は76のよう
になり、Th以下の電圧であるので、セグメント駆動信
号Aに関係なく消灯する。以上に説明したように、本発
明は簡単な構成で液晶のダイナミツク点灯を可能にする
という効果を有するものである。
振巾が(+V3)、(−V3)なる電圧74が印加され
、液晶の両面に印加される電圧Aは75又は76のよう
になり、Th以下の電圧であるので、セグメント駆動信
号Aに関係なく消灯する。以上に説明したように、本発
明は簡単な構成で液晶のダイナミツク点灯を可能にする
という効果を有するものである。
また、以上の実施例においては、反射型液晶を点灯させ
る場合について述べたが、透過型液晶についても同様な
ことが云えることは勿論のことである。
る場合について述べたが、透過型液晶についても同様な
ことが云えることは勿論のことである。
第1図は従来の液晶駆動回路のプロツク線図、第2図は
第1図を応用した液晶ダイナミツク駆動回路のプロツク
線図、第3図は第2図の動作を説明するための線図、第
4図は本発明の原理を説明するため線図、第5図は本発
明による液晶の駆動方法の1実施例のプロツク線図、第
6図は本発明による液晶のダイナミツク駆動方法の1実
施例のプロツク線図、第7図は第6図の動作を説明する
ための線図である。 1・・・・・・液晶の共通面側、2,3・・・・・・液
晶のセグメント側、41,42・・・・・・液晶を点灯
させる電圧を供給する電源端子、43,44・・・・・
・液晶を消灯させる電圧を供給する電源端子、54,5
1,59,56,63,66・・・・・・Nチヤンネル
MOSトランジスタ、52,55,57,60,66,
64,68・・・・・・pチヤンネルMOSトランジス
タ53、・・・・・・第1のインバータ、58・・・・
・・第2のインバータ、45・・・・・・第1及び第2
のインバータのゲート入力端子、46・・・・・・第1
及び第2のインバータの共通出力点。
第1図を応用した液晶ダイナミツク駆動回路のプロツク
線図、第3図は第2図の動作を説明するための線図、第
4図は本発明の原理を説明するため線図、第5図は本発
明による液晶の駆動方法の1実施例のプロツク線図、第
6図は本発明による液晶のダイナミツク駆動方法の1実
施例のプロツク線図、第7図は第6図の動作を説明する
ための線図である。 1・・・・・・液晶の共通面側、2,3・・・・・・液
晶のセグメント側、41,42・・・・・・液晶を点灯
させる電圧を供給する電源端子、43,44・・・・・
・液晶を消灯させる電圧を供給する電源端子、54,5
1,59,56,63,66・・・・・・Nチヤンネル
MOSトランジスタ、52,55,57,60,66,
64,68・・・・・・pチヤンネルMOSトランジス
タ53、・・・・・・第1のインバータ、58・・・・
・・第2のインバータ、45・・・・・・第1及び第2
のインバータのゲート入力端子、46・・・・・・第1
及び第2のインバータの共通出力点。
Claims (1)
- 1 第1電極及び第2電極間に液晶が介在され、スレツ
シユホールド電圧Vthを有する液晶表示素子を駆動さ
せる方式において、V_3>Vth>V_4>0かつV
th>V_3−V_4なる関係をもつ電源電圧レベル+
V_3、−V_3、+V_4または−V_4を選択的に
前記第1電極に供給し、電圧レベル+V_3、−V_3
、またはその中間電位を選択的に前記第2電極に供給す
るようにし、前記第1電極に電圧レベル+V_3または
−V_3が供給され、第2電極に前記中間電位が印加さ
れたときのみ前記表示素子が点灯されることを特徴とす
る受電極性電圧レベルになる液晶駆動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2444078A JPS5941196B2 (ja) | 1978-03-06 | 1978-03-06 | 液晶駆動方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2444078A JPS5941196B2 (ja) | 1978-03-06 | 1978-03-06 | 液晶駆動方式 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4467873A Division JPS5346420B2 (ja) | 1973-04-21 | 1973-04-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53117937A JPS53117937A (en) | 1978-10-14 |
| JPS5941196B2 true JPS5941196B2 (ja) | 1984-10-05 |
Family
ID=12138195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2444078A Expired JPS5941196B2 (ja) | 1978-03-06 | 1978-03-06 | 液晶駆動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5941196B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185689U (ja) * | 1987-05-25 | 1988-11-29 | ||
| JPS6456244U (ja) * | 1987-10-06 | 1989-04-07 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57158893A (en) * | 1981-03-27 | 1982-09-30 | Fujitsu Ltd | Display character type expansion system |
-
1978
- 1978-03-06 JP JP2444078A patent/JPS5941196B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185689U (ja) * | 1987-05-25 | 1988-11-29 | ||
| JPS6456244U (ja) * | 1987-10-06 | 1989-04-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53117937A (en) | 1978-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3949242A (en) | Logical circuit for generating an output having three voltage levels | |
| US4029973A (en) | Voltage booster circuit using level shifter composed of two complementary MIS circuits | |
| US5973660A (en) | Matrix liquid crystal display | |
| US9916807B2 (en) | Output circuit and switching circuit of display driving device | |
| US20060033550A1 (en) | Level shift circuit | |
| US4019178A (en) | CMOS drive system for liquid crystal display units | |
| KR960035408A (ko) | 액정 디스플레이 구동을 위한 구동 회로 | |
| US7760845B2 (en) | Shift register for a liquid crystal display | |
| JPS5941196B2 (ja) | 液晶駆動方式 | |
| JP3139892B2 (ja) | データ選択回路 | |
| JPH09230829A (ja) | ソースドライバの出力回路 | |
| JP3242325B2 (ja) | 液晶表示装置 | |
| KR100707022B1 (ko) | 액정표시장치 | |
| JP3194926B2 (ja) | 液晶表示装置 | |
| KR100848090B1 (ko) | 레벨 시프터 및 이를 이용한 액정 표시 장치 | |
| JP3283932B2 (ja) | 液晶表示装置 | |
| JPH11220380A (ja) | レベルシフト回路 | |
| KR950009308A (ko) | 액정표시장치의 구동회로 | |
| JP3993270B2 (ja) | シフトレジスタ回路 | |
| JP2766859B2 (ja) | 絶縁ゲート形薄膜トランジスタ論理回路の駆動方法 | |
| JPH10142575A (ja) | 表示装置駆動回路 | |
| JPH0248873Y2 (ja) | ||
| JPH0552952B2 (ja) | ||
| JPH05197347A (ja) | 半導体集積回路 | |
| KR860000633B1 (ko) | 1/4듀티사이클(Duty Cycle)을 갖는 액정표시 구동회로. |