JPS594228A - アナログ−デイジタル電流変換器 - Google Patents
アナログ−デイジタル電流変換器Info
- Publication number
- JPS594228A JPS594228A JP58102541A JP10254183A JPS594228A JP S594228 A JPS594228 A JP S594228A JP 58102541 A JP58102541 A JP 58102541A JP 10254183 A JP10254183 A JP 10254183A JP S594228 A JPS594228 A JP S594228A
- Authority
- JP
- Japan
- Prior art keywords
- current
- stage
- analog
- transistor
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
- H03M1/445—Sequential comparisons in series-connected stages with change in value of analogue signal the stages being of the folding type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は各段が1ビツトを供給し、各段の入力端子を前
段の出力端子に接続するようにして、各段をそれぞれI
U列に接続したn個の段を具えておリ、各段のノードを
入力端子と、第1ダイオードと、ペース接地の第1トラ
ンジスタのエミッタと、基準電流源とに接続し、前記第
1ダイオードの他端は出力端子に接続し、前記基準ma
#は各段の入力端子に到来する人力電流に対して差電流
?各段のノードに発生せしめるように配置し、該差電流
が成る方向の電流である場合には前記エミッタが該差電
流を搬送し、前記差電流が他の方向に流れる電流である
場合には前記第1ダイオードが該差電流を搬送するよう
にしたアナログーデイジタル゛電流変換器に関するもの
である。
段の出力端子に接続するようにして、各段をそれぞれI
U列に接続したn個の段を具えておリ、各段のノードを
入力端子と、第1ダイオードと、ペース接地の第1トラ
ンジスタのエミッタと、基準電流源とに接続し、前記第
1ダイオードの他端は出力端子に接続し、前記基準ma
#は各段の入力端子に到来する人力電流に対して差電流
?各段のノードに発生せしめるように配置し、該差電流
が成る方向の電流である場合には前記エミッタが該差電
流を搬送し、前記差電流が他の方向に流れる電流である
場合には前記第1ダイオードが該差電流を搬送するよう
にしたアナログーデイジタル゛電流変換器に関するもの
である。
従 来 技 術
斯種のアナログ−ディジタル電流変換器はオランダ国特
許願第7 6 0 9 6 1] 8号から既知である
。
許願第7 6 0 9 6 1] 8号から既知である
。
各段ではその段の入力端子と基準電流との差電流を求め
、成る極性の差電流に対しては、その電流を電流シンク
回路へと流してビット−表示回路を作動させるようにし
、また他の極性の差電流に対しては、ダイオード回路に
よってその差電流をつぎの段へと転送せしめて、この後
続段にて同様な操作を行なうようにする。
、成る極性の差電流に対しては、その電流を電流シンク
回路へと流してビット−表示回路を作動させるようにし
、また他の極性の差電流に対しては、ダイオード回路に
よってその差電流をつぎの段へと転送せしめて、この後
続段にて同様な操作を行なうようにする。
測定すべき電流とビット表示との関係を直線的なものと
するためには、すべての基準電流を等しくする必要があ
る。斯くして得られるディジタル表示はバー表示器を駆
動させるのに極めて好適である。このバー表示器による
スケールはn個の段を用いる場合にはn個の部分に分割
され、従って分解能は1〜nとなる。2進ディジタル表
示を得るためには符号化回路を用いる必要があり、これ
はnが大きくなるにつれて極めて複雑となる。
するためには、すべての基準電流を等しくする必要があ
る。斯くして得られるディジタル表示はバー表示器を駆
動させるのに極めて好適である。このバー表示器による
スケールはn個の段を用いる場合にはn個の部分に分割
され、従って分解能は1〜nとなる。2進ディジタル表
示を得るためには符号化回路を用いる必要があり、これ
はnが大きくなるにつれて極めて複雑となる。
発明の開示
本発明の目的は前述した従来の電流−オーバーフロー原
理から出発して、グレーコードとして既知の2進コード
でn段によって電流をディジタル変換して、分解能を1
〜2nとするアナログ−ディジタル電流変換器を提供す
ることにある。
理から出発して、グレーコードとして既知の2進コード
でn段によって電流をディジタル変換して、分解能を1
〜2nとするアナログ−ディジタル電流変換器を提供す
ることにある。
本発明は各段が1ビツトを供給し、各段の入力端子を前
段の出力端子に接続するようにして、各段をそれぞれ直
列に接続したn個の段を具えており、各段のノードを入
力端子と、第1ダイオードと、ベース接地の第1トラン
ジスタのエミッタと、基準電流0とに接続し、前記第1
ダイオードの他端は出力端子に接続し、前記基準t4t
ljH!!は各段の入力端子に到来する入力電流に対し
て差′N流を各段のノードに発生せしめるように配置し
、該差電流が成る方向の電流である場合には前記エミッ
タが該差電流を搬送し、前記差電流が他の方向に流れる
電流である場合には前記第1ダイオードが該差¥PL流
を搬送するようにしたアナログ−ディジタ・ル奄流変換
器において、電流ミラー回路を前記第1トランジスタの
コレクタと、前記出力端子とに接続して、該出力端子が
前記第1トランジスタのコレクタの電流値にはは相当し
、かつ第1ダイオードの順方向に対応する方向の出力電
流ご搬送し得るようにしたことを特徴とする。
段の出力端子に接続するようにして、各段をそれぞれ直
列に接続したn個の段を具えており、各段のノードを入
力端子と、第1ダイオードと、ベース接地の第1トラン
ジスタのエミッタと、基準電流0とに接続し、前記第1
ダイオードの他端は出力端子に接続し、前記基準t4t
ljH!!は各段の入力端子に到来する入力電流に対し
て差′N流を各段のノードに発生せしめるように配置し
、該差電流が成る方向の電流である場合には前記エミッ
タが該差電流を搬送し、前記差電流が他の方向に流れる
電流である場合には前記第1ダイオードが該差¥PL流
を搬送するようにしたアナログ−ディジタ・ル奄流変換
器において、電流ミラー回路を前記第1トランジスタの
コレクタと、前記出力端子とに接続して、該出力端子が
前記第1トランジスタのコレクタの電流値にはは相当し
、かつ第1ダイオードの順方向に対応する方向の出力電
流ご搬送し得るようにしたことを特徴とする。
このようにすれは僅かの段で電流を正確にディジタル化
することができ、かつ作動が極めて速い変換器を得るこ
とができる。
することができ、かつ作動が極めて速い変換器を得るこ
とができる。
グレーコード用のn個の段を具えているアナログ−ディ
ジタル電流変換器は既知であり、例えば英国特許第12
66962号明細書には各2進段がダイオード整流ブリ
ッジと、電圧比較回路と、電流−電圧変換器とを具えて
いる変換器が開示されている。なお、この場合における
上記各コンポーネントは各段の構成を比較的σ雑とし、
かつ各段の作動を遅らせている。同様な回路は米国特許
第111984832号明細書にも開示されている。
ジタル電流変換器は既知であり、例えば英国特許第12
66962号明細書には各2進段がダイオード整流ブリ
ッジと、電圧比較回路と、電流−電圧変換器とを具えて
いる変換器が開示されている。なお、この場合における
上記各コンポーネントは各段の構成を比較的σ雑とし、
かつ各段の作動を遅らせている。同様な回路は米国特許
第111984832号明細書にも開示されている。
電圧をn 4iFJの段によってn−ビットのグレーコ
ードに変換し得る変換器は米国特許第85870・89
号明細書から既知である。目11述したように、屯田比
較器を具えている回路は、冒頭に述べた既知のアナログ
−ディジタル電流変換器および本発明による変換器によ
るような、僅かのコンポーネントで電流全搬送するタイ
プの回路に比べて作動が遅いと云う欠点がある。
ードに変換し得る変換器は米国特許第85870・89
号明細書から既知である。目11述したように、屯田比
較器を具えている回路は、冒頭に述べた既知のアナログ
−ディジタル電流変換器および本発明による変換器によ
るような、僅かのコンポーネントで電流全搬送するタイ
プの回路に比べて作動が遅いと云う欠点がある。
一本発明では既知の電流ミラー回路を用しAるため、構
成が簡単で、作動が速い段が得られる。さらにビット−
表示回路を容易に付加することができる。
成が簡単で、作動が速い段が得られる。さらにビット−
表示回路を容易に付加することができる。
本発明の好適例では2個の帰還抵抗を具えてし)る演算
増幅器を用いるようにする。こσ〕ようにすれば、電流
ミラー回路を極めて正確に調整することができる。さら
に、上記増幅器の出力Gこよってビット表示させること
もできる。
増幅器を用いるようにする。こσ〕ようにすれば、電流
ミラー回路を極めて正確に調整することができる。さら
に、上記増幅器の出力Gこよってビット表示させること
もできる。
さらに本発明の好適例によれば、第1査目σ〕段の基市
電流の方向を反転し得るようにする。こσ〕ようにすれ
ば、いずれの極性の電流でも測定することができる。さ
らに本発明の池の例によれは、スイッチ・オンまたはス
イッチ・オフし得るインバータ回路全弁してビット表示
器ご変換器に結合・させるようにする。
電流の方向を反転し得るようにする。こσ〕ようにすれ
ば、いずれの極性の電流でも測定することができる。さ
らに本発明の池の例によれは、スイッチ・オンまたはス
イッチ・オフし得るインバータ回路全弁してビット表示
器ご変換器に結合・させるようにする。
ビット−表示回路は、各段の第1ダイオードか導通する
か、否かを検出することによって作動させることができ
る。なお、斯種のビ゛ント表示回路については米国特許
第3781z3’90号の第2および4図から既知であ
る。
か、否かを検出することによって作動させることができ
る。なお、斯種のビ゛ント表示回路については米国特許
第3781z3’90号の第2および4図から既知であ
る。
実施例の説明
以下図面につき本発明を説明する。
第1図は本発明によるアナログ−ディジタル電流変換器
を構成することのできるn個の段の内の1つの段mの構
成を示すブロック線図である。第1ダイオード8と、ト
ランジスタ5のエミッタ4と、基準電流#6とを接続す
るノード(接続点)2に入力電流ii/mを供給する。
を構成することのできるn個の段の内の1つの段mの構
成を示すブロック線図である。第1ダイオード8と、ト
ランジスタ5のエミッタ4と、基準電流#6とを接続す
るノード(接続点)2に入力電流ii/mを供給する。
トランジスタ50ベース7を、例えば大地のような基準
電位点8に接続する。上記ダイオード8は段mの出力端
子9にモ接続する。ブロック11にて示す電流ミラー回
路をトランジスタ5のコレクタ10と出力端子9とに接
続する。この電流ミラー回路は、その・入力端子12に
おける電流が出力端子13に現われる電流とほぼ同一と
なるようにする。第1図につき上述した記載は第2図に
ついても云えることである。
電位点8に接続する。上記ダイオード8は段mの出力端
子9にモ接続する。ブロック11にて示す電流ミラー回
路をトランジスタ5のコレクタ10と出力端子9とに接
続する。この電流ミラー回路は、その・入力端子12に
おける電流が出力端子13に現われる電流とほぼ同一と
なるようにする。第1図につき上述した記載は第2図に
ついても云えることである。
第2図では電流方向および半導体の順方向が第1図の場
合とは逆になっている。第1図のトラン・ジスタ5はn
pn−形のものであり、入力電流’i、Mは正で、その
方向はダイオード3の順方向および出力電流j。//I
Oの電流方向と同じである。従って、電流ミラー回転1
]は場合次第で電流をトランジスタ5または出力端子9
に供給する。第2図のトランジスタ5はpnp−形のも
のであり、入力嵜、流ii/mは負、叩ち入力端子lは
電流を供給する。
合とは逆になっている。第1図のトラン・ジスタ5はn
pn−形のものであり、入力電流’i、Mは正で、その
方向はダイオード3の順方向および出力電流j。//I
Oの電流方向と同じである。従って、電流ミラー回転1
]は場合次第で電流をトランジスタ5または出力端子9
に供給する。第2図のトランジスタ5はpnp−形のも
のであり、入力嵜、流ii/mは負、叩ち入力端子lは
電流を供給する。
出力端子9は電流土。7mを受電し、また回路11も電
流を受電する。
流を受電する。
第1および2図に示す回路の作動を以下第8図を参照し
て簡単に説明する。
て簡単に説明する。
入力電流iV、の値は0〜2・l/2m−1とすること
ができる。この電流値は基準電流源6からの基準電流の
値に依存し、m番目の段に対するこの基準・電流の値は
172m−1に相当する。第3図の範囲Aでは斯かる基
準電流が入力電流ii//mとトランジスタ5のエミッ
タ電流i。5とに分けられる。この場合、出力電流i。
ができる。この電流値は基準電流源6からの基準電流の
値に依存し、m番目の段に対するこの基準・電流の値は
172m−1に相当する。第3図の範囲Aでは斯かる基
準電流が入力電流ii//mとトランジスタ5のエミッ
タ電流i。5とに分けられる。この場合、出力電流i。
7mは186に等しくなる。第3図の範囲Bでは入力電
流iVmがr/2m−x〜2・172m−1の範囲内に
ある。この場合にはダイオード3が入力電流iV、と基
準電流1/2m−xとの差電流id8を通す。この際の
出力電流i。7m Gt id8に等しい。
流iVmがr/2m−x〜2・172m−1の範囲内に
ある。この場合にはダイオード3が入力電流iV、と基
準電流1/2m−xとの差電流id8を通す。この際の
出力電流i。7m Gt id8に等しい。
第4図はアナログ−ディジタル変換器を成す3細面列に
接続した各段の出力電流i。7mと、上記変換器にて変
換すべき(]〜2Iの範囲の入力電流iiとの関係を示
したグラフである。第1番目の段の電流源からの電流値
は11第2番目の段の電流源からの電流値はl/2、第
8番目の段のtii流源からの電流値はI/、である。
接続した各段の出力電流i。7mと、上記変換器にて変
換すべき(]〜2Iの範囲の入力電流iiとの関係を示
したグラフである。第1番目の段の電流源からの電流値
は11第2番目の段の電流源からの電流値はl/2、第
8番目の段のtii流源からの電流値はI/、である。
各段のビット−表示回路が第8図の範囲Aでは論理”1
゛°を供給するものとする場合、即ち電流ミラー回路が
電流を出力端子に供給するものとする場合に、第4図の
陰影を付した部分は、特定の入力電流に対してどのビ・
ットが値” 1′′を呈するかを示したものである。
゛°を供給するものとする場合、即ち電流ミラー回路が
電流を出力端子に供給するものとする場合に、第4図の
陰影を付した部分は、特定の入力電流に対してどのビ・
ットが値” 1′′を呈するかを示したものである。
なお、M IJの段は例外である。この最初の段のビッ
ト−表示回路にはインバータ回路を用いる必要がある。
ト−表示回路にはインバータ回路を用いる必要がある。
その理由は、零入力端子の場合に、基準電流Iのすべて
が電流ミラー回路によって供給され、この電流がつぎの
第2番目の段の入力電流ともて作用し、斯くして斯かる
電流値がその最大電流値(2・172m−u)にまで達
してしまうからである。
が電流ミラー回路によって供給され、この電流がつぎの
第2番目の段の入力電流ともて作用し、斯くして斯かる
電流値がその最大電流値(2・172m−u)にまで達
してしまうからである。
このことはつぎの段についても云えることである。
第1番目の段の第1ダイオードと電流ミラー回路および
その段に後続するすべての段における第1ダイオードと
電流ミラー回路によって伝導される電流は、入力電流お
よび基準電流Iの方向を反転させることによって符号さ
せることができる。口のことを第1および2図に破線矢
印にて示しである。これらの図から明らかなように、斯
かる入力電流の値は最上位ビットをシダナリングするた
めの基準電流Iよりも太きくすべきである。その理由は
、この場合には差電流が電流ミラー回路11によって供
給され、この差電流によって最上位ビットが・” I
IIであることを示すことができるからであるd第5図
は5ビツト変換器を示す。各段の電流ミラー回路は同一
抵抗値の抵抗R□、R3〜R5を2個ずつ有している演
算増幅器14を具えている。各段の抵抗の抵抗値は等し
くすることができるが、これら抵抗の抵抗値は例えば2
進関数に応じて、R,!−2R,、R,−2R8,R8
−2R2,R2−2R□のように順次大きくすることも
できる。この結果、各増幅器14は同じ電圧範囲で駆動
する。
その段に後続するすべての段における第1ダイオードと
電流ミラー回路によって伝導される電流は、入力電流お
よび基準電流Iの方向を反転させることによって符号さ
せることができる。口のことを第1および2図に破線矢
印にて示しである。これらの図から明らかなように、斯
かる入力電流の値は最上位ビットをシダナリングするた
めの基準電流Iよりも太きくすべきである。その理由は
、この場合には差電流が電流ミラー回路11によって供
給され、この差電流によって最上位ビットが・” I
IIであることを示すことができるからであるd第5図
は5ビツト変換器を示す。各段の電流ミラー回路は同一
抵抗値の抵抗R□、R3〜R5を2個ずつ有している演
算増幅器14を具えている。各段の抵抗の抵抗値は等し
くすることができるが、これら抵抗の抵抗値は例えば2
進関数に応じて、R,!−2R,、R,−2R8,R8
−2R2,R2−2R□のように順次大きくすることも
できる。この結果、各増幅器14は同じ電圧範囲で駆動
する。
第5図に示す変換器の作動はつぎの通りである。
0〜2Iの範囲の値を呈する入力端子ii′f:変換器
の入力端子20に供給する。この入力端子20は第1番
目の段の入力端子1に接続する。この入力電流の値がI
よりも小さい場合には、その差電流をトランジスタ5に
よって供給する。トランジスタ5の電流利得率が極めて
高い場合には、このトランジスタ5のコレクタ電流が上
記差電流に等しくなると見なすことができる。このコレ
クタ電流によって抵抗R□間には電圧降下が生ずる。な
お抵抗R0は演算増幅器14の負入力端子と出力端子1
5との間に接続する。出力端子15は別の抵抗R□を介
して増幅器14の止の入力端子にも接続する。これら2
個の抵抗間の電圧降下は等しくして、電流が出力端子1
5から抵抗R0を経て段の出力端子9に流れるようにす
べきであり、この電流の値は、所要に応じ2個の抵抗R
0を互いに調整することによってノード2における差電
流に等しくなるようにする。つぎの段のトランジスタ5
が導通する際に、最vノの段のトランジスタに適当なベ
ース−コレクタ電圧を与えるために、増幅器14の正の
入力端子と段の出力端子との間に1個または複数個のダ
イオード16、或いはツェナーダイオードを配置する。
の入力端子20に供給する。この入力端子20は第1番
目の段の入力端子1に接続する。この入力電流の値がI
よりも小さい場合には、その差電流をトランジスタ5に
よって供給する。トランジスタ5の電流利得率が極めて
高い場合には、このトランジスタ5のコレクタ電流が上
記差電流に等しくなると見なすことができる。このコレ
クタ電流によって抵抗R□間には電圧降下が生ずる。な
お抵抗R0は演算増幅器14の負入力端子と出力端子1
5との間に接続する。出力端子15は別の抵抗R□を介
して増幅器14の止の入力端子にも接続する。これら2
個の抵抗間の電圧降下は等しくして、電流が出力端子1
5から抵抗R0を経て段の出力端子9に流れるようにす
べきであり、この電流の値は、所要に応じ2個の抵抗R
0を互いに調整することによってノード2における差電
流に等しくなるようにする。つぎの段のトランジスタ5
が導通する際に、最vノの段のトランジスタに適当なベ
ース−コレクタ電圧を与えるために、増幅器14の正の
入力端子と段の出力端子との間に1個または複数個のダ
イオード16、或いはツェナーダイオードを配置する。
現時点に増幅器14の出力端子15に現われている正の
電圧はインバータ17を介してビット出力端子18に°
°0″レベルとして供給する。0〜lの入力電流は出力
端子9から電流ミラー回路を介してつぎの段の入力端子
lに出力電流1〜0として供給される。
電圧はインバータ17を介してビット出力端子18に°
°0″レベルとして供給する。0〜lの入力電流は出力
端子9から電流ミラー回路を介してつぎの段の入力端子
lに出力電流1〜0として供給される。
第1番目の段の入力電流が1〜2Iの範囲の電流の場合
には、基準電流Iが斯かる入力電流から差引かれ、その
差電流がダイオード3を経て出力端子9に供給される。
には、基準電流Iが斯かる入力電流から差引かれ、その
差電流がダイオード3を経て出力端子9に供給される。
従って、工〜2Iの入力電流はυ〜Iの出力電流となる
。
。
これから明らかなように、第2番目の段の入力電流の値
はU −Iとなる。この入力電流値が1/2・Iよりも
小さい場合には電流ミラー回路が導通し、斯かる入力電
流値がV2・Iよりも大きい場合にはダイオード8が導
通する。このことは、変換器の入力電流が0〜1/2・
■の範囲内の値である場合にはダイオードが導通して、
第2番目の段の入力電流がI〜1/2・Iの範囲内の電
流となり、また、変換器の入力電流が1−・I〜2Iの
範囲内の値の場合には第2番目の段の入力電流の値がV
2・I〜Iとなることを意味する。
はU −Iとなる。この入力電流値が1/2・Iよりも
小さい場合には電流ミラー回路が導通し、斯かる入力電
流値がV2・Iよりも大きい場合にはダイオード8が導
通する。このことは、変換器の入力電流が0〜1/2・
■の範囲内の値である場合にはダイオードが導通して、
第2番目の段の入力電流がI〜1/2・Iの範囲内の電
流となり、また、変換器の入力電流が1−・I〜2Iの
範囲内の値の場合には第2番目の段の入力電流の値がV
2・I〜Iとなることを意味する。
いずれの場合にも、最上位から2番目のビットは”0”
であり、これにより電流ミラー回路はターン・オフされ
て、ビット出力端子19におけるレベルは°゛0”に相
当する低レベルとなる。
であり、これにより電流ミラー回路はターン・オフされ
て、ビット出力端子19におけるレベルは°゛0”に相
当する低レベルとなる。
第8番目の段の入力端子は0〜工までの電流を受電して
、第4番目の段にθ〜1/、・Iの電流を、供給する。
、第4番目の段にθ〜1/、・Iの電流を、供給する。
第6図は極性反転および電流ミラー回路を具えているア
ナログ−ディジタル電流変換器の第1゜第2および第8
番目の段を示したものである。
ナログ−ディジタル電流変換器の第1゜第2および第8
番目の段を示したものである。
電流ミラー回路11は電流ミラーを成す2個のトランジ
スタ21と22を具えており、トランジスタ5のコレク
タ電流は基準ダイオードとして配置したトランジスタ2
1を経て流れるため、トランジスタ22は出力端子9に
上記コレクタ電流に比例する(この第1番目の段ではほ
ぼ等しい)電流を供給する。正確な調整を行なうために
、上記トランジスタの各エミッタとvJIE+1126
との間に抵抗を設けることができる。上記電流ミラーに
はビット表示トランジスタ28を結合させる。ビット表
示回路としてトランジスタ24および電流表示器、例え
ばLEDを設ける。
スタ21と22を具えており、トランジスタ5のコレク
タ電流は基準ダイオードとして配置したトランジスタ2
1を経て流れるため、トランジスタ22は出力端子9に
上記コレクタ電流に比例する(この第1番目の段ではほ
ぼ等しい)電流を供給する。正確な調整を行なうために
、上記トランジスタの各エミッタとvJIE+1126
との間に抵抗を設けることができる。上記電流ミラーに
はビット表示トランジスタ28を結合させる。ビット表
示回路としてトランジスタ24および電流表示器、例え
ばLEDを設ける。
極性反転のために、第1番目の段は電流源6aを具えて
おり、この電流源は電流1をノード2に供給するために
用いられ、このために電流源6aは所要に応じ、電流表
示器27を介して正の給電線26に接続する。電流表示
器27は電流源6aが導通する際に、負極性の電流を測
定し得ることを表示し、このことは第6図の入力端子2
0+1近に電流iiに対して破線矢印にて示しである。
おり、この電流源は電流1をノード2に供給するために
用いられ、このために電流源6aは所要に応じ、電流表
示器27を介して正の給電線26に接続する。電流表示
器27は電流源6aが導通する際に、負極性の電流を測
定し得ることを表示し、このことは第6図の入力端子2
0+1近に電流iiに対して破線矢印にて示しである。
ビット表示器25はトランジスタ24に直接接続する。
他の極性の測定電流は号に対して実線矢印で、しかも士
符号を付して示してあり、ビット表示器25はトランジ
スタ28に接続し、このトランジスタのベースはトラン
ジスタ24のコレクタ出力端子とベース抵抗29とに接
続する。トランジスタ28はビット表示器に対するイン
バータ回路を成す。さらに、電流源6aは電流源6bと
置換して、この電流源6bが7−ド2と負の給電線30
との間に配置されて、ノード2に電流工が得られるよ、
うにする。
符号を付して示してあり、ビット表示器25はトランジ
スタ28に接続し、このトランジスタのベースはトラン
ジスタ24のコレクタ出力端子とベース抵抗29とに接
続する。トランジスタ28はビット表示器に対するイン
バータ回路を成す。さらに、電流源6aは電流源6bと
置換して、この電流源6bが7−ド2と負の給電線30
との間に配置されて、ノード2に電流工が得られるよ、
うにする。
第1番目の段でのビット表示器の極性反転および切り換
えは第6図に記号的に示すスイッチ31と82とによっ
て行なわれ、これらスイッチの実線での接続は実線矢印
11に対応し、破線での接続は破線矢印11に対応する
。正極性を表示する場合には、電流表示器38を電流源
6bに直列に配置することができる。
えは第6図に記号的に示すスイッチ31と82とによっ
て行なわれ、これらスイッチの実線での接続は実線矢印
11に対応し、破線での接続は破線矢印11に対応する
。正極性を表示する場合には、電流表示器38を電流源
6bに直列に配置することができる。
なお、上述した6例、および特許請求の範囲の記載にお
いて回路部品として°゛ダイオードよび°゛ トランジ
スタ”と称したが、ここに云う°゛ダイオードは、適当
な電圧の印加時に一方向の電流は搬送するも、他方向の
電流は阻止する任意の装置を意味し、また” トランジ
スタ”とはバイポーラ形式のものだけでなく、例えば2
つの接続電極と主電流通路の電流を制御する1個の制御
電極を有している他の半導体累子、例えば接合またはM
OS −FETのようなものとすることができ、この場
合にはベースは°′アゲートと称され、エミッタは”ソ
ース°′と称され、コレクタは” ドレイン′、:。
いて回路部品として°゛ダイオードよび°゛ トランジ
スタ”と称したが、ここに云う°゛ダイオードは、適当
な電圧の印加時に一方向の電流は搬送するも、他方向の
電流は阻止する任意の装置を意味し、また” トランジ
スタ”とはバイポーラ形式のものだけでなく、例えば2
つの接続電極と主電流通路の電流を制御する1個の制御
電極を有している他の半導体累子、例えば接合またはM
OS −FETのようなものとすることができ、この場
合にはベースは°′アゲートと称され、エミッタは”ソ
ース°′と称され、コレクタは” ドレイン′、:。
と称される。
第1図は本発明アナログ−ディジタル電流変換器を構成
するn個の段の内の1つの膜構成を示すブロック線図り 第2図は第1図の変形例を示すブロック線図;第3図は
m番目の段の入力電流と出力電流との関係を示す特性図
; 第4図は3段変換器の入力電流と3つの各段の出力電流
との関係を示す特性図; 第5図は抵抗性電流ミラー回路を具えている5段のアナ
ログ−ディジタル電流変換器の例を示すブロック線図; 第6図は電流ミラーおよび極性反転段を具えている本発
明による変換器の他の例を示すブロック線図である。 ■・・・入力端子 2・・・ノード3・・・第
1ダイオード 4・・・エミッタ5・・・トランジス
タ 6・・・基準電流源7・・・ベース
8・・・基準電位点9・・・出力端子 10
・・・コレクタ、11−・・電流ミラー回路 14・・
・演算増幅器16・・・ダイオード 17・・・
インノく一タ18.19・・・ビット出力端子 20・・・入力端子 (21,22)・・・電流ミラー構成トランジスタ23
・・・ビット表示トランジスタ (23,24)・・・ビット表示回路 25・・・ビット表示器 27・・・電流表示器28
・・・インバータ用トランジスタ 291、・ベース抵抗a 1. a 2・・・スイ゛ノ
チ33・・・電流表示器
するn個の段の内の1つの膜構成を示すブロック線図り 第2図は第1図の変形例を示すブロック線図;第3図は
m番目の段の入力電流と出力電流との関係を示す特性図
; 第4図は3段変換器の入力電流と3つの各段の出力電流
との関係を示す特性図; 第5図は抵抗性電流ミラー回路を具えている5段のアナ
ログ−ディジタル電流変換器の例を示すブロック線図; 第6図は電流ミラーおよび極性反転段を具えている本発
明による変換器の他の例を示すブロック線図である。 ■・・・入力端子 2・・・ノード3・・・第
1ダイオード 4・・・エミッタ5・・・トランジス
タ 6・・・基準電流源7・・・ベース
8・・・基準電位点9・・・出力端子 10
・・・コレクタ、11−・・電流ミラー回路 14・・
・演算増幅器16・・・ダイオード 17・・・
インノく一タ18.19・・・ビット出力端子 20・・・入力端子 (21,22)・・・電流ミラー構成トランジスタ23
・・・ビット表示トランジスタ (23,24)・・・ビット表示回路 25・・・ビット表示器 27・・・電流表示器28
・・・インバータ用トランジスタ 291、・ベース抵抗a 1. a 2・・・スイ゛ノ
チ33・・・電流表示器
Claims (1)
- 【特許請求の範囲】 L 各段が1ビツトを供給し、各段の入力端子を前段の
出力端子に接続するようにして、各段をそれぞれ直列に
接続したn個の段を具えており、各段のノードを入力端
子と、第1ダイオードと、ペース接地の第1トランジス
タのエミッタと、基準電流淵とに接続し、前記第1ダイ
オードの他端は出力端子に接続し、前記基準電流源は各
段の入力端子に到来する入力電流に対して差電流を各段
のノードに発生せしめるように配置し、該差電流が成る
方向の電流である場合には前記エミッタが該差電流を搬
送し、前記差電流が他の方向に流れる電流である場合に
は目IJ記第1ダイオードが該差電流を搬送するように
したアナログ−ディジタル電流変換器において、電流ミ
ラー回路を前記第1トランジスタのフレクタト、前記出
力端子とに接続して、該出方端子が前記第1トランジス
タのコレクタの■流値にほぼ相当し、かつ第1ダイオー
ドの順方向に対応する方向の出力電流を搬送し得るよう
にしたことを特徴とするアナログ−ディジタル電流変換
器。 ス 特11[tJ求の範囲l記載のアナログ−ディジタ
ル電流変換器において、電流ミラー回路が少なくとも2
個のトランジスタを具えており、これらトランジスタの
エミッタを各々給電源に結合させ、ベースを相互接続し
、aσ記両トランジスタの内の一方のトランジスタのコ
レクタをこれら両トランジスタのペースと、前記第1ト
ランジスタのコレクタとに接続し、かつ前記両トランジ
スタの内の北方のトランジスタのコレクタを出力端子に
接続したことを特徴とするアナログ−ディジタル電流変
換器。 λ 特許請求の範囲l記載のアナログ−ディジタル電流
変換器において、電流ミラー回路が演算増幅器を具えて
おり、該増幅器の出力端子を2個のほぼ同一の抵抗に接
続し、前記演算増幅器の一方の入力端子を前記2個の抵
抗ノ内の一方の抵抗と、第1トランジスタのコレクタと
に接続し、前記演算増l1liil器の他方の入力端子
を前記抵抗の内の他方の抵抗と、少なくとも1個のダイ
オードを介して段の出力端子とに接続したことを詩歌と
するアナログ−ディジタル電流変換器。 転 特許請求の範囲1〜8の何れか1つに記載のアナロ
グ−ディジタル電流変換器において、ビット−表示回路
を第1ダイオードに接続したことを特徴とするアナログ
−ディジタル電流変換器。 翫 特許請求の範囲2記載のアナログ−ディジタル電流
変換器において、電流ミラー回路がビット−表示トラン
ジスタを具え、該トランジスタのエミッタを給電源に接
続し、かつベースを前記電流ミラー回路を成すトランジ
スタの共通ベースに接続したことを特徴とするアナログ
−ディジタル電流変換器。 収 アナログ−ディジタル電流変換器において、ビット
−表示回路を演算増幅器の出力端子に接続したことを特
徴とするアナログ−ディジタル電流変換器。 I 特許請求の範囲1〜6の何れか1つに記載のアナロ
グ−ディジタル電流変換器において・最上位ビットを表
わす第1番目の段がビット−表示回路用のインバータ回
路を具えていることを特徴とするアナログ−ディジタル
電流1晩・変換器。 & 特許請求の範囲7記載のアナログ−ディジタル電流
変換器において、第1番目の段をスイッチング装置に結
合させ、該スイッチング装置によりビット−表示回路を
インバータ回路の人力または出力端子に接続して、第1
番目の段の基準電流の方向を反転し得るようにしたこと
を特徴とするアナログ−ディジタル電流変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8202301A NL8202301A (nl) | 1982-06-08 | 1982-06-08 | Stroom analoog digitaal omzetter. |
| NL8202301 | 1982-06-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS594228A true JPS594228A (ja) | 1984-01-11 |
| JPH0312806B2 JPH0312806B2 (ja) | 1991-02-21 |
Family
ID=19839840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58102541A Granted JPS594228A (ja) | 1982-06-08 | 1983-06-08 | アナログ−デイジタル電流変換器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4574270A (ja) |
| EP (1) | EP0096442B1 (ja) |
| JP (1) | JPS594228A (ja) |
| DE (1) | DE3379529D1 (ja) |
| NL (1) | NL8202301A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11060639B2 (en) | 2015-12-28 | 2021-07-13 | Victaulic Company | Adapter coupling |
| US11781683B2 (en) | 2019-11-15 | 2023-10-10 | Victaulic Company | Shrouded coupling |
| US11821546B2 (en) | 2016-05-16 | 2023-11-21 | Victaulic Company | Sprung coupling |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9372351B1 (en) * | 2012-05-31 | 2016-06-21 | Maxim Integrated Products, Inc. | Circuits for active eyewear |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7609608A (nl) * | 1976-08-30 | 1978-03-02 | Philips Nv | Analoog-digitaal omzetter. |
| FR2427012A1 (fr) * | 1978-05-24 | 1979-12-21 | Labo Electronique Physique | Convertisseur analogique-numerique binaire |
| NL7808871A (nl) * | 1978-08-29 | 1980-03-04 | Philips Nv | Analoog-digitaal omzetter. |
| US4384274A (en) * | 1979-06-22 | 1983-05-17 | American Microsystems, Inc. | Current mirror digital to analog converter |
| US4295123A (en) * | 1979-07-27 | 1981-10-13 | Reid Samuel C M | Analog-to-digital converter |
| US4306224A (en) * | 1980-09-22 | 1981-12-15 | Gte Laboratories Incorporated | Analog-to-digital converting apparatus |
| US4379285A (en) * | 1981-05-26 | 1983-04-05 | Dooley Daniel J | Analog to digital converter |
-
1982
- 1982-06-08 NL NL8202301A patent/NL8202301A/nl not_active Application Discontinuation
-
1983
- 1983-05-27 US US06/498,617 patent/US4574270A/en not_active Expired - Fee Related
- 1983-06-02 EP EP83200778A patent/EP0096442B1/en not_active Expired
- 1983-06-02 DE DE8383200778T patent/DE3379529D1/de not_active Expired
- 1983-06-08 JP JP58102541A patent/JPS594228A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11060639B2 (en) | 2015-12-28 | 2021-07-13 | Victaulic Company | Adapter coupling |
| US11725756B2 (en) | 2015-12-28 | 2023-08-15 | Victaulic Company | Adapter coupling |
| US11821546B2 (en) | 2016-05-16 | 2023-11-21 | Victaulic Company | Sprung coupling |
| US11781683B2 (en) | 2019-11-15 | 2023-10-10 | Victaulic Company | Shrouded coupling |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3379529D1 (en) | 1989-05-03 |
| JPH0312806B2 (ja) | 1991-02-21 |
| US4574270A (en) | 1986-03-04 |
| EP0096442A2 (en) | 1983-12-21 |
| NL8202301A (nl) | 1984-01-02 |
| EP0096442A3 (en) | 1987-01-21 |
| EP0096442B1 (en) | 1989-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11214183A (ja) | 発光回路 | |
| JPS5838029A (ja) | 高分解能デイジタル−アナログ変換器 | |
| JPS5972226A (ja) | 符号化回路 | |
| EP0319097A2 (en) | Complementary voltage interpolation circuit with transmission delay compensation | |
| GB1589089A (en) | Analogue-to-digital converter | |
| JPS62100008A (ja) | 電流電圧変換回路 | |
| JP3228799B2 (ja) | 乗算ディジタル−アナログ変換回路 | |
| US7248192B2 (en) | Digital to analog converter and a ground offset compensation circuit | |
| US3505668A (en) | Bipolar analog to digital converter | |
| JPS594228A (ja) | アナログ−デイジタル電流変換器 | |
| US4567463A (en) | Circuit for improving the performance of digital to analog converters | |
| US4306224A (en) | Analog-to-digital converting apparatus | |
| GB2029143A (en) | Digital to analogue converter | |
| US4034366A (en) | Analog-to-digital converter with controlled ladder network | |
| EP0558243A2 (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
| KR920010216B1 (ko) | A/d 변환기의 바이어스회로 | |
| US4737766A (en) | Code converter with complementary output voltages | |
| US5952855A (en) | Circuit with multiple output voltages for multiple analog to digital converters | |
| JPS58105624A (ja) | デイジタル−アナログ変換器 | |
| JPH0650788Y2 (ja) | デジタル信号発生回路 | |
| JPH01173921A (ja) | D/a変換器 | |
| SU921075A1 (ru) | Аналого-цифровой преобразователь | |
| JPH08125538A (ja) | ディジタル・アナログ変換器 | |
| JPH0737137Y2 (ja) | 定電流発生回路 | |
| JPH01176119A (ja) | 並列型a/dコンバータ |