JPS5943783B2 - ディジタル信号の極大（極小）値検出処理回路 - Google Patents
ディジタル信号の極大（極小）値検出処理回路Info
- Publication number
- JPS5943783B2 JPS5943783B2 JP12479179A JP12479179A JPS5943783B2 JP S5943783 B2 JPS5943783 B2 JP S5943783B2 JP 12479179 A JP12479179 A JP 12479179A JP 12479179 A JP12479179 A JP 12479179A JP S5943783 B2 JPS5943783 B2 JP S5943783B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- value
- minimum
- register
- value detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 title claims description 47
- 230000007704 transition Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 10
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
本発明は波状に漂動する信号を、ディジタル信号値で入
力し、そのディジタル信号の各ピーク値を検出する回路
に関するものである。
力し、そのディジタル信号の各ピーク値を検出する回路
に関するものである。
特に加減算器を有する演算器を使用したディジタル信号
の極大（極小）値検出処理回路に関するものである。従
来極大（極小）値検出処理回路には検出する値に対して
絶対レベルを設定する極大（極小）値検出処理回路があ
つたが入力信号の平均レベルが変動した場合には極大（
極小）値が検出出来ない欠点があつた。従来の極大（極
小）値検出処理回路について図面を用いて説明する。
の極大（極小）値検出処理回路に関するものである。従
来極大（極小）値検出処理回路には検出する値に対して
絶対レベルを設定する極大（極小）値検出処理回路があ
つたが入力信号の平均レベルが変動した場合には極大（
極小）値が検出出来ない欠点があつた。従来の極大（極
小）値検出処理回路について図面を用いて説明する。
第１図は従来の極大（極小）値検出処理回路の構成図で
、第２図は入力信号と設定レベルとピーク検出用レジス
タの出力信号Ｂの関係を示したものである。また第３図
は入力信号Ａの平均レベルが変動した場合を示した図で
ある。第１図において入力ディジタル信号Ａはピーク検
出用レジスタの出力信号Ｂと比較器８で、設定値Ｄ１と
比較器２で設定値Ｄ、と比較器９でそれぞれ比較される
。
、第２図は入力信号と設定レベルとピーク検出用レジス
タの出力信号Ｂの関係を示したものである。また第３図
は入力信号Ａの平均レベルが変動した場合を示した図で
ある。第１図において入力ディジタル信号Ａはピーク検
出用レジスタの出力信号Ｂと比較器８で、設定値Ｄ１と
比較器２で設定値Ｄ、と比較器９でそれぞれ比較される
。
いま比較器８の出力がＡ＞Ｂで、比較器９の出力がＡ＞
Ｄ２となると制御回路はＭＡＸ検出状態となり、制御回
路から出力する書き込み信号で入力ディジタル信号Ａは
ピーク検出用レジスタに記憶される。
Ｄ２となると制御回路はＭＡＸ検出状態となり、制御回
路から出力する書き込み信号で入力ディジタル信号Ａは
ピーク検出用レジスタに記憶される。
ＭＡＸ検出状態にのいてＡ＜Ｂとなると制御回路からは
書き込み信号は出力されず、ピーク検出用レジスタは以
前に記憶された信号を保持する。入力信号Ａがさらに小
さくなりＡ＜Ｄ１となると制御回路はＭＩＮ検出状態と
なりＡ＜Ｂならば制御回路は書き込み信号を出力しＭＩ
Ｎ検出状態でＡ＞Ｂとなると書き込み信号を出力しない
。
書き込み信号は出力されず、ピーク検出用レジスタは以
前に記憶された信号を保持する。入力信号Ａがさらに小
さくなりＡ＜Ｄ１となると制御回路はＭＩＮ検出状態と
なりＡ＜Ｂならば制御回路は書き込み信号を出力しＭＩ
Ｎ検出状態でＡ＞Ｂとなると書き込み信号を出力しない
。
この動作をくり返し行うとピーク検出用レジスタの出力
Ｂは第２図の破線で示される。極大値だけを取り出す回
路においてはＭＡＸ検出状態からＭＩＮ検出状態に変化
する点でピーク検出用レジスタの出力信号Ｂを読み出せ
ば各ピーク点の極大値を、またＭＩＮ検出状態からＭＡ
Ｘ検出状態に変化する点でピーク検出用レジスタの出力
信号Ｂを読み出せば各ピーク点の極小値を求めることが
出来る。
Ｂは第２図の破線で示される。極大値だけを取り出す回
路においてはＭＡＸ検出状態からＭＩＮ検出状態に変化
する点でピーク検出用レジスタの出力信号Ｂを読み出せ
ば各ピーク点の極大値を、またＭＩＮ検出状態からＭＡ
Ｘ検出状態に変化する点でピーク検出用レジスタの出力
信号Ｂを読み出せば各ピーク点の極小値を求めることが
出来る。
しかしながら第３図に示す様に入力信号Ａが設定値Ｄ１
以上にならない場合やＤ２以下にならない場合は極大値
、極小値を求めることが出来ない。
以上にならない場合やＤ２以下にならない場合は極大値
、極小値を求めることが出来ない。
本発明はこれらの欠点を取り除くために考えられたもの
であり、その目的は入力信号の平均レベルに関係なく極
大（極小）値を求めることが出来る極大（極小）値検出
処理回路である。この目的を達成するためにＭＡＸ検出
、ＭＩＮ検出の状態を判定する絶対レベルをピーク点に
対して相対的に設定した回路である。
であり、その目的は入力信号の平均レベルに関係なく極
大（極小）値を求めることが出来る極大（極小）値検出
処理回路である。この目的を達成するためにＭＡＸ検出
、ＭＩＮ検出の状態を判定する絶対レベルをピーク点に
対して相対的に設定した回路である。
つぎに図面に示した実施例について、この発明を具体的
に説明する。
に説明する。
第４図は本発明の構成図である。第５図は入カデイジタ
ル信号Ａとピーク検出用レジスタの出力信号と相対的に
設定した判定レベルとの関係を示した図である。第６図
は入力信号Ａの平均レベルが変動した場合を示した図で
ある。図において入力信号Ａはピーク検出用レジスタ１
の入力側および第１の比較回路２および演算回路４に接
続され、ピーク検出用レジスタの出力信号Ｂは第１の比
較回路２および演算器４および出力回路６の入力側に接
続されている。
ル信号Ａとピーク検出用レジスタの出力信号と相対的に
設定した判定レベルとの関係を示した図である。第６図
は入力信号Ａの平均レベルが変動した場合を示した図で
ある。図において入力信号Ａはピーク検出用レジスタ１
の入力側および第１の比較回路２および演算回路４に接
続され、ピーク検出用レジスタの出力信号Ｂは第１の比
較回路２および演算器４および出力回路６の入力側に接
続されている。
また演算回路の出力信号１Ａ−Ｂ１（入力信号Ａとレジ
スタ１の出力信号Ｂの差の絶対値）は第２の比較器３、
あらかじめ設定した一定値Ｄと比較される。
スタ１の出力信号Ｂの差の絶対値）は第２の比較器３、
あらかじめ設定した一定値Ｄと比較される。
第１の比較器２と第２の比較器３の結果は制御回路５に
入る。本発明では補数を用いた加減算器を用いて１Ａ−
ＢＩを算出しているので、信号の桁数が多い信号を比較
処理する場合でも、従来の比較器と比べて簡単な回路構
成とすることが出来る。
入る。本発明では補数を用いた加減算器を用いて１Ａ−
ＢＩを算出しているので、信号の桁数が多い信号を比較
処理する場合でも、従来の比較器と比べて簡単な回路構
成とすることが出来る。
いま第１の比較器２の出力信号がＡ＞Ｂであつて第２の
比較器３の出力信号が１Ａ−Ｂ１〉Ｄとなると制御回路
５は極大値検出状態となり、Ａ〉Ｂならば書き込み信号
Ｆを出力し入力信号Ａはピーク検出用レジスタ１に記憶
され出力信号Ｂとなる。極大値検出状態でＡ＜Ｂとなる
と書き込み信号Ｆは出力されずピーク検出用レジスタ１
は以前に記憶した信号を保持する。
比較器３の出力信号が１Ａ−Ｂ１〉Ｄとなると制御回路
５は極大値検出状態となり、Ａ〉Ｂならば書き込み信号
Ｆを出力し入力信号Ａはピーク検出用レジスタ１に記憶
され出力信号Ｂとなる。極大値検出状態でＡ＜Ｂとなる
と書き込み信号Ｆは出力されずピーク検出用レジスタ１
は以前に記憶した信号を保持する。
Ａ＜Ｂの状態で１Ａ−Ｂｌ＞Ｄとなると制御回路５は極
小値検出状態となりＡ＜Ｂのとき書き込み信号Ｆを出力
しＡ＞Ｂのときは書き込み信号Ｆを出力しない。
小値検出状態となりＡ＜Ｂのとき書き込み信号Ｆを出力
しＡ＞Ｂのときは書き込み信号Ｆを出力しない。
Ａ＞Ｂの状態でＩＡ−Ｂ１〉Ｄとなると制御回路５は極
小値検出状態となる。この状態を図に示すと第５図の様
になり極大値検出状態においては極大点から１Ａ−Ｂ１
〉Ｄとなるまでピーク検出用レジスタ１には極大値が、
極小値検出状態においては極小点から１Ａ−Ｂ１〉Ｄと
なるまで極小値がピーク検出用レジスタ１に保持される
。極大値だけを読み出したいときは極大値検出状態で１
Ａ−Ｂ１〉Ｄとなつたとき出力回路の書き込み信号Ｇを
発生し、極小値だけを読み出したいときは極小値検出状
態で１Ａ−ＢＩ＞Ｄとなつたとき出力回路の書き込み信
号Ｇを発生するようにすれば一方の極値のみ求めること
が出来る。
小値検出状態となる。この状態を図に示すと第５図の様
になり極大値検出状態においては極大点から１Ａ−Ｂ１
〉Ｄとなるまでピーク検出用レジスタ１には極大値が、
極小値検出状態においては極小点から１Ａ−Ｂ１〉Ｄと
なるまで極小値がピーク検出用レジスタ１に保持される
。極大値だけを読み出したいときは極大値検出状態で１
Ａ−Ｂ１〉Ｄとなつたとき出力回路の書き込み信号Ｇを
発生し、極小値だけを読み出したいときは極小値検出状
態で１Ａ−ＢＩ＞Ｄとなつたとき出力回路の書き込み信
号Ｇを発生するようにすれば一方の極値のみ求めること
が出来る。
本発明は以上のように比較回路ではなく加減算をする演
算器を使用することによつて極値に対して相対的に検出
点を定めている。従つて一定値Ｄ以上の変化があれば第
６図に示すような入力信号Ａの平均値が変化する場合に
おいても極大（極小）値を求めることができる。また入
力信号Ａが雑音を自んでいる場合に対しては、一定値Ｄ
を、雑音成分に対して適当な値に設定すれば極大（極小
）値の数を誤ることなく検出できる利点がある。
算器を使用することによつて極値に対して相対的に検出
点を定めている。従つて一定値Ｄ以上の変化があれば第
６図に示すような入力信号Ａの平均値が変化する場合に
おいても極大（極小）値を求めることができる。また入
力信号Ａが雑音を自んでいる場合に対しては、一定値Ｄ
を、雑音成分に対して適当な値に設定すれば極大（極小
）値の数を誤ることなく検出できる利点がある。
第１図は従来例を示すプロツク図、第２図は従来の検出
器の説明のための図、第３図、第６図は入力信号Ａの平
均レベルが変動した場合を示す図、第４図は本発明の構
成を示すプロツク図、第５図は本発明のピーク値検出の
手順を示す図。 １はピーク検出用レジスタ、２，３は比較回路、４は演
算回路、５は制御回路、６は出力回路、７は欠、８，９
は比較回路、１０は制御回路、Ａは入カデイジタル信号
、Ｂはピーク値検出用レジスタの出力信号、Ｄは設定値
信号、Ｄ１は第１設定値、Ｄ２は第２設定値、Ｆは書き
込み信号、Ｇは出力回路の書き込み信号、Ｌは最大値検
出領域、Ｍは最小値検出領域、Ｐは従来例では求めるこ
とが出来ない極大・極小値を示す。
器の説明のための図、第３図、第６図は入力信号Ａの平
均レベルが変動した場合を示す図、第４図は本発明の構
成を示すプロツク図、第５図は本発明のピーク値検出の
手順を示す図。 １はピーク検出用レジスタ、２，３は比較回路、４は演
算回路、５は制御回路、６は出力回路、７は欠、８，９
は比較回路、１０は制御回路、Ａは入カデイジタル信号
、Ｂはピーク値検出用レジスタの出力信号、Ｄは設定値
信号、Ｄ１は第１設定値、Ｄ２は第２設定値、Ｆは書き
込み信号、Ｇは出力回路の書き込み信号、Ｌは最大値検
出領域、Ｍは最小値検出領域、Ｐは従来例では求めるこ
とが出来ない極大・極小値を示す。
Claims (1)
- １ 書き込み信号を受けたときは入力されたディジタル
信号を記憶し、書き込み信号を受けないときは以前に記
憶された信号を保持するピーク値検出用レジスタ１と；
該レジスタに記憶されているディジタル信号Ｂと該レジ
スタに入力される信号Ａとの大小を比較する第１の比較
器２と；該信号Ａと該信号Ｂとの差の絶対値｜Ａ−Ｂ｜
を演算し、信号を出力する演算器４と；前記信号｜Ａ−
Ｂ｜と設定値Ｄとの大小を比較する第２の比較器３と；
前記第１と第２の比較器の出力を受領し、Ａ＞Ｂ（もし
くはＡ＜Ｂ）から、Ａ＜Ｂ（もしくはＡ＞Ｂ）に移行す
るまでの期間、前記書込み信号を発生し、Ａ＞Ｂ（もし
くはＡ＜Ｂ）からＡ＜Ｂ（もしくはＡ＞Ｂ）に移行する
ときに始まり｜Ａ−Ｂ｜≦Ｄの期間前記書き込み信号の
発生を阻止し、該期間を経過して｜Ａ−Ｂ｜＞Ｄになつ
たときに始まりＡ＜Ｂ（もしくはＡ＞Ｂ）からＡ＞Ｂ（
もしくはＡ＜Ｂ）に移行するまでの期間前記書き込み信
号を発生する制御回路５と；前記レジスタに記憶保持さ
れた極大（極小）値を読み出す出力回路６とを備えたデ
ィジタル信号の極大（極小）値検出処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12479179A JPS5943783B2 (ja) | 1979-09-29 | 1979-09-29 | ディジタル信号の極大（極小）値検出処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12479179A JPS5943783B2 (ja) | 1979-09-29 | 1979-09-29 | ディジタル信号の極大（極小）値検出処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5650438A JPS5650438A (en) | 1981-05-07 |
| JPS5943783B2 true JPS5943783B2 (ja) | 1984-10-24 |
Family
ID=14894203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12479179A Expired JPS5943783B2 (ja) | 1979-09-29 | 1979-09-29 | ディジタル信号の極大（極小）値検出処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943783B2 (ja) |
-
1979
- 1979-09-29 JP JP12479179A patent/JPS5943783B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5650438A (en) | 1981-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960035582A (ko) | 비대칭 신호검출기 및 이를 사용한 신호재생장치 | |
| US5191419A (en) | Video noise reducer with detection of both total and temporal picture changes | |
| US7336702B2 (en) | Jitter detecting apparatus and phase locked loop using the detected jitter | |
| JP2809577B2 (ja) | ゼロレベル設定回路 | |
| JPS6243637B2 (ja) | ||
| JPS5943783B2 (ja) | ディジタル信号の極大（極小）値検出処理回路 | |
| JP3012357B2 (ja) | シフト量検出回路 | |
| US3720875A (en) | Differential encoding with lookahead feature | |
| JP2894015B2 (ja) | 桁あふれ検出方法および回路 | |
| JP4227222B2 (ja) | 信号処理装置、信号処理方法及び記憶媒体 | |
| US5390030A (en) | Peak holding circuit and video processing unit using the same | |
| JP2927278B2 (ja) | 不連続信号内挿回路 | |
| KR940000936B1 (ko) | 디지탈 신호처리에 있어서 소신호 잡음 제거회로 | |
| SU1152020A1 (ru) | Устройство дл приема и обработки избыточных сигналов | |
| JP2538670B2 (ja) | 画像補正回路 | |
| JP3132279B2 (ja) | Ｆｍ復調装置 | |
| JPS61107874A (ja) | 画信号処理回路 | |
| JP2566954Y2 (ja) | 手ブレ検出回路 | |
| JPS5857861A (ja) | ２値化方式 | |
| JPH0822023B2 (ja) | 巡回型雑音低減装置 | |
| JP2665067B2 (ja) | 浮動小数点加減算器 | |
| JP3278483B2 (ja) | 輪郭補正回路 | |
| JPH03102265A (ja) | 最大値検出回路 | |
| JPS63258169A (ja) | 巡回型雑音低減装置 | |
| JPH06177922A (ja) | パルス変換回路 |