JPS5944603B2 - 表示パネル - Google Patents

表示パネル

Info

Publication number
JPS5944603B2
JPS5944603B2 JP3025383A JP3025383A JPS5944603B2 JP S5944603 B2 JPS5944603 B2 JP S5944603B2 JP 3025383 A JP3025383 A JP 3025383A JP 3025383 A JP3025383 A JP 3025383A JP S5944603 B2 JPS5944603 B2 JP S5944603B2
Authority
JP
Japan
Prior art keywords
electrode
transparent
display
display panel
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3025383A
Other languages
English (en)
Other versions
JPS58184122A (ja
Inventor
悠紀 鶴石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP3025383A priority Critical patent/JPS5944603B2/ja
Publication of JPS58184122A publication Critical patent/JPS58184122A/ja
Publication of JPS5944603B2 publication Critical patent/JPS5944603B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 本発明は、複数のセグメントを有する表示パネルに関す
る。
本発明は、駆動回路がIC化されて基板内に形成された
構造の液晶表示パネルに関する。
本発明の目的は、低電圧の薄型表示パネルを提供するこ
とである。
従来の薄型表示装置は、液晶表示装置、プラズマディス
プレイ、EL、、LED等があげられるが、これらには
各々長・短所がある。
従来の液晶表示装置の短所は、応答速度が遅いことが第
一である。このために、多セグメントのダイナミック駆
動が困難である。プラズマディスプレイの短所は、電圧
が高く消費電流が大きいことであり、携帯用表示装置に
は使用が難しいであろう。ELの短所は、やはり電圧が
高いことと、寿命が短かいことである。LEDの短所は
、大型パネルの製作が難しい点と電流が大きいことであ
ろう。こうしてみると、携帯用の機器に用い得る程小さ
くでき、消費電力も少なく、低電圧で動作し、かつ製作
が容易で、配線処理が簡単な多セグメント表示装置は、
これまで知られていない。本発明は、液晶表示装置を改
良することによつて上述した特性をもつ表示パネルを提
供する。以下、図面に従つて本発明の実施例を説明する
第1図は、本発明の表示パネルの構造を示す断面図であ
る。1及び9は、互に直角に並べられた上下の直線偏光
板、2を上部ガラス基板、3は透明な1部電極、4は液
晶、5は封入部材、6は1部電極を下部から取出すため
の導体、□は下部電極、8は下部基板、10は反射板で
ある。
この表示パネルは、上下の電極間に電解がかかつていな
い時には、上方からの入射光が液晶内で旋光し反射板で
反射されて戻るので明るく見えるが、電極間に電界がか
かつているところでは、入射光は液晶物質内で旋光しな
いので偏光板を通過できなくなり、暗く見える動作をす
る。この場合、本例では液晶物質を用いたが、PLZT
等の固体表示を利用することも可能である。第2図は、
下部基板8と下部電極Tを示す。
11は1部電極3を取出すリード部、12a〜12fは
、電源のプラス、マイナス、表示信号、クロツク信号、
デイスプレイタイミングパルス、交流駆動パルスの計6
本の入力端子である。
下部電極7の下部には、第3図以下に示す如く、シフト
レジスターが各々ICとして製作される。第3図は、下
部電極に連結された回路部を示す。即ち、電極7に比し
て回路部の寸法は十分小さいので、表示の際の回路部分
の影響は無視できるであろう。この回路部は、第4図の
ような構造図のCMOSによつて作られ、第5図の如き
配線をされている。第4図において、13は透光性の基
板、例えばサフアイア基板であり、この上にP型シリコ
ンの成長層14を設ける。
さらにNMOSのドレイン拡散領域15とソース拡散領
域16を形成する。次に17はゲート絶縁層SiO2で
ある。18はN型シリコンに反転させた拡散領域で、こ
こに、PMOSのソース19とドレイン20を形成する
21はゲート絶縁層SiO2である。
22はドレイン電極、23はNMOSのソース電極、2
4はPMOSのソース電極、25,26は各ゲート電極
である。
27,28は電源の供給ライン、29は絶縁保護膜、3
0は表示電極である。
電源ライン27,28および表示電極30は、透明な素
材を用いる。CMOSICの基板土に成長させたP型シ
リコン層14は、IC製作に必要な部分以外はエツチン
グによつて除く。それによつて、IC部分が表示パネル
に占める面積は、実質的に無視し得るように小さいもの
となる。第5図は、IC回路に含まれるシフトレジスタ
ーとメモリー回路の一例である。
31〜34はトランスミツシヨンゲート、35〜39は
インバータであるが、この31〜39の素子でシフトレ
ジスター1段を形成している。
端子40に表示信号を入力し、端子41にクロツク信号
を入力する。第7図54に示すようなりロツク信号を人
力し、表示信号として55の信号を端子40に印加する
と、出力信号は56の信号となる。この出力信号は、次
段のシフトレジスターに表示信号として入力される。こ
うしてクロツク信号が入るたびに、次々と表示情報はシ
フトレジスターに伝送される。第5図の下方の回路はメ
モリー回路である。42〜45はトランスミツシヨンゲ
ート、46〜50はインバータで、シフトレジスターと
同一であるノが、この回路は、端子51に加えられるデ
イスプレイタイミングパルスによつてシフトレジスター
の出力を表示電極に伝え、保持する働きをする。
従つてシフトレジスターの動作が低速であつても、この
メモリー回路で表示の保持がされているから走査が目に
つかない。第7図で57のようなデイスプレイタイミン
グパルスが端子51に入力されると、表示電極には58
のような電圧がかかることになる。勿論、シフトレジス
ターが高速であれば、メモリー回路を除くことも可能で
ある。第6図は、交流駆動する場合のIC回路である。
52は排他的0R回路で、端子53に交流,駆動パルス
を入れる。
この交流駆動パルスは、同時に、上部の共通電極にも加
えておく。これによつて液晶は交流駆動される。以上に
述べた如く、本発明は、各液晶表示画素毎に能動素子よ
りなるメモリ機能を設けたから、長時間にわたり正確に
表示データを保持しかつ表示画素に確実に該表示データ
を印加することができる効果を有する。
又、この表示データを入力するタイミング信号は、表示
データが変わるときのみ、メモリ機能に入力するだけで
よく、データのリフレツシユの為の制御信号を必要とし
ないから、極めて低消費電力での表示データの記憶が可
能となる。特に、大型マトリツクスパネルの如き、画素
数の大きなものに対して、一定のデユーテイのタイミン
グ信号で表示データを印加する場合、この効果は顕著で
ある。又、各画素毎にメモリ素子を設けているので、テ
レビ画像の如き時系列的表示データ信号をシリアルに直
接液晶パネルに供給できるので、外部メモリやそこから
の引出線等の複雑な回路を省略することができる。さら
に、メモリ回路の出力信号を一定周揮で反転する手段を
能動素子により形成したから、液晶に印加される表示デ
ータ信号は一定周期で反転されるので、液晶内の電荷蓄
積による液晶の劣化は生じることなく、長期に安定した
画像表示を保証することができる。
【図面の簡単な説明】
第1図は、本発明の表示パネルの構造を示す断面図であ
る。 1・・・・・・上の直線偏光板、2・・・・・・土部ガ
ラス基板、3・・・・・・土部透明電極、4・・・・・
・液晶、5・・・・・・封入部材、6・・・・・・電極
接続の導体、7・・・・・・下部電極、8・・・・・・
下部基板、9・・・・・・下部直線偏光板、10・・・
・・・反射板。 第2図は、下部基板8上の下部電極7の配置図である。 第3図は、下部電極7とその下に形成されたIC回路を
示す。第4図は、IC回路部分の断面構造図であり、C
MOS構造の例である。13・・・・・・サフアイア基
板、14・・・・・・P形成長層、15・・・・・・N
MOSのドレイン領域、16・・・・・・NMOSのソ
ース領域、17・・・・・・ゲート絶縁層SlO2、1
8・・・・・・N形反転層、19・・・・・・PMOS
のソース領域、20・・・・・PMOSのドレイン領域
、22・・・・・・ドレイン電極、23,24・・・・
・・ソース電極、25,26・・・・・・ゲート電極、
27,28・・・・・・電源供給ライン、29・・・・
・・絶縁保護膜、30・・・・・・表示電極。 第5図はIC回路の配線図で、いわゆるシフトレジスタ
ー1段とメモリー回路である。 31〜34,42〜45・・・・・・トランスミツシヨ
ンゲート、35〜39,46〜50・・・・・・インバ
ータ。 第6図は交流駆動の場合のIC回路である。 52・・・・・・排他的0R回路。 第7図は、IC回路の動作説明のための信号波形を示す

Claims (1)

  1. 【特許請求の範囲】 1 相対向する第一及び第二の透明基板間に液晶が封入
    されてなり、該第一の透明基板上に透明な第一電極と該
    第二の透明基板上に複数の透明な第二電極とを有する表
    示パネルにおいて、該第二の透明基板上には、複数の能
    動素子からなるメモリ回路が該第二電極の各々に対応し
    て複数配列され該メモリ回路は該第二電極にて被覆され
    てなることを特徴とする表示パネル。 2 相対向する第一及び第二の透明基板間に液晶が封入
    されてなり、該第一の透明基板上に透明な第一電極と該
    第二の透明基板上に複数の透明な第二電極とを有する表
    示パネルにおいて、該第二の透明基板上には、複数の能
    動素子からなるメモリ回路及び該メモリ回路の出力信号
    を一定周期で反転する手段が該第二電極の各々に対応し
    て複数配列され、該メモリ回路及び該反転手段は、該第
    二電極にて被覆されてなることを特徴とする表示パネル
JP3025383A 1983-02-25 1983-02-25 表示パネル Expired JPS5944603B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3025383A JPS5944603B2 (ja) 1983-02-25 1983-02-25 表示パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3025383A JPS5944603B2 (ja) 1983-02-25 1983-02-25 表示パネル

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12610873A Division JPS5722112B2 (ja) 1973-11-09 1973-11-09

Publications (2)

Publication Number Publication Date
JPS58184122A JPS58184122A (ja) 1983-10-27
JPS5944603B2 true JPS5944603B2 (ja) 1984-10-31

Family

ID=12298543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3025383A Expired JPS5944603B2 (ja) 1983-02-25 1983-02-25 表示パネル

Country Status (1)

Country Link
JP (1) JPS5944603B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01306005A (ja) * 1988-05-30 1989-12-11 Kawasaki Steel Corp ゾーンコントロールバルブ用流体吐出弁の内部漏れ検出方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
JPH0499479U (ja) * 1991-01-26 1992-08-27

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01306005A (ja) * 1988-05-30 1989-12-11 Kawasaki Steel Corp ゾーンコントロールバルブ用流体吐出弁の内部漏れ検出方法

Also Published As

Publication number Publication date
JPS58184122A (ja) 1983-10-27

Similar Documents

Publication Publication Date Title
KR100386051B1 (ko) 전기광학장치, 그 클럭신호 조정방법 및 회로, 그 생산방법, 및 전자기기
TWI582739B (zh) 顯示器面板
KR100236687B1 (ko) 액정표시장치, 액정표시장치의 구동방법 및 액정표시장치의 검사방법
US3949242A (en) Logical circuit for generating an output having three voltage levels
CN206627737U (zh) 一种阵列基板和电子纸显示装置
JP4985113B2 (ja) 電気泳動表示パネルの駆動方法並びに駆動装置、電気泳動表示装置、および電子機器
US7545355B2 (en) Image display apparatus and driving method thereof
KR100793507B1 (ko) 쌍방향 시프트 레지스터
CN110687731A (zh) 一种显示面板、驱动方法以及显示装置
KR100648141B1 (ko) 표시 장치 및 상기 표시 장치의 구동 방법
CN109584767B (zh) 显示装置
CN109491533B (zh) 显示装置
WO2023226076A1 (zh) 显示模组及显示装置
JP4022990B2 (ja) アクティブマトリクス型液晶表示装置
US20180182336A1 (en) Array Substrate
JPS5944603B2 (ja) 表示パネル
JP4744914B2 (ja) 液晶表示装置及びこれを用いた大型液晶表示装置
JPS6244796A (ja) 撮像表示装置
JPH035724B2 (ja)
CN108877696A (zh) 像素电路及其驱动方法、显示面板及显示装置
JP3146959B2 (ja) 液晶表示装置及びそのシフトレジスタ回路
CN115223483B (zh) 长脉冲生成电路、显示面板以及电子设备
JPH04333094A (ja) 液晶表示装置
JPS59170819A (ja) 記憶型アクテイブパネル用表示システム
JP4963761B2 (ja) 表示装置