JPS5944896A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPS5944896A JPS5944896A JP15569282A JP15569282A JPS5944896A JP S5944896 A JPS5944896 A JP S5944896A JP 15569282 A JP15569282 A JP 15569282A JP 15569282 A JP15569282 A JP 15569282A JP S5944896 A JPS5944896 A JP S5944896A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- connector
- electronic circuit
- circuit element
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野１
本発明は電子回路装置に係り、特に電子回路素子を複数
連結接続しＣ回路の拡張を可能にした電子回路具１Ｇに
関りる。
連結接続しＣ回路の拡張を可能にした電子回路具１Ｇに
関りる。
［発明の技術的背景１
電子回路装置、例えば、メモリ回路装置にあつ（、回路
の拡張を図る場合には、回路基板を実装したラックのあ
まっているス［ｌツＩ〜に回路基板を追加しＣ取（＝Ｊ
りたり、第１図に示ｔ Ｊ：うに複数のメモリ回路素子
１を搭載した回路基板２上にスベー“す３を介して別の
回路基板４を取（Ｊす、この回路基板４に拡張用のメ［
り回路素子１）を１ハ載りることが行われＣいる。
の拡張を図る場合には、回路基板を実装したラックのあ
まっているス［ｌツＩ〜に回路基板を追加しＣ取（＝Ｊ
りたり、第１図に示ｔ Ｊ：うに複数のメモリ回路素子
１を搭載した回路基板２上にスベー“す３を介して別の
回路基板４を取（Ｊす、この回路基板４に拡張用のメ［
り回路素子１）を１ハ載りることが行われＣいる。
また、回路の拡張が小規模Ｃある場合に（よ、第２図に
示り゛ように、多め回路基板２に設（〕られたメモリ回
路素子拡張用のスペースいわゆるサービスエリア６に拡
張用のメモリ回路素子を１八載し０行なわれる。なおこ
のようにサービス丁り）′６を用いる例としては、ワン
ボード・マイク＋−＋ ニー＋ンビュータ等によ〈実施
され−Ｃいる。
示り゛ように、多め回路基板２に設（〕られたメモリ回
路素子拡張用のスペースいわゆるサービスエリア６に拡
張用のメモリ回路素子を１八載し０行なわれる。なおこ
のようにサービス丁り）′６を用いる例としては、ワン
ボード・マイク＋−＋ ニー＋ンビュータ等によ〈実施
され−Ｃいる。
［背景技術の問題点１
しかしながら°、上述のように回路基板２上にスペー→
）３を介して別の回路基板４を川ね（メ１り回路を拡大
する場合には、それぞれの回路基板２．４を」ネクタ等
で結線す゛る必要があり、配線が複雑となって組立が面
倒であるうえ、外観も良好（Ｊならない欠点がある。
）３を介して別の回路基板４を川ね（メ１り回路を拡大
する場合には、それぞれの回路基板２．４を」ネクタ等
で結線す゛る必要があり、配線が複雑となって組立が面
倒であるうえ、外観も良好（Ｊならない欠点がある。
しかも、回路基板２十に別の回路基板１を配ｔｉするス
ペースがない場合には実施することかＣ′イない。
ペースがない場合には実施することかＣ′イない。
また、予め回路基板２に設（）たリービス」リノ２６に
メしり回路Ａ〜ｒを実装しく回路の拡張を図る場合には
、回路基板２の人形化を防ぐ観点から、僅かな回路の拡
張しかひきないｆｊｔ点があり、また当初から拡張の程
庭も不確定（゛あることｌ）＋ ｆう、適切な規模のリ
ービスエリア６を予め回路基板２に設りることは極め−
Ｃ困デ１］ひある。
メしり回路Ａ〜ｒを実装しく回路の拡張を図る場合には
、回路基板２の人形化を防ぐ観点から、僅かな回路の拡
張しかひきないｆｊｔ点があり、また当初から拡張の程
庭も不確定（゛あることｌ）＋ ｆう、適切な規模のリ
ービスエリア６を予め回路基板２に設りることは極め−
Ｃ困デ１］ひある。
［発明の目的］
本発明はこのよう４【従′）１この欠点をＭ沃するため
になされたしので・、回路基板での回路の拡張が極めて
容易でか′つ電子回路素子の実］・超密度を向［りるこ
との可能な電子回路装置の提供を１］的とづる。
になされたしので・、回路基板での回路の拡張が極めて
容易でか′つ電子回路素子の実］・超密度を向［りるこ
との可能な電子回路装置の提供を１］的とづる。
１光明の棚要］
この目的を達成４るｌＣめに木考案（４１バツクージさ
れた複数の電子回路装置各々にｄ３いて、−側面から接
続子を突出さμるとどもに異なる側ｉｎｉに前記接続子
と同様な接続子の挿入接続可能な＝１ネクタ部祠を備え
、−の電子回路素子の上記接続子を他の電子回路素子の
４］二記コネクタ部材へ挿入接続し、上記複数の電子回
路素子を連結接続し４なることを特徴とりるものひある
。
れた複数の電子回路装置各々にｄ３いて、−側面から接
続子を突出さμるとどもに異なる側ｉｎｉに前記接続子
と同様な接続子の挿入接続可能な＝１ネクタ部祠を備え
、−の電子回路素子の上記接続子を他の電子回路素子の
４］二記コネクタ部材へ挿入接続し、上記複数の電子回
路素子を連結接続し４なることを特徴とりるものひある
。
［発明の実施例１
以下本発明の詳細な説明りる１゜
第３図および第４図は本発明の電子回路装「￥４構成す
る個々の電子回路素子を示Ｊ斜祝図、１３よび側面図ぐ
ある。
る個々の電子回路素子を示Ｊ斜祝図、１３よび側面図ぐ
ある。
図におい−Ｃ合成樹脂等ぐバッタージされた電を回路素
子としＣのメモリ回路素子１（３未、内部に３２にパイ
１−メモリジー１−ルを内蔵し、比較的偏平に成形され
たパッケージ７の側面からは横〕“ｉ向にのびる接続子
８が突設され−Ｃいる。
子としＣのメモリ回路素子１（３未、内部に３２にパイ
１−メモリジー１−ルを内蔵し、比較的偏平に成形され
たパッケージ７の側面からは横〕“ｉ向にのびる接続子
８が突設され−Ｃいる。
接続子Ｂは、メモリ回路素子１のパッケージ７から一体
的に突設されＩ〔断面凸状の突設片？〕と、この突設片
９の表面に形成されかつバック−シフ ′内部の
メモリモジコール（図示Ｕず）に電気的に接続された複
数の接続電ｔＩＩｉ１０からなつ（いる。
的に突設されＩ〔断面凸状の突設片？〕と、この突設片
９の表面に形成されかつバック−シフ ′内部の
メモリモジコール（図示Ｕず）に電気的に接続された複
数の接続電ｔＩＩｉ１０からなつ（いる。
メモリ回路素子１にＪ３りる接続子ε３との反対側面に
は、上記接続子８と同様な構成の接続子の挿入可能な］
ネクタ８（ロイ１１が形成され（いる。１ネクタ部４．
！ｌ １１ ｔよ、接続子ε３より１．）１吊か（こ大
径の凹）ｊへ１２と、この凹溝１２内に配りＩ１され、
かつ接続子の接続電極に接触り゛るとと−しに内部のメ
しりモジコールに接続される接続端子１３からなつＣい
る。
は、上記接続子８と同様な構成の接続子の挿入可能な］
ネクタ８（ロイ１１が形成され（いる。１ネクタ部４．
！ｌ １１ ｔよ、接続子ε３より１．）１吊か（こ大
径の凹）ｊへ１２と、この凹溝１２内に配りＩ１され、
かつ接続子の接続電極に接触り゛るとと−しに内部のメ
しりモジコールに接続される接続端子１３からなつＣい
る。
ぞしＣ１図中符号１７１は各メｔり回路素子１にＪハノ
る後）ボするチツブセレク１−（ＧＥ）端子の番地指定
を目的どりるＤ Ｉ Ｐスイツブーぐある。
る後）ボするチツブセレク１−（ＧＥ）端子の番地指定
を目的どりるＤ Ｉ Ｐスイツブーぐある。
このＪ：うに構成されたメしり回路素子１【、上、第５
図に示１Ｊ、うに、メしり回路素子′１のＴ１ネクタ部
材１１に同様に構成された別のメｔり回路素子１ａの接
続子ε３ン１を挿入し、接続子８の接続１′１？極（図
示せず）と二１ンクタ部月１１の接続端子１３を接続し
てメ七り回路！！ｉ侃が構成される。
図に示１Ｊ、うに、メしり回路素子′１のＴ１ネクタ部
材１１に同様に構成された別のメｔり回路素子１ａの接
続子ε３ン１を挿入し、接続子８の接続１′１？極（図
示せず）と二１ンクタ部月１１の接続端子１３を接続し
てメ七り回路！！ｉ侃が構成される。
第（５図はメ１−り回路素子゛１．１ａ 、 ｉｌｌ
、ｉｃを４個連結接続してメモリ回路装置を４ｊり成さ
く！た状態を承り斜視図ひある。
、ｉｃを４個連結接続してメモリ回路装置を４ｊり成さ
く！た状態を承り斜視図ひある。
このＪ、うに４個連結された７トＪ”回路装置にお【）
る回路構成は、例えば第７図のＪ、うに接続される。
る回路構成は、例えば第７図のＪ、うに接続される。
−リなわら、各メモリ回路素子１〜ＩＣＩよ、ε３ビツ
トの入出力端子、′１５５ピッ１〜のノｌドレス指定端
子Ａｏ〜Δ１４、ＣＦ娼１子、１３よびＷ／１＜端子を
右しＣおり、それぞれの端子が上述の接続子と３．１ネ
クタ部材を介しく独立しＣ’＋９出されるよう（Ｊなっ
ている。
トの入出力端子、′１５５ピッ１〜のノｌドレス指定端
子Ａｏ〜Δ１４、ＣＦ娼１子、１３よびＷ／１＜端子を
右しＣおり、それぞれの端子が上述の接続子と３．１ネ
クタ部材を介しく独立しＣ’＋９出されるよう（Ｊなっ
ている。
そして、回路基板（図示けり゛）に実装した１易合、２
ピツ１〜の入力端子■０、Ｉ２をイ１りるデー１−ダ回
路１５の出力端子ＹＯ〜Ｙ３を各メＬり回路素子１〜１
Ｃの各ＣＥ端子に接続し、Ｗ ／ Ｒｌ；’；号および
ノアドレス信号をイれぞれのメ−しり回路素子′１〜１
ＣのＷ／Ｒ端子およびアドレス指定端−ｒに接続′りる
。なお、デコーダ回路１５の人力をノ′ドレス指定端子
Ａ＋ ４ 、Ａ＋ ５とづれば、各メしり回路素子ｔよ
見かｉづ上１７ビツ１−のアドレス指定’１ｊＪ能に機
能りる。
ピツ１〜の入力端子■０、Ｉ２をイ１りるデー１−ダ回
路１５の出力端子ＹＯ〜Ｙ３を各メＬり回路素子１〜１
Ｃの各ＣＥ端子に接続し、Ｗ ／ Ｒｌ；’；号および
ノアドレス信号をイれぞれのメ−しり回路素子′１〜１
ＣのＷ／Ｒ端子およびアドレス指定端−ｒに接続′りる
。なお、デコーダ回路１５の人力をノ′ドレス指定端子
Ａ＋ ４ 、Ａ＋ ５とづれば、各メしり回路素子ｔよ
見かｉづ上１７ビツ１−のアドレス指定’１ｊＪ能に機
能りる。
第８図は、−］−述の第６図に示づ４個のメ１−り回路
素子１〜１Ｃを、接続子８８〜８Ｃを］ネクタ部月１１
〜１１１〕に挿入接続し−Ｃ連結したメモリ回路装置を
、回路基板１Ｇ士（こ実装した状態を示？ｉ断百図であ
る。
素子１〜１Ｃを、接続子８８〜８Ｃを］ネクタ部月１１
〜１１１〕に挿入接続し−Ｃ連結したメモリ回路装置を
、回路基板１Ｇ士（こ実装した状態を示？ｉ断百図であ
る。
連結されたメｔ−り回路装置′１−・１ ｃにＪ’ｉり
る両端のメＩｌり回路素子１．１ｃは、回路基板１０上
に立設された支持ターミプル１７．１８間に支持される
どどもに、メ■：り回路素子１の接続子ε３が支持ター
ミノル１７の出力端子１０に接続しＣ１回に′８Ｊ、を
板゛１６の回路パターン（図示Ｕす゛）に接続されてい
る。
る両端のメＩｌり回路素子１．１ｃは、回路基板１０上
に立設された支持ターミプル１７．１８間に支持される
どどもに、メ■：り回路素子１の接続子ε３が支持ター
ミノル１７の出力端子１０に接続しＣ１回に′８Ｊ、を
板゛１６の回路パターン（図示Ｕす゛）に接続されてい
る。
支持ターミノ−ル１７．１８間に支持されたメしり回路
装置と回路基板１６の間にはスペース２０が生じるのひ
、このスペース２０を利用しＣフラットパッケージ形電
子回路素子２１Ｘ５チップ形１代抗２２等を回路基板１
６上に実装りることか′Ｃさる。
装置と回路基板１６の間にはスペース２０が生じるのひ
、このスペース２０を利用しＣフラットパッケージ形電
子回路素子２１Ｘ５チップ形１代抗２２等を回路基板１
６上に実装りることか′Ｃさる。
」−述の実施例にａ月ノる接続子８〜８Ｇとし゛（−は
、メＥり回路素子１〜１ｃの側面から凸状の突設片９を
一体的に突設し、ぞの突ｔ々ハ（）に接続電極１０を形
成する例を説明１ノたが、本発明にあっＣ（まこれに限
定されることなく、例えばｆｆ１９図に承り、ように、
メ［り回路素子゛１の側面からり〜ドビン２３３を複数
突設りることによっＵ ’ｔ）ｉｉＪ ｎｕであり、連
結されるメ七り回路素ｆ′１・〜１ｃの−１ネクタ部材
１１としては、このリートピン２３からなる接続子２４
の挿入接続の１１能なＩＭ造に４１う成りれ【、［、Ｊ
。
、メＥり回路素子１〜１ｃの側面から凸状の突設片９を
一体的に突設し、ぞの突ｔ々ハ（）に接続電極１０を形
成する例を説明１ノたが、本発明にあっＣ（まこれに限
定されることなく、例えばｆｆ１９図に承り、ように、
メ［り回路素子゛１の側面からり〜ドビン２３３を複数
突設りることによっＵ ’ｔ）ｉｉＪ ｎｕであり、連
結されるメ七り回路素ｆ′１・〜１ｃの−１ネクタ部材
１１としては、このリートピン２３からなる接続子２４
の挿入接続の１１能なＩＭ造に４１う成りれ【、［、Ｊ
。
い。
なＪ３、接続子８へ−８Ｃおにび−１ネクタ部祠１′１
〜１１ｃにｄＨ）る回路接点の数Ｉｊ１、メＵり回路素
子１〜１Ｃにお１．Ｊるメモリしジコールの容吊りなり
ちアドレス指定端子等に応じＵ （Ｉ意にｊ式定ｒｌ
ｆｌｉｉＣある。
〜１１ｃにｄＨ）る回路接点の数Ｉｊ１、メＵり回路素
子１〜１Ｃにお１．Ｊるメモリしジコールの容吊りなり
ちアドレス指定端子等に応じＵ （Ｉ意にｊ式定ｒｌ
ｆｌｉｉＣある。
さらにま）〔、上３Ｊｉのメモリ回路素子１・〜’Ｉ
ｃ Ｉｔ：あっては、接続子８〜８ Ｃおよび二１ンク
タ部祠′１１．１１ｃを−でれぞれ対向りる側面に形成
したが、連結づる方向に合ｉ！てそれぞれ異なる側面に
形成すれば本発明の目的）構成が可能である。。
ｃ Ｉｔ：あっては、接続子８〜８ Ｃおよび二１ンク
タ部祠′１１．１１ｃを−でれぞれ対向りる側面に形成
したが、連結づる方向に合ｉ！てそれぞれ異なる側面に
形成すれば本発明の目的）構成が可能である。。
なお、電子回路素子どｌノＣは、メしり回路索ｒ１〜１
Ｇのイｌｊｌイるいろな電ｊ’ １ｊｉｌ路永Ｊ′−１
，ｌａ３イ（応用Ｃきることはいうよｒ′ｔＪない。
Ｇのイｌｊｌイるいろな電ｊ’ １ｊｉｌ路永Ｊ′−１
，ｌａ３イ（応用Ｃきることはいうよｒ′ｔＪない。
［発明の効果」
以上説明したように本発明の電子面＆８ 装置ｆ”−は
、パッケージされた複数の゛市了回路素子各７７（こ、
−側面から接続子を突出させるとともに異なる側面に１
記接続了と同様４ｆ接続子の挿入接続可能な゛二１オク
タ部祠を備え、−の電子回路素子の１−記接続了を他の
電子回路素子の−Ｌ ｎ＋、 ”ネクタ部イ・イｌ＼挿
入接続（］′ｃｊル枯したので、電子回路素子に備えた
接続子を他の電子回路素子の−１ネクタ部４Ａに挿入接
続づるだ【プひ直接複数の電子回路素子を連結接続可能
となり、極め（簡単に電子１ｉｊｌ路素子の回路拡張が
できる。
、パッケージされた複数の゛市了回路素子各７７（こ、
−側面から接続子を突出させるとともに異なる側面に１
記接続了と同様４ｆ接続子の挿入接続可能な゛二１オク
タ部祠を備え、−の電子回路素子の１−記接続了を他の
電子回路素子の−Ｌ ｎ＋、 ”ネクタ部イ・イｌ＼挿
入接続（］′ｃｊル枯したので、電子回路素子に備えた
接続子を他の電子回路素子の−１ネクタ部４Ａに挿入接
続づるだ【プひ直接複数の電子回路素子を連結接続可能
となり、極め（簡単に電子１ｉｊｌ路素子の回路拡張が
できる。
しかも、枚数の電子回路素子を直接連結接続りることが
可能ＣあるｈＳ ｔら、電子面Ａ’８ ｉ子の占める実
装面梢が小さく、回路基板上の実装密度を向上させるこ
とができる、。
可能ＣあるｈＳ ｔら、電子面Ａ’８ ｉ子の占める実
装面梢が小さく、回路基板上の実装密度を向上させるこ
とができる、。
また、連結された電子回路素子を支持ターミプル等を介
しく回路基板上に実装づる場合には、電了回路素」′ど
回路基数間にスペースが生じるの（゛、このスペースを
イ１効に利用し℃他の電ｒ部品を回路基板に実装づるこ
とがｊす能と４．−リ、大幅な実装密度の向上を図るこ
とがＣ゛きる。
しく回路基板上に実装づる場合には、電了回路素」′ど
回路基数間にスペースが生じるの（゛、このスペースを
イ１効に利用し℃他の電ｒ部品を回路基板に実装づるこ
とがｊす能と４．−リ、大幅な実装密度の向上を図るこ
とがＣ゛きる。
第１ 図１３よ（ｊ ’ｄ５２ 図ハ（＋ｒ ｇ＜ （
１） 電ｆｌｉｄ路Ｈ！！”ｆ 、１１ｏｔａ明する斜
視図Ｊ３よび平面図、第３図Ｊ３．」、び第４図は本発
明の電子回路装置を構成りる個々の電子回路素子の一実
施例を示Ｖ斜祝図および側１ｉＴｉ図、第５図および第
６図は第３図に示り゛電子回路素子を連結覆る状態を示
ず部分断面図および斜視図、第７図は第６図に示−り電
子回路装置Ｎの接続を示すノ［−１ツク図、第８図は本
発明の電子回路装置を回路基板上に実装りる状態を示ｖ
ｌ−断面図、第０図は本発明の電子回路装置の電子回路
素子の他の実ｆＡｒＩｆａｉｌを示１斜視図である。 １．１ａ−・１Ｃ・・・・・・・・・電子回路素子（メ
■り回路素ｒ） ７・・・・・・・・・・・・・・・・・・・・・バラ今
一ジ８、ε３ａ〜８Ｃ・・・接続子 １０・・・・・・・・・・・・・・・・・・・・・接続
電極１１．１１ａ−・′１１Ｇ・・・・・・−」ネクタ
部材１２・・・・・・・・・・・・・・・・・・・・・
凹溝１３・・・・・・・・・・・・・・・・・・・・・
接続端子１５・・・・・・・・・・・・・・・・・・・
・・デ］−夕回路１６・・・・・・・・・・・・・・・
・・・・・・回路阜仮代理人か理−１須 山 １１１一 第１図 第乙図
１） 電ｆｌｉｄ路Ｈ！！”ｆ 、１１ｏｔａ明する斜
視図Ｊ３よび平面図、第３図Ｊ３．」、び第４図は本発
明の電子回路装置を構成りる個々の電子回路素子の一実
施例を示Ｖ斜祝図および側１ｉＴｉ図、第５図および第
６図は第３図に示り゛電子回路素子を連結覆る状態を示
ず部分断面図および斜視図、第７図は第６図に示−り電
子回路装置Ｎの接続を示すノ［−１ツク図、第８図は本
発明の電子回路装置を回路基板上に実装りる状態を示ｖ
ｌ−断面図、第０図は本発明の電子回路装置の電子回路
素子の他の実ｆＡｒＩｆａｉｌを示１斜視図である。 １．１ａ−・１Ｃ・・・・・・・・・電子回路素子（メ
■り回路素ｒ） ７・・・・・・・・・・・・・・・・・・・・・バラ今
一ジ８、ε３ａ〜８Ｃ・・・接続子 １０・・・・・・・・・・・・・・・・・・・・・接続
電極１１．１１ａ−・′１１Ｇ・・・・・・−」ネクタ
部材１２・・・・・・・・・・・・・・・・・・・・・
凹溝１３・・・・・・・・・・・・・・・・・・・・・
接続端子１５・・・・・・・・・・・・・・・・・・・
・・デ］−夕回路１６・・・・・・・・・・・・・・・
・・・・・・回路阜仮代理人か理−１須 山 １１１一 第１図 第乙図
Claims (1)
- （１）パッケージされた複数の電子回路素子名々におい
で、−側面から接続子を突出さゼるとともに異なる側面
に前記接続子とＩｒ１１様な接続子の挿入接続可能な１
ネクタ部材を備え、−の電子回路素子の前記接続子を他
の電子回路素子の前記ニ】ネクタ８１；祠へ挿入接続し
、前記複数の電子回路素子を連結接続しくなることを特
徴とづる゛電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15569282A JPS5944896A (ja) | 1982-09-07 | 1982-09-07 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15569282A JPS5944896A (ja) | 1982-09-07 | 1982-09-07 | 電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5944896A true JPS5944896A (ja) | 1984-03-13 |
Family
ID=15611453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15569282A Pending JPS5944896A (ja) | 1982-09-07 | 1982-09-07 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5944896A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02251245A (ja) * | 1989-03-24 | 1990-10-09 | Kao Corp | 銅―鉄―アルミニウム触媒の製造方法 |
-
1982
- 1982-09-07 JP JP15569282A patent/JPS5944896A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02251245A (ja) * | 1989-03-24 | 1990-10-09 | Kao Corp | 銅―鉄―アルミニウム触媒の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5944896A (ja) | 電子回路装置 | |
| JPS608375Y2 (ja) | 保安器モジユ−ル用ソケツト | |
| JPS605224U (ja) | 一体化電線結合器 | |
| JPS6023895Y2 (ja) | 接続装置 | |
| JPS5855808Y2 (ja) | 高密度論理回路の実装構造 | |
| JPS63246887A (ja) | 表面実装部品用パツケ−ジ | |
| JPS5820542U (ja) | プリント板搭載端子付電子部品の構造 | |
| JPS58159359A (ja) | 集積回路用チツプケ−ス | |
| JPH0714030B2 (ja) | 表面実装部品用パツケ−ジ | |
| JPS6062133U (ja) | コネクタ装置 | |
| JPS58118774U (ja) | 電子回路パツケ−ジ | |
| JPS5933769A (ja) | 回路基板間の結線構造 | |
| JPS6075986U (ja) | コネクタ装置 | |
| JPS6124899U (ja) | メモリ増設装置 | |
| JPS59149697U (ja) | スイツチング回路部品 | |
| JPS6049656U (ja) | 延長用印刷配線板 | |
| JPS6026178U (ja) | 分岐端子台 | |
| JPS5915215U (ja) | 積層回路板の構造 | |
| JPS6015767U (ja) | リ−ド線中継用コネクタ | |
| JPS5989446A (ja) | 半導体装置の結合装置 | |
| JPS606269U (ja) | 混成集積回路用基板 | |
| JPS609260U (ja) | プリント板の接続構造 | |
| JPH04181669A (ja) | 高密度実装基板接続装置 | |
| JPS58106944U (ja) | プロ−ブカ−ド | |
| JPS6039576U (ja) | 一括圧接形分岐用多心ケ−ブル |