JPS5944965A - ゲ−ト駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は静電ｇ樽形サイリスク（以下ＳＩザイリスタと
称する）を駆動するゲート駆動装置に関するもので、そ
の目的とするところは特にＳＩサイリスクを効用させて
強制消弧形位相制仰を実現せしめた格別な装置を提供ぜ
んとすることにあるＯ８Ｉサイリスクはアノード（Ａ）
、カンード（Ｋ）。

ゲー）　（Ｇ）の三電極を有するスイッヂノグ素子であ
り、第１図に示す如きものである。ここに、第１図（ａ
）　、　（ｂ）はＳＩザイリスタを表す説明図とその特
性図である。

すなわち、８Ｉサイリスクはゲート・カソード間電圧■
ＧＫを負の値ＶＩＬ、たがって（ＶＧＫ＝Ｖ１　＜　Ｏ
）に保つことにより、アノード・カソード間電圧ＹＡＫ
がある一定の値（ＶＢｌ）以下のときアノードからカソ
ード方向に僅かの漏れ電流が流れるのみで順方向阻止特
性を示し、アノード・カソード間電圧ＹＡＫがある値（
ＶＢｌ）を超えるにアノード電流工人が急増する降伏領
域となる。さらに、このアノードとカソード間の順方向
阻止電圧の値ＶＢＩはゲートとカンード間逆電圧のＶｌ
の値により変化し、そのｖｌの絶対値が減少するとｖＢ
ｌも減少する。この■】が零になったときしたがって（
Ｖｏｘ＝Ｏ）のときの特性は例示の如くである。かよう
にして、図示のものは、（Ｖａｘ＝Ｏ）でも然るべき一
定の値（ＶＢｏ）をもつタイプの例であり、説明を簡Ｊ
ト、化するためこのタイプを対象とすることにする。な
お、具体的な説明は割愛するが、（Ｖｕｏ：Ｏ）すなる
タイプのＳＩザイリスクも存在りる。

第１図（ｂ）にボした如きタイプのｓエサイリスクを導
通状態とするにはゲート・カソード間１１Ｌ圧ＶＧＫを
正の値とすればよいが、これを、ゲート１１１．極を開
放すなわち例示の如き（ＧＡＴＥ　０ＰＩ（Ｎ）とする
かまたはゲートとカソード間を高抵抗体で接続すること
によっても導通させるこ々が可能である。これは、アノ
ード・カソード間電圧ＶλＫが正になるとアノードから
ゲートに微小電流が流れることにより、ゲートとカソー
ド間の抵抗ドロップによってゲート・カソード間電圧Ｖ
ＧＫが正となるためである□つぎに、第２図は本発明に
係る交流位相制御の原理を説明するため示した位相制卸
回路の主回路図であり、ｌは交流電源、２はダイオード
ブリッジ、３はＳＩサイリスク、４は負荷である。ここ
に、交流位相制御を行う如き双方向性制御特性を要する
場合、Ｓエサイリスタ３はアノードからカンード方向の
み開閉制御可能な素子であるため、例示の如くダイオー
ドブリッジ２とＳ　Ｉ　”ｊイリスタ３とを組合せ用い
る必要を生じることは勿論である。したがって、交流電
源１と負荷４との中間にダイオードブリッジ２およびＳ
Ｉザイリスク３を位置する主回路構成にあって、８Ｉサ
イリスク：ｉの位相制御によって負荷４に供給される電
圧を連続的に開閉制御することができるものとなる。

さて、かかる交流位相制御に関し、スイッチング素子と
して通常の逆阻止三端子−リイリスクや双方向性三端子
サイリスクを採用した場合、その素子を導通状態とする
一方の閉路位相のろを制御するものとなって他方の開路
制御は通ｉ１を電流が零きなり自然消弧するのをまつも
のとなってしまう。

しかも、電流は電圧に対して必ず遅れ位相となり、例え
負荷が順抵抗であっても力率の低下をもたらすものにな
る。また、この力率低下を回避するためＺこ開路位相を
も積極的に制御して電流位相と電圧位相を一致させる方
法が提案されている。しかし、かような制御を行うため
には、従来複軸な転流回路を必要とすること）から、広
く実用に供されるに至っていない。しかし、かくの如き
問題点はＳＩサイリスクを効用せしめることによって解
消し得る。ずなイ）も、Ｓエサイリスクは、第１図およ
び第２図の説明よりゲート・カソード間電圧Ｖ　Ｏ＋Ｃ
により素子を開路状態にさせイ↓Ｉる自己消弧能力を有
することから、強制消弧形位相制御を行うに好適なスイ
ッチング素子であると汀うことができる０これを、第３
図に示す波形図をム照してさらに説明する。

ここで、第３図のうちその（ａ）　、　（ｂ）　、　（
Ｃ）および（ｇ）が第２図に示す回路構成の各部波形を
説明するため示されている。すなわち、（ａ）は交流電
源】の電圧波形を示し、（ｂ）は交流電源ｌの電圧と同
期した三角波信号ｗＴおよび位相制御信号Ｗｅを示し、
（Ｃ）は位相制御信号Ｗｏが三角波イＢ号ｗＴより向い
期間高電位（Ｈ）としてイｕられる波形を示している。

なお、その位相制御信＋、ｙ　ｗｏのレベル値■０を変
えることにより、第２図に示すＳＩサイリスタ３の開閉
位相したがって負荷４への供給電圧が調整されるものと
なる０また、第３図（Ｃ）に示すものは、例えば比較器
に位相制御信号Ｗｏと三角波信号ｗＴを入力することに
よって容易に作成することができる。よって、第２図に
て８Ｉサイリスタ３が第３図（Ｃ）に示された高電位（
Ｈ）の期間開路して零電位（０）の期間に閉路する如く
制御させるものとすることにより、その結果負荷４に第
３図（ｇ）に示す如ｉ％電圧が印加されるものとなる。

ここに、第３図（ｇ）に示す電圧波形は、第３図（ａ）
　、　（Ｃ）より位相角αから位相角（π−α）の区間
と位相角（π＋α）から位相角（２π−α）の区間のみ
信号発生される。かようにして、負荷４に供給される電
流も前記第３図（ｇ）に表される両区間のみ流れること
になり、電源電圧位相と電源電流位相がほぼ同位相とな
る力率のよい位相制御を実現することができる。さらに
、本発明を実施例図面により説明する。

第４図は強制油弧形位相制御回路に適用可能な本発明の
一実施例を示すもので、３は駆動対象サイリスタである
ＳＩサイリスク、５は制御回路用直流電源としての直流
定電圧源、６，６′は第１のスイツチング素子、第２の
スイッチング素子として設けられたＰＮＰ型の一例のト
ランジスタ、７は変成器、８は単相全波構成のタイオー
ドブ’Ｊ　ツジ、９は第３のスイッチング素子として設
けられたＰチャンネル電界効果トランジスタ、Ｈｌ　、
　１（１’は抵抗器である。ここに、トランジスタ６．
６′は図示せぬ位相調整回路からの信号出力によって駆
動されるものとする。かくの如き回路構成よりつぎの機
能を奏することが可能である。

すなわち、変成器７の入力端におけるトランジスタ６．
６′をいま第３図（ｄ）　、　（ｅ）に示される信号出
力によりベースドライブされるものとするに、トランジ
スタ６は〔０〜α〕および〔π〜（π＋α）〕の区間導
通してトランジスタ６′は〔（π−２）〜π〕および〔
（２π−α）〜２π〕ゐ区間導通する・これより、変成
器７の一次巻線は直流足電圧源５によりトランジスタ６
の導通期間逆極性に励磁されてトランジスタ６′の導通
期間正極性に励磁され、変成器７の二次巻線には第３図
（ｆ）に示す如く波形が発生する。よって、ダイオード
ブリッジ８により第３図（ｃ）に示す波形が得られるも
のとなる。また、Ｐチャンネル電界効果トランジスタ９
はゲー１−　（Ｇ）・ソース（Ｓ）間電圧ＶＯＳを負極
性とすることによってソース（Ｓ）とドレイン（Ｄ）間
が低抵抗となり、（Ｓ）から（Ｊ））方向に電流を流し
得るようになることは衆知である。また、この（（））
・（Ｓ）間■１圧ＶＯＳが零となると、（Ｓ）と（Ｄ）
間が非′１１ζＩＣ９高い抵抗レベルを示すものとなっ
て事実上開路状態になる。

したがって、第４図にてダイオードブリッジ８出力に電
圧を発生する区間〔０〜α〕、〔（π〜α）〜（πトα
）〕。

〔（２π−α）日り〜２π〕　ではＰチャンネル電界効
果トランジスタ９は負となってその（Ｓ）と（Ｉ））間
が閉路し、このダイオードブリッジ出力電圧は、Ｐチャ
ンネル電界効果トランジスタ９（８〜Ｄ）→８Ｉサイリ
スタ３（Ｋ−Ｇ）→抵抗器１０’の経路で伝送され、Ｓ
Ｉサイリスタ３のゲート・カソード間電圧■ＧＫを負バ
イアスとしてＧｔｌ路状前状態る。また、ダイオードブ
リッジ８出力が零となる区間〔α−（π−α））　、　
（（π十α）〜（２π−α）〕では、抵抗器１０の短絡
によりＰチャンネル電界効果トランジスタ９の（８）と
（Ｄ）間は開略し、よってＳＩ→１イリスク３のゲート
が開放状態となって前ｊ水しｌこ如くアノードとカソー
ド間が閉路する。

か（の如く、本実施例のものは、第３図（Ｃ）に示す如
き波形の高電位の間８１サイリスク３を開路し、前記波
形の零電位の間８．Ｉサイリスタ３を閉路して強制油弧
形位相制御動作を行い＋ｙるもの−ごある。

さらには、ゲート駆動用電源が８Ｉサイリスタの開閉制
御を指令する制御信号を兼ねるものと構成されてなるた
め、ゲー　ト回路部の絶縁が変成器部分のみで行えるこ
とからも極めて好都合である０なお、トランジスタ６．
６′の４％　ＩＪＱｔの方法を、トランジスタ６が〔０
〜α〕および〔（２π−〇）〜２π〕の区間にトランジ
スタ６′が〔（π−α）〜（π→−α）〕の区間にそれ
ぞれ導通きせるものとなるなどσ）種々変形させたもの
としても同一の効果が期待できることは明らかである。

しかし、本実施例の如く第３図（ｄ）　、　（ｅ）に示
される方法によれば、変成器７１こ印加される電圧の周
波数が交流電源周波数の２倍となることから、変成器７
部分を小型化できる。

第５図は第４図装置に類する他の実施例を示すものであ
り、１１．１１’はダイオード、１２．１２’はＰＮＰ
型の一例のトランジスタ、１３．１３’は抵抗器である
。

図中第４図と同符号のものは同じ構成部分を示す。

ここに、変成器７の一υ、側口路は第４図装置のものを
使用可能であることから割愛しである。すなわち、第５
図においては、変成器７の二次巻線に電圧出力を発生し
ていないとき、トランジスタ１２゜１２′のベース電流
がいずれも供給されずトランジスタ１２．１２’は開略
し、ＳＩす′イリスタコのゲートを開放状態としてこれ
を開路させるものとなる０さらに、変成器７の二次巻線
出力を生じると、この二次巻線の図示の極性より、 変成器７（二次巻線上＠）→トランジスタ１２（エミッ
ターベース）→抵抗器１３→ダイオード１１′→変成器
７（二次巻線下側） の径路でトランジスタ１２のベース電流が供給されてこ
れを閉路する。すると、 変成器７（二次巻線上ｇＪＩ）→トランジスタ１２（エ
ミッターコレクタ）→ＳＩサイリスタ３（Ｋ−Ｇ）→ダ
イオード１１’→変成器７（二次巻線下側）の径路で伝
送され、ＳＩサイリスク３のゲート・カソード間電圧Ｖ
ＧＫ　’、ｒ負バイアスとして閉路状態とする０ また、変成器７の二次巻線出力が逆極性の場合、前述の
トランジスタ１２やダイオ−Ｉ’ｌｌ’の動作と同様に
してトランジスタ１２′やダイオード１１により、トラ
ンジスタ１２′が閉路してＳＩサイリスタ３を開路させ
る〇 かようにして、第５図装置も第４図装置ｉｔ、　点間−
の作用効果を得ることが可能である。ここで、第５図に
示したトランジスタ１２．１２’は第４図に示されたダ
イオードブリッジ８の一部の機能とＰ　（−ヤンネル電
界効果ｌ・ランリスタ９の機能の双方を兼ね備えたもの
と訂うととができる・ なお、前記の実施例におけるＳＩサイリスタ３に代え、
ゲート・カソード間電圧ＶＧＫを零としたとき閉路状態
となる特性を有するタイプのＳＩサイリスクの採用にあ
っては、前述した如き実施例に示された回路構成のうち
、第４図にてＰチャンネル電界効果トランジスタ９が不
滑となり、第５図にてトランジスタ１２．１２’を単な
るダイオードに置換することでよいものとなり、より簡
単な構成から実現できることは明らかである。

以上説明したように本発明によれば、広く効用可能な強
制消弧形位相制仰を行い得る１１１便な構成からなるＳ
Ｉサイリスク採用のゲート駆動装置を提供できる。

【図面の簡単な説明】

第１図は８Ｉサイリスタを表す説明図およびその特性図
、第２図は本発明に係る交流位相制御の原理を説明する
ため示した位相制御回路の主回路図、第３図は第２図お
よび第合図に示した回路構成の各部波形を表す波形図、
第４図は本発明の一実施例を示す接続図、第５図は本発
す」の仙の実施例を示す部分接続図である。 １・・・交流電源、２，８・・・・・・ダイオードブリ
ッジ、３・・・・・・静電誘導形サイリスク（ｌザイリ
スタ）、４・・・・負荷、５・・・・・・直流定電圧源
、６　、６’、　１２　、１２’・・・・・　トランジ
スタ、７・・・・・変成器、９・−・・Ｐ　チャンネル
電界効果トランジスタ、１．１．　、１１’・　クイオ
ード。 特許出願人 東洋電（幾製造株式会社 代表者　土　井　　　厚

Claims (1)

【特許請求の範囲】
1. 交番電圧を得る変成器と、該変成器出力を整流する整流
   器と、前記変成器出力または整流器出力を入切するスイ
   ッーｆ−ング素子とを備え、前記変成器に交番電圧信号
   の電圧が印加されている期間スイッヂング素子を閉動作
   して前記整流器の出力電圧を静電誘導形→ｌイリスタの
   ゲートとカソード間に逆極性になる如く印加し、かつ変
   成器化父番電圧信号の電圧が印加されていない期間スイ
   ッチング素子を開動作して前記ゲートとカソード間を開
   路状態もしくは高抵抗状態にするようにしたことを％徴
   とするゲート駆動装置。